JP2006237270A - 薄膜半導体装置及びその製造方法と表示装置 - Google Patents

薄膜半導体装置及びその製造方法と表示装置 Download PDF

Info

Publication number
JP2006237270A
JP2006237270A JP2005049716A JP2005049716A JP2006237270A JP 2006237270 A JP2006237270 A JP 2006237270A JP 2005049716 A JP2005049716 A JP 2005049716A JP 2005049716 A JP2005049716 A JP 2005049716A JP 2006237270 A JP2006237270 A JP 2006237270A
Authority
JP
Japan
Prior art keywords
region
thin film
semiconductor thin
boundary
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005049716A
Other languages
English (en)
Inventor
Akihiko Asano
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005049716A priority Critical patent/JP2006237270A/ja
Priority to TW095104478A priority patent/TW200633018A/zh
Priority to US11/358,845 priority patent/US20060186415A1/en
Priority to KR1020060017564A priority patent/KR20060094479A/ko
Publication of JP2006237270A publication Critical patent/JP2006237270A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】１回のレーザ光照射でラテラル結晶成長を引き起し、均一な結晶構造の半導体薄膜を形成する。
【解決手段】レーザ照射で光吸収層１０３のパターンより外側にある半導体薄膜１０５の外部領域１０７を加熱溶融するとともに、同パターンより内側にある半導体薄膜の内部領域１０９を溶融することなく光吸収層１０３を加熱する。次いで溶融した半導体薄膜１０５が冷却し外部領域１０７と内部領域１０９の境界近傍に微小結晶粒Ｓが生成する。更に境界から外側に向かって微小結晶粒Ｓを核として第１ラテラル成長が進行し、外部領域１０７の部分に多結晶粒Ｌ１が生成する。最後に加熱された光吸収層１０３から半導体薄膜１０５に熱が伝わり内部領域１０９を溶融した後、境界から内側に向かって多結晶粒Ｌ１を核として第２ラテラル成長が進行し、内部領域１０９に一層拡大した多結晶粒Ｌ２が生成する。
【選択図】図１

Description

本発明は、薄膜半導体装置及びその製造方法と、薄膜半導体装置で構成されたアクティブマトリクス型の表示装置に関する。より詳しくは、薄膜半導体装置の素子領域を形成する半導体薄膜の結晶化技術に関する。さらに詳しくは、レーザアニールによって半導体薄膜の異なる領域に温度差をつけ、これを利用して膜の平面方向（横方向）に結晶成長を誘起させるラテラル結晶成長技術に関する。
薄膜半導体装置は薄膜トランジスタを主要な構成デバイスとする。薄膜トランジスタは活性層として半導体薄膜を用いる。半導体薄膜としては例えばシリコン膜が一般的に用いられている。近年では、安価なガラス基板上に多結晶シリコン膜を形成して薄膜トランジスタの活性層とする開発が進んでいる。
ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザ光照射による結晶化技術が開発されている。レーザ光の照射による結晶化（以下、レーザアニールと呼ぶ場合がある）は、非晶質シリコン膜にレーザ光のエネルギーを吸収させる事により膜のみを瞬間的に溶融させ、冷却過程で再結晶化する技術である。
最近では、連続発振のレーザ光を用いて結晶性の高い多結晶シリコン膜を得る技術が発表されている。この技術は、非晶質シリコン膜上において連続発振のレーザ光を走査し、半導体薄膜の固液界面を横方向に移動させる事で膜中に温度差を作り、この温度差を利用してシリコン膜中にラテラル結晶成長を起こす技術である。しかながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまいラテラル結晶成長が不十分になるといった点でプロセスマージンが狭い。
連続発振レーザ光の代わりにパルス発振レーザ光を利用した結晶成長技術が開発されており、例えば特許文献１に記載がある。この特許文献１では、基板上に非晶質シリコン膜を形成し、さらにこの非晶質シリコン膜の一部の上に金属膜を形成する。この金属膜をマスクとして非晶質シリコン膜の上方から一回目のレーザ光照射を行って金属膜でマスクされた非晶質シリコン膜の一部以外の部分を結晶化する。この後金属膜を除去し、非晶質シリコン膜の上方から２回目のレーザ光照射を行って非晶質シリコンの一部を結晶化する。２回目のレーザ光照射により結晶化された多結晶シリコン膜を薄膜トランジスタのチャネル領域に用いる。
特開２００３−３１８１０８号公報
しかしながら、特許文献１に開示された結晶化技術は、レーザ光を前後２回照射しており、しかも一回目で使った金属膜マスクを除去した上で、２回目のレーザ光照射を行っている。このため結晶化の為のプロセスが複雑となり、生産性の上で好ましくない。また、レーザ光照射を２回に分けて行う為、均一なラテラル結晶成長が起こり難く、良好な結晶性を得ることが難しい。
上述した従来の技術の課題に鑑み、本発明は１回のレーザ光照射でラテラル結晶成長を引き起こし、以って、均一な結晶構造の半導体薄膜を形成する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち本発明は、透明な基板の表面側に光吸収層を形成する光吸収層形成工程と、光吸収層を所定の形状にパターニングするパターニング工程と、パターニングされた光吸収層を絶縁膜で覆う絶縁膜形成工程と、該絶縁膜上に半導体薄膜を形成する半導体薄膜形成工程と、該基板の裏面側からパルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、前記レーザアニール工程は、光吸収層のパターンより外側に位置する該半導体薄膜の外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該半導体薄膜の内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを含むことを特徴とする
又本発明は、基板の上に半導体薄膜を形成する半導体薄膜形成工程と、その上に絶縁膜を形成する絶縁膜形成工程と、該絶縁膜を介して該半導体薄膜の上に光吸収層を形成する光吸収層形成工程と、光吸収層を所定の形状にパターニングするパターニング工程と、該基板の上からパルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、前記レーザアニール工程は、光吸収層のパターンより外側に位置する該半導体薄膜の外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該半導体薄膜の内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを含むことを特徴とする。
好ましくは、前記レーザアニール工程は、波長範囲が５２０ｎｍ〜５４０ｎｍにあるレーザ光を基板に照射する。又前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射する。又前記光吸収層形成工程は導電性材料を用いて光吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工することを特徴とする。この場合、前記光吸収層形成工程は、光吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。
更に本発明は、絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、前記薄膜トランジスタは、ゲート絶縁膜を間にして半導体薄膜とゲート電極が積層されており、前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、前記半導体薄膜は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記外部領域は、レーザアニールにより該境界から外側に向かってラテラル成長した多結晶粒を含む第１ラテラル成長領域を有し、前記内部領域は、第１ラテラル成長領域に含まれる多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含む第２ラテラル成長領域を有し、前記チャネル領域は、第２ラテラル成長領域に形成されていることを特徴とする。
好ましくは前記半導体薄膜は、所定のパターンの光吸収層を介してレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、光吸収層のパターンより外側に位置する該外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該ゲート絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを経て形成される。又該レーザアニールで用いた該光吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成する。又前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。又前記ソース領域及びドレイン領域は、第１ラテラル領域の少なくとも一部にかかっている。又該ソース領域及びドレイン領域が形成される前記第１ラテラル領域は、該境界から外側に向かって少なくとも２μｍの範囲に及ぶ。又前記薄膜トランジスタは、該チャネル領域と少なくとも該ドレイン領域との間に該ドレイン領域より不純物濃度の低いＬＤＤ領域を備えており、前記ＬＤＤ領域は、該第１ラテラル成長領域又は第２ラテラル成長領域に形成されている。
加えて本発明は、絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、前記薄膜トランジスタは、ゲート絶縁膜を間にして半導体薄膜とゲート電極が積層されており、前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、前記半導体薄膜は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記外部領域は、レーザアニールにより該境界から外側に向かってラテラル成長した多結晶粒を含む第１ラテラル成長領域を有し、前記内部領域は、第１ラテラル成長領域に含まれる多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含む第２ラテラル成長領域を有し、前記チャネル領域は、第２ラテラル成長領域に形成されている。
好ましくは前記半導体薄膜は、所定のパターンの光吸収層を介してレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、光吸収層のパターンより外側に位置する該外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該ゲート絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを経て形成される。又前記画素は、有機エレクトロルミネセンス素子からなる。或いは前記画素は、該薄膜トランジスタに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなる。
本発明によれば、非晶質半導体薄膜の上に、ゲート電極などに用いられる光吸収層のパターンを形成し、半導体薄膜をパターンで覆われた内部領域とこれを囲む外部領域とに分ける。光吸収層のパターンをマスクとしてレーザ光を一回照射して、均一な結晶化を行っている。１回のレーザ光照射で外部領域のラテラル結晶成長と内部領域のラテラル結晶成長を１０μｓ以下の遅延時間でシーケンシャルに行うことが可能である。本発明は、光吸収層がレーザ光照射で加熱された後、半導体薄膜まで熱伝導して内部領域を溶融するのに、レーザ光の直射で直ちに溶融する外部領域から遅延が発生する点を巧みに利用している。１回のレーザ光照射で済む為、レーザ光照射装置自体も単純な構成で済む上、プロセスの面からもスループットが著しく向上する。
光吸収層のパターンで被覆された内部領域の融解は、外部領域の半導体薄膜の融解よりも高いレーザエネルギー密度（面積密度）が必要である。これは、マスクとなる光吸収層が高融点金属などで形成されており熱容量が大きい為、その分余計な熱量が必要になる為である。加えてボトムゲート構造の場合、半導体薄膜への熱伝導と共にガラス基板への熱散逸がある為である。１回のレーザ光照射で光吸収層を充分加熱し且つ半導体薄膜の外部領域に過剰な熱エネルギーを加えない為、波長範囲が５２０ｎｍ〜５４０ｎｍのレーザ光を用いる事が効果的である。この緑色波長のレーザ光はいわゆるグリーンレーザと呼ばれており、紫外線エキシマレーザに比べると、シリコン膜の吸収率が低い点に特徴がある。グリーンレーザはシリコン膜で部分的にしか吸収されないので、光吸収層のパターンを高エネルギー密度で加熱する一方、これ以外の外部領域は低エネルギー密度で加熱する事が可能になる。例えば室温で、グリーンレーザはシリコン膜によって５〜１０％しか吸収されない。このグリーンレーザを用いる事により、まず外部領域で第１のラテラル成長を起こし、所定の遅延を伴って内部領域に第２のラテラル結晶成長を誘起する事が可能になる。
本発明の製造方法によれば、レーザアニールに先立って形成する光吸収層のパターンにしたがって、ラテラル結晶成長を制御している。これにより、内部領域内における多結晶シリコン粒界のサイズ及び位置制御が可能となり、均一性が著しく向上する。この内部領域を薄膜トランジスタのチャネル領域に用いることで、薄膜トランジスタの特性を顕著に改善する事が可能である。また、本発明は１回のレーザ光照射で巧みに結晶化を行う為、従来１箇所当たり１０〜２０回程度の照射を行っていた場合と比べて、処理速度が単純計算で１０〜２０倍に向上する。さらに、照射領域が部分的にオーバーラップした場合でも、結晶粒のサイズや位置がほとんど変化しない為、パルス発振されたレーザ光を照射領域が部分的に重なる範囲で走査しながら基板に照射することも可能である。例えば照射領域が長手形状のラインビームを長軸方向で重ねて照射しても結晶性がほとんど変化しない。したがってラインビームを一部オーバーラップしながら照射する事で、ラインビームの幅を超える幅のデバイスを均一に結晶化処理する事が可能である。
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる薄膜半導体装置の製造方法の要部を示す模式図である。（ｃ）は半導体装置の模式的な断面を表し、（ａ）及び（ｂ）は製造過程で現れる半導体薄膜の相変化を示す平面図である。基本的に、本発明にかかる薄膜半導体装置の製造方法は、光吸収層形成工程とパターニング工程と絶縁膜形成工程と半導体薄膜形成工程とレーザアニール工程とを含んでいる。（ｃ）に示すように、まず光吸収層形成工程では、ガラス等からなる透明な基板１０１の表面側に光吸収層１０３を形成する。本例では、基板１０１の表面側に予め熱緩衝層１０２を形成し、その上に光吸収層１０３を形成している。続いてパターニング工程では、光吸収層１０３をエッチングで所定の形状にパターニングしている。次の絶縁膜形成工程では、パターニングされた光吸収層１０３を絶縁膜１０４で覆う。さらに半導体薄膜形成工程では、この絶縁膜１０４上に半導体薄膜１０５を形成する。この半導体薄膜１０５は例えば非晶質シリコン膜である。最後にレーザアニール工程では、基板１０１の裏面側からパルス発振されたレーザ光１０６を照射し半導体薄膜１０５を結晶化する。
本発明の特徴部となるレーザアニール工程は、第１過程〜第４過程を含んでいる。第１過程では、レーザ光１０６を照射する事で、光吸収層１０３のパターンより外側に位置する半導体薄膜１０５の外部領域（１０７，１０８）を加熱溶融すると共に、光吸収層１０３のパターンより内側に位置する半導体薄膜１０５の内部領域（１０９）を溶融することなく光吸収層１０３が加熱される。続く第２過程では、溶融した半導体薄膜１０５が冷却し、外部領域（１０７，１０８）に微小結晶粒Ｓ，Ｐが生成する。この第２過程は、レーザ光照射で一旦融点以上に加熱された半導体薄膜が過冷却状態となり、その時に発生したランダム核を種としたもので結晶粒径は微細である。
（ａ）に示す第３過程では、外部領域（１０７）と内部領域（１０９）の境界から外側に向かって微小結晶粒Ｓを核として第１ラテラル成長が進行し、境界に接する外部領域（１０７）の部分に微小結晶粒Ｓより大きな多結晶粒Ｌ１が生成する。（ｃ）の矢印Ａで示すように、この第３過程は半導体薄膜１０５の横方向に向かって進行しており、いわゆるラテラル結晶成長である。（ａ）に示すように内部領域と外部領域の境界から外側に向かって第１ラテラル成長が進行している。（ｃ）ではこの第１ラテラル成長が生じた外部領域を特に第１ラテラル成長領域１０７としている。第１ラテラル領域１０７は境界から外側に向かって少なくとも２μｍの範囲に及んでいる。これを超えた外側領域はラテラル成長が生じないので、微結晶粒Ｐを含んだままの状態である。（ｃ）ではこの外部領域を通常多結晶領域１０８と表してある。
（ｂ）に示す第４過程では、先のレーザ光照射によって加熱された光吸収層１０３から絶縁膜１０４を介して半導体薄膜１０５に熱が伝わり、内部領域（１０９）が溶融する。この熱伝導の方向を（ｃ）では矢印Ｃで表してある。続いて光吸収層１０３のパターンで規定される境界から内側に向かって結晶粒Ｌ１を核として第２ラテラル成長が進行し、内部領域（１０９）に一層拡大した多結晶粒Ｌ２が生成する。（ｃ）では第２ラテラル成長が進行する方向を矢印Ｂで表している。また第２ラテラル成長が生じた内部領域を第２ラテラル成長領域１０９で表してある。（ｂ）に示すように、第２ラテラル成長は光吸収層１０３のパターンの両側から内側に向かって進行する為、多結晶粒Ｌ２のメジャーな粒界Ｒが丁度第２ラテラル成長領域１０９の中央に生じる。（ｂ）から明らかなように、第２ラテラル成長領域１０９に含まれる多結晶粒Ｌ２はそのサイズ及び位置が光吸収層１０３のパターンにしたがって幾何学的に制御されている。この様に均一に制御された第２ラテラル結晶領域１０９を薄膜トランジスタのチャネル領域に利用する事で、特性的に均一な薄膜トランジスタを基板上に集積形成することが可能である。
好ましくはレーザアニール工程は、波長範囲が５２０ｎｍ〜５４０ｎｍにあるグリーンレーザ光１０６を基板１０１に照射する。またレーザアニール工程は、場合によりパルス発振されたレーザ光１０６を照射領域が重なる範囲で走査しながら基板１０１に照射する。また光吸収層形成工程は導電性材料を用いて光吸収層１０３を形成し、パターニング工程はこの導電性材料をパターニングして例えば薄膜トランジスタのゲート電極を含む配線に加工する。さらに光吸収層形成工程は、光吸収層１０３を形成する導電性材料として高融点金属あるいは高融点金属を成分とする合金またはシリサイドを用いる。
引き続き図１を参照して、本発明のレーザアニールを用いた粒界位置制御の原理を詳細に説明する。レーザ光１０６の照射に伴って発生する半導体薄膜１０５の融解及び粒界制御された結晶化プロセスは次のように進行する。まず光吸収層１０３のパターンを遮光マスクとして非晶質シリコンからなる半導体薄膜１０５にレーザ光１０６のパルスが入射し、光吸収層１０３のパターンの上方以外にある外部領域（１０７，１０８）の半導体薄膜１０５が融解固化する。この時点で、光吸収層１０３のパターンの上方に位置する半導体薄膜１０５の内部領域（１０９）は加熱されない為、光吸収層１０３のパターンの外周端部近傍に位置するシリコン融液の温度が真っ先に低下し、過冷却された後ランダム核発生により、粒径が０．１μｍ以下の微小結晶粒Ｓが形成される。この微小結晶粒Ｓの一部を種として、外側に向かって第１ラテラル成長が（ａ）の矢印方向に起きる。この場合のラテラル成長は潜熱によって進行し、典型的には１〜５μｍの幅にわたる。この幅を超えた外部領域は最早第１ラテラル成長が及ばず、微小結晶粒Ｐの生じた通常多結晶領域１０８となる。
一方金属などからなる光吸収層１０３のパターンもレーザ光１０６の照射によって直接加熱され、その熱は下地の熱緩衝層１０２及び上側の絶縁膜１０４に伝導する。絶縁膜１０４に伝導した膜は典型的には１０μｓ以内の時間遅れで、未融解の非晶質シリコン薄膜からなる内部領域（１０９）に熱伝導し、これを融解する。但し、この融解が始まるまでには、第１ラテラル成長は既に開始しており、条件によっては完了し、多結晶粒Ｌ１が形成されている。よって、第１ラテラル成長領域１０７に形成された結晶粒Ｌ１の一部を含んだ状態で内部領域（１０９）の非晶質シリコンが融解する為、その後の熱散逸で温度が低下する時に、結晶粒Ｌ１の溶け残った部分を核とした第２ラテラル成長が光吸収層１０３のパターンの外周端部から内側に向かって始まり、多結晶粒Ｌ２が成長する。この多結晶粒Ｌ２は第２ラテラル成長領域１０９の中央でぶつかって、メジャーな粒界Ｒを形成する。なお、光吸収層１０３のパターン幅が、ラテラル成長の可能な距離（典型的には１〜１０μｍ）の２倍よりも短い場合、メジャーな粒界Ｒは形成されず、パターンの両側から内側に向かって進行したラテラル成長のフロントがぶつかる前に、第２ラテラル成長領域１０９の幅方向中央付近で、シリコン融液の温度低下に伴うランダム核発生が起きる。この場合、内部領域（１０９）の中央に沿って粒径が０．１μｍ以下の微結晶領域が形成されるが、第２ラテラル成長領域１０９のみをチャネル領域として用いる分には特段の問題とはならない。
図２は、本発明にしたがって結晶化された半導体薄膜の光学顕微鏡写真である。サンプルは、ガラス基板の上に熱緩衝層を介してゲート電極を形成し、さらにその上にゲート絶縁膜を介して非晶質シリコン膜を形成したものである。このサンプルを裏側からグリーンレーザで１回照射し、非晶質シリコンを多結晶シリコンに転換している。ゲート電極は高融点金属からなり、光吸収層の役割を果たしている。ゲート電極のパターンは幅が約６μｍである。図から明らかなように、ゲート電極と重なる内部領域には、第２ラテラル結晶成長で生成した多結晶粒が整然と配列している。ゲート電極パターンの両側から内に向かって成長した多結晶粒はパターンの幅方向中央でぶつかり合い、メジャーな粒界を形成している。また、ゲート電極のパターンの外周端から外に向かって、第１ラテラル成長で形成された多結晶粒が整然と配列している。この第１ラテラル結晶領域は、電極パターンの外端部から約２μｍの幅で形成されている。この第１ラテラル結晶領域よりさらに先の外部領域は、微小結晶粒が形成されている。この微小結晶粒は粒径が微細である為、光学顕微鏡で観察する事はできない。
図３は、図２に示した同じサンプルをガラス基板の表側から同じくグリーンレーザで１回照射した後の状態を示す光学顕微鏡写真である。図から明らかなように、ラテラル結晶成長は起きておらず、ゲート電極パターンの内部領域及び外部領域共に、微小結晶粒が形成されているに過ぎない。
以上の説明から明らかなように、本発明によれば、１回のレーザ光照射で、ゲート電極パターンの外側にある半導体薄膜の外部領域の融解と、ゲート電極パターンの内側にある半導体薄膜の内部領域の融解を、１０μｓ以下の遅延時間でシーケンシャルに行うことが可能である。金属ゲート電極がレーザ光照射で加熱され、シリコン膜まで熱伝導してシリコンを融解するのに時間的な遅延が発生する点を巧みに利用している。したがって、単純な１回均一照射で処理が済むので、照射装置が簡略化できると共に、スループットも顕著に向上する。
ところで、ゲート電極の内側に入る内部領域の融解は、ゲート電極の外側にある外部領域のシリコンの融解よりも高いレーザ光エネルギー密度（面積密度）を必要とする。これは、金属ゲート電極の熱容量が大きくその分の熱量を余計に必要とする為と、シリコン層への熱伝導と共にガラス基板への熱散逸が存在する事に起因する。この点に鑑み、本発明ではグリーンレーザ光を用いている。紫外線エキシマレーザ光に比べ、グリーンレーザ光はシリコン層による吸収が少ない。例えば室温で入射光の５〜１０％しか吸収されない。このグリーンレーザ光を利用する事で、金属ゲート電極を高エネルギー密度で加熱する一方、ゲート電極パターンの外側領域は低エネルギー密度で加熱する事が可能になる。この結果、第１ラテラル成長及び第２ラテラル成長をシーケンシャルに誘起する事が可能になる。薄膜トランジスタとして考えると、ゲート電極パターンの内側領域は高い結晶均一性を有するので、チャネル領域に使う事ができる。これに加え、ゲート電極パターンの外周に沿って約２μｍ程度の幅で同じく多結晶粒が整然と配されている。この部分を薄膜トランジスタのＬＤＤ領域に使う事ができ、デバイス設計上非常に都合が良い。
本発明の方法によれば、結晶成長に先立って形成するゲート電極など金属配線パターンにしたがって、多結晶シリコン粒のサイズ制御及び多結晶シリコン粒界の位置制御が可能となり、これをチャネル領域に用いた場合薄膜トランジスタの特性及びその均一性が著しく向上する。また、レーザ光照射回数が１回で済む為、１箇所当たり１０〜２０回程度の照射を行っていた従来の繰り返し照射処理と比べ、処理速度が１０〜２０倍に向上する。さらに照射回数１回に代えて、２回照射した場合でも結晶性や薄膜トランジスタ特性がほとんど変化しない為、レーザ光の照射領域を部分的に重ねて走査しながら照射処理を行う事ができる。この場合には、照射領域よりも大きな面積の半導体薄膜を均一に結晶化処理する事が可能になる。
図４及び図５を参照して、本発明にかかる薄膜半導体装置の製造方法の第１実施形態を詳細に説明する。この第１実施形態は、ガラスなどの絶縁性基板の上にボトムゲート構造の薄膜トランジスタを形成している。まず図４の（ａ）に示すように、ガラス基板１０１上にＳｉＮｘ及びＳｉＯ２の二層構造からなる熱緩衝層１０２を形成し、続いてゲート電極を含む金属配線パターン１０３を形成する。本例では、厚さ１００ｎｍのＳｉＮｘと厚さ２００ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し熱緩衝層１０２とした。その後、マグネトロン・スパッタ法を用いてモリブデン薄膜を厚さ１００ｎｍで形成した後、フォトリソグラフィーと反応性イオンエッチングによって、幅２〜２０μｍの範囲の金属配線パターン１０３を形成した。
次に（ｂ）に示すように、ゲート絶縁膜１０４として厚さ５０ｎｍのＳｉＮｘと厚さ１００ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し、引き続き原料ガスの切り替えのみで膜厚約３０〜１００ｎｍ程度の非晶質シリコンからなる半導体薄膜１０５をプラズマＣＶＤ法で形成した。このあと窒素雰囲気中、温度４００℃の炉で１〜３時間程度熱処理し、非晶質シリコン薄膜１０５の膜中水素量を０．１〜２［原子数％］まで低減する、いわゆる脱水素アニール処理を行った。なお、スパッタ法やＬＰ−ＣＶＤ法など、膜中の水素量が本質的に少ない成膜法を用いれば、この脱水素アニール処理は必要ない。さらに炉でのアニールに代えて、シリコン薄膜を完全に融解しない程度の比較的低いエネルギー密度でレーザ光を照射する事によりシリコン薄膜を加熱する、いわゆるレーザ脱水素処理を用いる事も可能である。
次に固体レーザからパルス発振された第２高調波出力のレーザ光１０６を適切な照射光学系経由でガラス基板１０１の裏面側から１回照射する。固体レーザとしては、パルス発振のＱスイッチＮｄ：ＹＡＧレーザや、Ｎｄ：ＹＬＦレーザの第２高調波出力を用いる事ができる。これらの高調波出力の波長は５３２ｎｍ及び５２７ｎｍである。レーザダイオード励起でもフラッシュランプ励起でも同様に採用可能であるが、出力安定性や励起光源の交換サイクルの観点から、レーザダイオード励起が好ましく、例えば米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎシリーズ（発振波長５２７ｎｍ）や、同社のＣＯＲＯＮＡシリーズ（発振波長５３２ｎｍ）を用いる事ができる。本実施形態では、米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎ３０を用い、繰り返し周波数１ｋＨｚ、パルス幅約１５０ｎｓ、パルスエネルギー２０ｍＪの発振条件を用いた。照射光学系としてはコンデンサレンズ及びフライアイレンズなどからなる均一化光学系で照射スポット内の光強度分布を±５％以下に均一化した後、シリンドリカルレンズ、スリット及びコンデンサレンズからなる整形光学系によって、長さ２ｍｍ、幅０．３ｍｍに整形したライン状ビームを用いた。エネルギー密度は１〜２Ｊ／ｃｍ２の範囲とした。このライン状ビームを幅方向に走査する事で、大面積の半導体薄膜の結晶化を行う事ができる。
このレーザ光照射により、ゲート電極パターン１０３の直上にある半導体薄膜１０５の部分が第２ラテラル成長領域１０９となる。またゲート電極パターン１０３の外周部を囲む半導体薄膜１０５の部分が第１ラテラル成長領域１０７になる。この第１ラテラル成長領域１０７を超えた外側の部分は、微小結晶粒で構成された通常多結晶領域１０８になる。前述したように、第１ラテラル成長領域１０７の成長方向は矢印Ａで表されている。また第２ラテラル成長領域１０９の成長方向は矢印Ｂで表されている。この第２ラテラル成長を誘起する熱の伝導方向は矢印Ｃで表されている。
続いて図５の（ｃ）に示すように、薄膜トランジスタの閾電圧Ｖｔｈを制御する目的で、多結晶化された半導体薄膜１０５に対してＶｔｈイオンインプランテーションを必要に応じて行う。例えば、ここではＢ＋イオンを１０ｋｅＶの加速エネルギーでドーズ量５×１０１１〜４×１０１２／ｃｍ２程度イオン注入する。
続いて前工程で結晶化された半導体薄膜１０５上にゲート電極１０３に整合させて絶縁性のストッパ膜１１０を形成する。その際まずプラズマＣＶＤ法でＳｉＯ２膜を約１００ｎｍ〜３００ｎｍの厚みで形成する。ここでは、例えば、シランガスＳｉＨ４と亜酸化窒素ガスＮ２Ｏをプラズマ分解してＳｉＯ２膜を堆積する。次いで、このＳｉＯ２膜を所定の形状にパターニングしてストッパ膜１１０に加工する。この場合、裏面露光技術を用いてゲート電極１０３と自己整合するようにストッパ膜１１０をパターニングしている。なお、ストッパ膜１１０の直下に位置する半導体薄膜１０５の部分は、チャネル領域１１１として保護される。このチャネル領域１１１には、前述したように予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。
続いてストッパ膜１１０をマスクとして、イオンドーピング１２０により不純物（Ｐ＋イオン）を半導体薄膜１０５に注入し、ＬＤＤ領域１１２を形成する。この時のドーズ量は、例えば５×１０１２〜１×１０１３／ｃｍ２であり、加速電圧は例えば１０ｋｅＶである。さらにストッパ膜１１０及びその両側のＬＤＤ領域１１２を被覆するようにフォトレジスト（図示省略）をパターニング形成した後、これをマスクとして不純物１２０（例えばＰ＋イオン）を高濃度で半導体薄膜１０５に注入し、ソース領域１０５Ｓ及びドレイン領域１０５Ｄを形成する。不純物注入には、例えばイオンドーピング１２０（イオンシャワー）を用いる事ができる。これは質量分離をかける事なく電界加速で不純物を注入するものであり、例えば１×１０１５／ｃｍ２程度のドーズ量で不純物を注入し、ソース領域１０５Ｓ及びドレイン領域１０５Ｄを形成する。加速電圧は例えば１０ｋｅＶである。
以上の後、紫外線ランプを使ったＲＴＡ（急速熱アニール）により、半導体薄膜１０５に注入された不純物の活性化を行う。このあと半導体薄膜１０５及びゲート絶縁膜１０４の不要な部分を同時にパターニングし、ボトムゲート型の薄膜トランジスタを形成すると共に、この薄膜トランジスタを素子毎に分離する。
そのあと図５（ｄ）に示すように、基板１０１上の薄膜トランジスタを覆うように、プラズマＣＶＤによってＳｉＯ２を約１００ｎｍ〜２００ｎｍ、ＳｉＮｘを約２００ｎｍ〜４００ｎｍの厚みで連続して成膜し、層間絶縁膜１１６とする。この段階で窒素ガスまたはフォーミングガス中または真空中雰囲気下で３５０℃〜４００℃程度の加熱処理を１時間行い、層間絶縁膜１１６に含まれる水素原子を半導体薄膜１０５中に拡散させる、いわゆる水素化アニールを行った。この後、層間絶縁膜１１６にコンタクトホールを開口し、Ｍｏ、Ａｌなどを１００ｎｍ〜１μｍの厚みでスパッタした後、所定の形状にパターニングしてソース領域１０５Ｓ及びドレイン領域１０５Ｄに接続されたソース電極１１３Ｓ及びドレイン電極１１３Ｄを形成する。さらに、感光性のアクリル樹脂などからなる平坦化層１１４を１〜３μｍ程度の厚みで塗布した後、フォトリソグラフィーによりドレイン電極１１３Ｄに達するコンタクトホールを開口する。そして、平坦化層１１４の上に酸化インジュウム錫（Ｉｎ２Ｏ３＋ＳｎＯ２、以下ＩＴＯ）などからなる透明導電膜またはＡｇまたはＡｌなどからなる反射電極膜をスパッタした後、所定の形状にパターニングしてドレイン電極１１３Ｄに接続した画素電極１１５を形成する。
以上のようにして絶縁性の基板１０１に薄膜トランジスタが形成された薄膜半導体装置が完成する。前述したように、この薄膜トランジスタは、ゲート絶縁膜１０４を間にして半導体薄膜１０５とゲート電極１０３が積層されている。半導体薄膜１０５は、ゲート電極１０３に重なるチャネル領域１１１と、チャネル領域１１１の両側に位置するソース領域１０５Ｓ及びドレイン領域１０５Ｄとを有する。半導体薄膜１０５は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれている（図４（ｂ））。外部領域は、レーザアニールによりパターン境界から外側に向かってラテラル成長した多結晶粒を含む第１ラテラル成長領域１０７を有する。内部領域は、第１ラテラル成長領域１０７に含まれる多結晶粒を核として境界パターンから内側に向かってラテラル成長した多結晶粒を含む第２ラテラル成長領域１０９を有する。ここで薄膜トランジスタのチャネル領域１１１（図５（ｄ））は第２ラテラル成長領域１０９（図４（ｂ））に形成されている。
半導体薄膜１０５は、所定のパターンの光吸収層を介してレーザ光１０６を照射するレーザアニールにより多結晶化された多結晶層である。図４（ｂ）に示すように、この光吸収層は、後にゲート電極１０３として用いられる。好ましくは、ソース領域１０５Ｓ及びドレイン領域１０５Ｄが、第１ラテラル成長領域１０７に形成されている。加えて薄膜トランジスタは、チャネル領域１１１と少なくともドレイン領域１０５Ｄとの間にドレイン領域１０５Ｄより不純物濃度の低いＬＤＤ領域１１２を備えている。このＬＤＤ領域１１２は、第１ラテラル成長領域１０７または第２ラテラル成長領域１０９に形成されている。
次に図６及び図７を参照して、本発明にかかる薄膜半導体装置製造方法の第２実施形態を説明する。本実施形態は、絶縁性基板の上にトップゲート型の薄膜トランジスタを形成している。まず図６（ａ）に示すように、絶縁基板１０１の上に熱緩衝層（バッファ層）１０２となる二層構造の下地膜をプラズマＣＶＤ法により連続成膜する。１層目の下地膜はＳｉＮｘからなり、その膜厚は１００ｎｍ〜２００ｎｍである。また、２層目の下地膜はＳｉＯ２からなり、その膜厚は同じく１００ｎｍ〜２００ｎｍである。この熱緩衝層１０２の上に非晶質シリコンからなる半導体薄膜１０５を約３０ｎｍ〜８０ｎｍの厚みでプラズマＣＶＤ法もしくはＬＰ−ＣＶＤ法により成膜する。非晶質シリコン半導体薄膜１０５の成膜にプラズマＣＶＤ法を用いた場合には、膜中の水素を低減する為に、窒素雰囲気中４００℃〜４５０℃で１時間程度のアニールを行う。ここで必要ならば、前述したようにＶｔｈイオンインプランテーションを行い、Ｂ＋を例えばドーズ量５×１０１１〜４×１０１２／ｃｍ２程度で非晶質シリコン半導体薄膜１０５に注入する。この場合の加速電圧は１０ｋｅＶ程度である。
続いて半導体薄膜１０５をアイランド状にパターニングする。この上に、プラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法またはスパッタ法などでＳｉＯ２を１０ｎｍ〜４００ｎｍ（ここでは例えば１００ｎｍ）成長させ、ゲート絶縁膜１０４を形成する。
次いでゲート絶縁膜１０４の上にＴｉ、Ｍｏ、Ｗ、Ｔａなどの高融点金属あるいはこれらの合金を１００ｎｍ〜８００ｎｍの厚みで成膜し、所定の形状にパターニングしてゲート電極１０３に加工する。ゲート電極１０３の直下に位置する半導体薄膜１０５の部分は、後にチャネル領域となる部分である。この部分には、前述したように予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。
続いて（ｂ）に示すように、基板１０１の上からパルス発振されたレーザ光１０６を照射し、半導体薄膜１０５を結晶化する。このレーザアニールは第１〜第４過程を経て行われる。まず第１過程で、ゲート電極１０３のパターンより外側に位置する半導体薄膜１０５の外部領域（１０７，１０８）を加熱溶融すると共に、ゲート電極１０３のパターンより内側に位置する半導体薄膜１０５の内部領域（１０９）を溶融することなくゲート電極１０３を加熱する。続いて第２過程で、溶融した半導体薄膜１０５が冷却し外部領域（１０７）と内部領域（１０９）の境界近傍に微小結晶粒が生成する。続いて第３過程が起き、矢印Ａで示すように外部領域と内部領域の境界から外側に向かって微小結晶粒を核として第１ラテラル成長が進行し、境界に接する外部領域の部分に微小結晶粒より大きな多結晶粒が生成した第１ラテラル成長領域１０７が形成される。その外側は微結晶粒からなる通常多結晶領域１０８となる。さらに第３過程から所定時間遅延して第４過程が起きる。この第４過程では、加熱されたゲート電極１０３から矢印Ｃで示すようにゲート絶縁膜１０４を介して半導体薄膜１０５に熱が伝わり、内部領域が溶融した後、境界から内側に向かって矢印Ｂで示すように多結晶粒を核として第２ラテラル成長が進行し、内部領域に一層拡大した多結晶粒が生成して第２ラテラル成長領域１０９を形成する。
続いて図７（ｃ）に示すように、質量分離を用いたイオン注入法によって、結晶化された半導体薄膜１０５にＰ＋イオン１２０を注入し、ＬＤＤ領域１１２を設ける。このイオン注入はゲート電極１０３をマスクとして多結晶シリコン半導体薄膜１０５の全面に対して行う。ドーズ量は６×１０１２〜５×１０１３／ｃｍ２である。加速電圧は例えば９０ｋｅＶである。その後、ゲート電極１０３とその周囲を被覆するようにレジストパターン（図示省略）を形成し、Ｐ＋イオン１２０をイオン注入法で高濃度に注入し、ソース領域１０５Ｓ及びドレイン領域１０５Ｄを形成する。この場合のドーズ量は例えば１×１０１５／ｃｍ２程度である。加速電圧は例えば９０ｋｅＶである。ドーピングガスにはＰＨ３ガスを用いる。
このあと多結晶シリコン半導体薄膜１０５に注入されたドーパントの活性化処理となる。この活性化処理はボトムゲート型の薄膜トランジスタの形成と同様に、紫外線ランプを使ったＲＴＡ（急速熱アニール）を用いる事ができる。
その後、図７（ｄ）に示すように、絶縁基板１０１上の薄膜トランジスタを覆う状態で、プラズマＣＶＤ法によってＳｉＯ２を約１００ｎｍ〜２００ｎｍ、ＳｉＮｘを約２００ｎｍ〜４００ｎｍの厚みで連続して成膜し、層間絶縁膜１１６とした。この段階で窒素ガスまたはフォーミングガス中または真空中雰囲気下で３５０℃〜４００℃程度の加熱処理を１時間行い、層間絶縁膜１１６に含まれる水素原子を多結晶シリコン半導体薄膜１０５に拡散させる、いわゆる水素化アニールを行った。このあと層間絶縁膜１１６及びゲート絶縁膜１０４にコンタクトホールを開口し、Ａｌ−Ｓｉなどをスパッタした後、所定の形状にパターニングしてソース電極１１３Ｓ及びドレイン電極１１３Ｄに加工する。さらに感光性のアクリル樹脂などからなる平坦化層１１４を１〜３μｍ程度の厚みで塗布した後、フォトリソグラフィーによりドレイン電極１１３Ｄに達するコンタクトホールを開口する。平坦化層１１４の上にＩＴＯなどからなる透明導電膜またはＡｇまたはＡｌなどからなる反射電極膜をスパッタした後、所定の形状にパターニングしてドレイン電極１１３Ｄに接続した画素電極１１５を形成する。
以上によりトップゲート型の薄膜トランジスタが完成する。この薄膜トランジスタは、チャネル領域１１１が第２ラテラル成長領域１０９に形成されている。またソース領域１０５Ｓ及びドレイン領域１０５Ｄが第１ラテラル成長領域１０７に形成されている。加えてＬＤＤ領域１１２が第１ラテラル成長領域１０７もしくは第２ラテラル成長領域１０９に形成されている。なお、トップゲート型の薄膜トランジスタの場合、半導体薄膜の上方が金属ゲート電極で塞がれており、シリコンの融解に伴って発生する水素ガスの逃げ道がボトムゲート型薄膜トランジスタの場合と比べて少ない。その為、レーザ光照射に先立って、半導体薄膜から脱水素処理を特に念入りに行っておくことが重要である。
図８は、本発明にしたがって形成された薄膜トランジスタの素子領域の結晶構造を示す模式的な平面図である。図示するように、本発明のレーザアニールを行った場合、ゲート電極の直下に第２ラテラル領域が形成され、この部分がチャネル領域となる。この第２ラテラル結晶成長領域は、結晶粒界が整然と配列した多結晶粒Ｌ２で構成されている。個々の多結晶粒を隔てる通常の粒界はチャネル領域の長手方向と平行になっているが、中央のメジャーな粒界Ｒはチャネルの幅方向と平行になっている。ボトムゲート構造の場合、このメジャーな粒界Ｒは多結晶シリコン半導体薄膜の表面側の隆起部となって現れる。またゲート電極端部から典型的には外側に向かって２μｍ以内の領域も、ラテラル成長した結晶領域である。本発明では、この第１ラテラル結晶領域もソース領域及びドレイン領域もしくはＬＤＤ領域として利用している。ゲート電極端部から典型的には２μｍ以上離れた外部領域のシリコン薄膜は、レーザ光を１回照射した場合に形成される、通常の粒径が０．１μｍ以下の微小結晶状態になる。この微小結晶領域は薄膜トランジスタのチャネル領域には使用しないので、特に問題とはならない。
図９は、第２ラテラル領域の全てではなく、一部のみをチャネル領域に利用した構造を示す平面図であり、特にトップゲート型の薄膜トランジスタに有用である。トップゲート型の場合、図示するようにメジャーな粒界Ｒを避けてゲート電極を形成することで、薄膜トランジスタの電気特性を均一化することが可能である。なおこの場合には、レーザアニール時マスクとして使用した光吸収層をさらにパターニングしてゲート電極に加工する事になる。ゲート電極のパターンから外れた第２ラテラル領域の部分は例えばソース領域に利用する事ができる。
最後に図１０は、本発明にかかる表示装置の一例を示す模式的な断面図である。図示を容易にする為、１個の画素とこれを駆動する１個の薄膜トランジスタＴＦＴのみを表してある。画素はマトリクス状に配されており、画面を構成する。本実施例では、この画素は有機ＥＬ発光素子ＯＬＥＤからなり、透明電極１３０、有機ＥＬ層１４０及び金属電極１５０を順に重ねたものである。透明電極１３０は画素毎に分離しておりＯＬＥＤのアノードＡとして機能し、例えばＩＴＯなどの透明導電膜からなる。金属電極１５０は画素間で共通接続されており、ＯＬＥＤのカソードＫとして機能する。有機ＥＬ層１４０は例えば正孔輸送層と電子輸送層とを重ねた複合膜となっている。例えば、アノードＡ（正孔注入電極）として機能する透明電極１３０の上に正孔輸送層としてＤｉａｍｙｌｅを蒸着し、その上に電子輸送層としてＡｌｑ３を蒸着し、さらにその上にカソードＫ（電子注入電極）として機能する金属電極１５０を生成する。なお、Ａｌｑ３は、８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ ａｌｕｍｉｎｕｍを表している。この様な積層構造を有するＯＬＥＤは一例に過ぎない。かかる構成を有するＯＬＥＤのアノード／カソード間に順方向の電圧を印加すると、電子や正孔などキャリアの注入が起こり、発光が観測される。ＯＬＥＤの動作は、正孔輸送層から注入された正孔と電子輸送層から注入された電子より形成された励起子による発光と考えられる。
一方、ＴＦＴは本発明にしたがって作製されたものであり、ガラス等からなる基板１０１の上に形成されたゲート電極１０３と、その上に重ねられたゲート絶縁膜１０４と、このゲート絶縁膜１０４を介してゲート電極１０３の上方に重ねられた半導体薄膜１０５とからなる。この半導体薄膜１０５は本発明にしたがってラテラル成長した多結晶シリコン薄膜からなる。薄膜トランジスタＴＦＴはＯＬＥＤに供給する電流の通路となるソースＳ、チャネルＣｈ及びドレインＤを備えている。チャネルＣｈは丁度ゲート電極１０３の直上に位置する。このボトムゲート構造のＴＦＴは層間絶縁膜１１６により被覆されており、その上にはソース電極１１３Ｓ及びドレイン電極１１３Ｄが形成されている。これらの上には別の層間絶縁膜１１４を介して前述したＯＬＥＤが成膜されている。層間絶縁膜１１４にはコンタクトホールが開口しており、ＯＬＥＤの透明電極１３０はこのコンタクトホールを介してＴＦＴのドレイン電極１１３Ｄに電気接続している。なお、本実施例では画素が有機エレクトロルミネッセンス素子ＯＬＥＤで構成されていたが、これに限られるものではない。例えば画素は、薄膜トランジスタＴＦＴに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とで構成する事ができる。
本発明にかかる薄膜半導体装置の製造方法の基本構成を示す模式図である。 本発明にしたがって製造された薄膜半導体装置の光学顕微鏡写真図である。 参考例にかかる光学顕微鏡写真図である。 本発明にかかる薄膜半導体装置の製造方法の第１実施形態を示す工程図である。 同じく第１実施形態の工程図である。 本発明にかかる薄膜半導体装置の製造方法の第２実施形態を示す工程図である。 同じく第２実施形態を示す工程図である。 本発明にしたがって製造された薄膜トランジスタの結晶構造を示す模式的な平面図である。 同じく結晶構造を示す模式的な平面図である。 本発明にかかる表示装置の一例を示す模式的な断面図である。
符号の説明
１０１・・・基板、１０３・・・光吸収層（ゲート電極）、１０４・・・絶縁膜、１０５・・・半導体薄膜、１０７・・・第１ラテラル成長領域、１０９・・・第２ラテラル成長領域

Claims (17)

  1. 透明な基板の表面側に光吸収層を形成する光吸収層形成工程と、光吸収層を所定の形状にパターニングするパターニング工程と、パターニングされた光吸収層を絶縁膜で覆う絶縁膜形成工程と、該絶縁膜上に半導体薄膜を形成する半導体薄膜形成工程と、該基板の裏面側からパルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、
    前記レーザアニール工程は、光吸収層のパターンより外側に位置する該半導体薄膜の外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該半導体薄膜の内部領域を溶融することなく光吸収層を加熱する第１過程と、
    溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、
    該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、
    加熱された光吸収層から該絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを含むことを特徴とする薄膜半導体装置の製造方法。
  2. 基板の上に半導体薄膜を形成する半導体薄膜形成工程と、その上に絶縁膜を形成する絶縁膜形成工程と、該絶縁膜を介して該半導体薄膜の上に光吸収層を形成する光吸収層形成工程と、光吸収層を所定の形状にパターニングするパターニング工程と、該基板の上からパルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、
    前記レーザアニール工程は、光吸収層のパターンより外側に位置する該半導体薄膜の外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該半導体薄膜の内部領域を溶融することなく光吸収層を加熱する第１過程と、
    溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、
    該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、
    加熱された光吸収層から該絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを含むことを特徴とする薄膜半導体装置の製造方法。
  3. 前記レーザアニール工程は、波長範囲が５２０ｎｍ〜５４０ｎｍにあるレーザ光を基板に照射することを特徴とする請求項１又は請求項２に記載の薄膜半導体装置の製造方法。
  4. 前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射することを特徴とする請求項１又は請求項２に記載の薄膜半導体装置の製造方法。
  5. 前記光吸収層形成工程は導電性材料を用いて光吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工することを特徴とする請求項１又は請求項２に記載の薄膜半導体装置の製造方法。
  6. 前記光吸収層形成工程は、光吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項５に記載の薄膜半導体装置の製造方法。
  7. 絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、 前記薄膜トランジスタは、ゲート絶縁膜を間にして半導体薄膜とゲート電極が積層されており、
    前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
    前記半導体薄膜は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、
    前記外部領域は、レーザアニールにより該境界から外側に向かってラテラル成長した多結晶粒を含む第１ラテラル成長領域を有し、
    前記内部領域は、第１ラテラル成長領域に含まれる多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含む第２ラテラル成長領域を有し、
    前記チャネル領域は、第２ラテラル成長領域に形成されていることを特徴とする薄膜半導体装置。
  8. 前記半導体薄膜は、所定のパターンの光吸収層を介してレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、光吸収層のパターンより外側に位置する該外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該ゲート絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを経て形成されたことを特徴とする請求項７に記載の薄膜半導体装置。
  9. 該レーザアニールで用いた該光吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成することを特徴とする請求項８に記載の薄膜半導体装置。
  10. 前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項９に記載の薄膜半導体装置。
  11. 前記ソース領域及びドレイン領域は、第１ラテラル領域の少なくとも一部にかかっていることを特徴とする請求項７に記載の薄膜半導体装置。
  12. 該ソース領域及びドレイン領域が形成される前記第１ラテラル領域は、該境界から外側に向かって少なくとも２μｍの範囲に及ぶことを特徴とする請求項７に記載の薄膜半導体装置。
  13. 前記薄膜トランジスタは、該チャネル領域と少なくとも該ドレイン領域との間に該ドレイン領域より不純物濃度の低いＬＤＤ領域を備えており、前記ＬＤＤ領域は、該第１ラテラル成長領域又は第２ラテラル成長領域に形成されていることを特徴とする請求項７に記載の薄膜半導体装置。
  14. 絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、
    前記薄膜トランジスタは、ゲート絶縁膜を間にして半導体薄膜とゲート電極が積層されており、
    前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
    前記半導体薄膜は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、
    前記外部領域は、レーザアニールにより該境界から外側に向かってラテラル成長した多結晶粒を含む第１ラテラル成長領域を有し、
    前記内部領域は、第１ラテラル成長領域に含まれる多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含む第２ラテラル成長領域を有し、
    前記チャネル領域は、第２ラテラル成長領域に形成されていることを特徴とする表示装置。
  15. 前記半導体薄膜は、所定のパターンの光吸収層を介してレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、光吸収層のパターンより外側に位置する該外部領域を加熱溶融するとともに、光吸収層のパターンより内側に位置する該内部領域を溶融することなく光吸収層を加熱する第１過程と、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界近傍に微小結晶粒が生成する第２過程と、該外部領域と内部領域の境界から外側に向かって該微小結晶粒を核として第１ラテラル成長が進行し、該境界に接する該外部領域の部分に微小結晶粒より大きな多結晶粒が生成する第３過程と、加熱された光吸収層から該ゲート絶縁膜を介して該半導体薄膜に熱が伝わり、該内部領域が溶融した後、境界から内側に向かって該多結晶粒を核として第２ラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する第４過程とを経て形成されたことを特徴とする請求項１４に記載の表示装置。
  16. 前記画素は、有機エレクトロルミネセンス素子からなることを特徴とする請求項１４に記載の表示装置。
  17. 前記画素は、該薄膜トランジスタに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなることを特徴とする請求項１４に記載の表示装置。
JP2005049716A 2005-02-24 2005-02-24 薄膜半導体装置及びその製造方法と表示装置 Abandoned JP2006237270A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005049716A JP2006237270A (ja) 2005-02-24 2005-02-24 薄膜半導体装置及びその製造方法と表示装置
TW095104478A TW200633018A (en) 2005-02-24 2006-02-10 Thin film semiconductor device, method of manufacturing the same, and display
US11/358,845 US20060186415A1 (en) 2005-02-24 2006-02-21 Thin film semiconductor device, method of manufacturing the same, and display
KR1020060017564A KR20060094479A (ko) 2005-02-24 2006-02-23 박막 반도체 장치 및 그 제조 방법과 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049716A JP2006237270A (ja) 2005-02-24 2005-02-24 薄膜半導体装置及びその製造方法と表示装置

Publications (1)

Publication Number Publication Date
JP2006237270A true JP2006237270A (ja) 2006-09-07

Family

ID=36911742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049716A Abandoned JP2006237270A (ja) 2005-02-24 2005-02-24 薄膜半導体装置及びその製造方法と表示装置

Country Status (4)

Country Link
US (1) US20060186415A1 (ja)
JP (1) JP2006237270A (ja)
KR (1) KR20060094479A (ja)
TW (1) TW200633018A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288424A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体装置の製造方法および半導体装置、薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板、ならびに表示装置の製造方法および表示装置
JP2011054716A (ja) * 2009-09-01 2011-03-17 Ricoh Co Ltd 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置
JP2013070076A (ja) * 2012-11-19 2013-04-18 Sony Corp 半導体装置、薄膜トランジスタ基板および表示装置
KR101560398B1 (ko) 2008-12-08 2015-10-14 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
WO2020158464A1 (ja) * 2019-01-29 2020-08-06 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
JP2008283069A (ja) * 2007-05-11 2008-11-20 Sony Corp 照射装置、半導体装置の製造装置、半導体装置の製造方法および表示装置の製造方法
KR100953657B1 (ko) * 2007-11-13 2010-04-20 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN111092124A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 半导体装置及其制造方法
CN109860057B (zh) * 2019-03-25 2021-12-14 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
KR100585873B1 (ko) * 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288424A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体装置の製造方法および半導体装置、薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板、ならびに表示装置の製造方法および表示装置
KR101560398B1 (ko) 2008-12-08 2015-10-14 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
JP2011054716A (ja) * 2009-09-01 2011-03-17 Ricoh Co Ltd 電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置
JP2013070076A (ja) * 2012-11-19 2013-04-18 Sony Corp 半導体装置、薄膜トランジスタ基板および表示装置
WO2020158464A1 (ja) * 2019-01-29 2020-08-06 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置
JP2020123600A (ja) * 2019-01-29 2020-08-13 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置
JP7154592B2 (ja) 2019-01-29 2022-10-18 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置

Also Published As

Publication number Publication date
TW200633018A (en) 2006-09-16
KR20060094479A (ko) 2006-08-29
TWI296825B (ja) 2008-05-11
US20060186415A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
JP2006237270A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4209606B2 (ja) 半導体装置の作製方法
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP2004179474A (ja) レーザー照射装置
JP3448685B2 (ja) 半導体装置、液晶表示装置およびｅｌ表示装置
JP2004335839A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
US20090315034A1 (en) Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2009060009A (ja) 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
JP2007281421A (ja) 半導体薄膜の結晶化方法
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP2006261634A (ja) 半導体装置およびその製造方法
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2011040594A (ja) 薄膜トランジスターの製造方法
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4447647B2 (ja) 表示デバイス
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JPH09260286A (ja) 半導体装置の製造方法
JP2003197523A (ja) 結晶性半導体膜の製造方法および半導体装置
JP2006165463A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090219

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090225

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090817