JP4447647B2

JP4447647B2 - 表示デバイス

Info

Publication number: JP4447647B2
Application number: JP2008294756A
Authority: JP
Inventors: 琢也平野; 卓哉渡部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-11-18
Filing date: 2008-11-18
Publication date: 2010-04-07
Anticipated expiration: 2022-12-24
Also published as: JP2009088541A

Description

本発明は、薄膜トランジスタに関し、特に、液晶等を用いた表示デバイスに使用される多結晶シリコンを用いた薄膜トランジスタに関する。

アモルファスシリコン層を、ＸｅＣｌエキシマレーザを照射することにより結晶化し、その結晶を用いて薄膜トランジスタを形成する方法が知られている。しかし、エキシマレーザの照射により形成された多結晶は粒径が小さく、粒径の小さい多結晶を用いてつくられた薄膜トランジスタは、動作性能が高くない。これをたとえば液晶表示装置等の表示デバイスに使用するときには、画素表示部のスイッチング用トランジスタとして用いていた。

また、アモルファスシリコン層を、連続発振するレーザを照射することにより結晶化し、その結晶を用いて薄膜トランジスタを形成する方法が知られている。連続発振するレーザビームの照射で形成された多結晶は粒径が大きく、これを用いてつくられた薄膜トランジスタは高い動作性能を有する。たとえば液晶表示装置等の表示デバイスに使用するときには、周辺回路部を構成するトランジスタとしても用いることができる。

しかし、粒径を大きくするためには、アモルファスシリコン層の厚さがある程度必要であり、たとえばアモルファスシリコン層の厚さが１００ｎｍ以下である場合、平均粒径が１μｍ以上の多結晶を形成することは困難であった。アモルファスシリコン層を薄くするために、以下の方法がある。

図３は、従来の薄膜トランジスタの製造方法中の一工程を説明するための概略的な断面図である。ガラス基板５０上に、たとえばＳｉＯ₂で形成されるバッファ層５１、たとえばＴｉ−１５Ｍｏ０．１８−Ｏなどの超弾性材料で、厚さ１５０〜２００ｎｍに形成される吸収膜５２、たとえばＳｉＯ₂で、厚さ２００ｎｍに形成される層間膜５３、たとえば厚さ５０ｎｍのアモルファスシリコン層５４を、順次下から成膜する。

続いて、たとえば連続発振するＮｄ：ＹＡＧレーザ（波長１０６４ｎｍ）を、アモルファスシリコン膜５４表面上より、図示の構造体に照射することによって、吸収膜５２を発熱させる。そして、吸収膜５２の熱を利用してアモルファスシリコン膜５４を結晶化する。

このように、下層に存在する吸収膜５２の熱を用いて、アモルファスシリコン膜５４を結晶化した後、ゲート絶縁膜及びゲート電極を形成し、ソース／ドレイン用イオン注入、ＬＤＤ用イオン注入を行う。更に、層間絶縁膜、ソース／ドレイン電極を形成する。（たとえば、特許文献１参照）
図４は、ポリシリコン薄膜トランジスタが用いられた液晶表示装置の一例を示す概略的な一部破断斜視図である。液晶７４が、薄膜トランジスタが形成されているＴＦＴアレイ基板７３と、共通電極が形成されている対向基板７７とに挟まれて保持される。ＴＦＴアレイ基板７３は、画素表示部７６と、画素表示部７６の周辺に形成され、画素表示部７６を制御する周辺回路部７５とを有する。ＴＦＴアレイ基板７３と対向基板７７とを挟むように、偏光板７２及び偏光板７８が配置されている。

偏光板７２の背後（液晶７４が保持されている方と反対側）には、バックライト７１が設置される。ＴＦＴアレイ基板７３内のポリシリコン薄膜トランジスタには、バックライト７１からの光によるリーク電流が生じる。リーク電流は、トランジスタの活性層が厚いほど大きくなる。リーク電流がある程度以上大きいトランジスタは、使用に耐えなくなる。

リーク電流低減方法として、オフセットやＬＤＤ領域を設ける方法が知られている。この場合、トランジスタの動作速度が制限される。周辺回路用トランジスタには、この解決方法は不適切である。
特開２００２−５０５７６号公報

本発明の目的は、高品質の薄膜トランジスタ、特に、光によるリーク電流の少ない、高性能のポリシリコン薄膜トランジスタを用いた表示デバイスを提供することである。

本発明の一観点によれば、絶縁性基板上に、第１の絶縁バッファ層、第１のシリコン層、第２の絶縁バッファ層及び第２のシリコン層を、この順に下から積層する工程と、第１の領域において、前記第２のシリコン層及び前記第２の絶縁バッファ層を除去し、前記第１のシリコン層を露出させる工程と、第２の領域において、前記第２の絶縁バッファ層及び前記第２のシリコン層の積層部分をパターニングする工程と、前記第１の領域において、前記露出させた第１のシリコン層に、パルス発振するレーザビームを照射し、前記第１の領域の第１のシリコン層を結晶化する工程と、前記第２の領域において、前記パターニングされた前記第２のシリコン層に、連続発振するレーザビームを照射し、照射したレーザビームで前記第２のシリコン層を溶融固化して、前記第２の領域の第２のシリコン層を結晶化する工程と、結晶化された前記第１及び第２のシリコン層のそれぞれに薄膜トランジスタを形成する工程とを有する薄膜トランジスタの製造方法が提供される。

この薄膜トランジスタの製造方法によると、半導体層を形成するシリコン結晶の粒径、及び層構造の異なる２種類のトランジスタを、同時に製造することができる。第１及び第２のシリコン層で、異なる特性を有する素子をつくることが容易に可能である。たとえば、一方のシリコン層で、液晶表示装置の周辺回路部に用いる、高速動作可能な薄膜トランジスタを形成し、もう一方のシリコン層で、画素表示部に用いる、段差が少なくリーク電流の低いスイッチング用薄膜トランジスタを形成することができる。

更に、本発明の他の観点によれば、画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスであって、前記周辺回路部用トランジスタは、絶縁性基板と、該絶縁性基板表面上に形成された第１の絶縁バッファ層と、該第１の絶縁バッファ層の表面上に形成された第１のシリコン層と、該第１のシリコン層の表面上に形成された第２の絶縁バッファ層と、該第２の絶縁バッファ層の表面上に形成された第２のシリコン層を備え、該第２のシリコン層が前記周辺回路部用トランジスタの活性層であり、前記画素駆動用トランジスタは、前記第１の絶縁バッファ層表面上に形成された、前記第１のシリコン層と同一層の第３のシリコン層を備え、該第３のシリコン層が、前記画素駆動用トランジスタの活性層である表示デバイスが提供される。

この表示デバイスの周辺回路用トランジスタは、動作速度が速く、かつ、バックライトによるリーク電流が防止されている。

以上説明したように、本発明によれば、高品質の薄膜トランジスタ、特に、光によるリーク電流の少ない、高性能のポリシリコン薄膜トランジスタを用いた表示デバイスを提供することができる。

図１（Ａ）〜（Ｇ）は、参考例による薄膜トランジスタの製造方法を示す概略的な断面図である。まず、図１（Ａ）を参照する。たとえば耐熱温度６５０℃のガラス基板である絶縁性基板１上に、たとえば厚さ４００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第１のバッファ層２、たとえば厚さ５０ｎｍのアモルファスシリコン膜で形成された蓄熱遮光層３、たとえば厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第２のバッファ層４、たとえば厚さ７５ｎｍのアモルファスシリコン膜で形成された半導体層５を、この順に下から、化学気相堆積（ＣＶＤ）で成膜する。

図１（Ｂ）を参照する。蓄熱遮光層３、第２のバッファ層４及び半導体層５を、フォトリソグラフィとエッチングにより、略同一形状、例えば縦１００μｍ、横２００μｍ程度の矩形状にパターニングした後、アモルファスシリコンで形成された半導体層５にレーザビームＬ１及びＬ２を照射して多結晶化する。

まず、図１（Ｂ）における左側領域の半導体層５の多結晶化には、たとえば、連続発振するＮｄ：ＹＡＧレーザの２倍高調波Ｌ２（波長５３２ｎｍ）を用いる。レーザビームのパワーは、たとえば６Ｗである。レーザビームを、半導体層５の表面に、たとえば長さ４００μｍ、幅４０μｍの長尺状のビームスポットを形成して入射させ、ビームスポットの幅方向にたとえば約２００ｍｍ／秒の速度で、ビーム照射位置を移動させる。レーザビームの照射により、アモルファスシリコンで形成された半導体層５が溶融し、固化の際、結晶化して、多結晶層に変化する。

レーザビームが半導体層５に照射される際、レーザビームのエネルギの一部は、半導体層５、第２のバッファ層４を通過し、アモルファスシリコンで形成された蓄熱遮光層３に吸収され、熱として蓄えられる。すなわち、蓄熱遮光層３の温度が上昇する。このため、溶融した半導体層５の、下方への放熱量が減少し、冷却速度が緩和される。厚さが７５ｎｍの半導体層５であっても、平均結晶粒径が１μｍ以上である、大型の結晶粒に多結晶化することができる。

このように、シリコンで形成された、蓄熱効果のある層を半導体層５の下層に挿入することで、挿入しない場合は困難であった、１００ｎｍ以下の薄い半導体層５の、大粒径の結晶粒で形成される多結晶層化が可能になる。

したがって、この後、数工程を経て、左側の領域に形成されるトランジスタは、活性層（半導体層５）が薄く、また、結晶粒が大型であるため、リーク電流が低く、速い動作速度を備える。このため、液晶表示装置等のバックライトを用いるデバイスにこれを使用すると、優れた動作性能を確保できる一方、活性層が薄い分、光リーク電流を軽減することができる。よって、たとえば、液晶表示装置の周辺回路部に用いるのに適している。

図１（Ｂ）における右側領域の半導体層５の多結晶化には、たとえば、波長３０８ｎｍ、繰り返し周波数３００Ｈｚのパルス発振ＸｅＣｌエキシマレーザＬ１を用いる。半導体層５の表面に、レーザビームを、たとえば１パルスあたりのフルエンス３００ｍＪ／ｃｍ²、重複率９５％で照射する。半導体層５は、厚さが７５ｎｍと比較的薄いので、エキシマレーザで多結晶化できる。なお、このエキシマレーザ照射の際に、左側領域の半導体層に、レーザが照射されてもかまわない。

右側領域において、半導体層５に形成されるシリコン結晶粒は、左側領域に形成されるそれと比較すると小径である。しかし、これを用いて製造されるトランジスタは、たとえば、高性能を要求されない、液晶表示装置の画素表示部に用いれば、特に問題はない。また、左側領域のための連続発振レーザ照射と、右側領域のためのエキシマレーザ照射は、どちらを先に行ってもかまわない。

また、エキシマレーザを用いると、たとえば連続発振するＹＡＧレーザの２倍高調波を用いる場合に比べて、半導体層の結晶化を速く行うことができるため、短時間で、大面積の半導体層を結晶化させることができる。

更に、左右領域ともに、半導体層５を、矩形状にパターニングするのは、レーザビーム照射時に、溶融し流動性をもつに至ったシリコンが流れる領域を画定することで、多結晶化した半導体層５の厚さを一定に保つためである。矩形のサイズは、形成しようとするトランジスタのサイズや数により決定する。ここでは、たとえば、１つの矩形領域から１つのトランジスタを形成する。

図１（Ｃ）を参照する。左右両領域において、多結晶化した半導体層５を、フォトリソグラフィとエッチングにより、形成しようとするトランジスタの寸法、形状に合わせて形状加工する。

図１（Ｄ）を参照する。両領域において、たとえば、厚さ１５０ｎｍの酸化シリコン（ＳｉＯ）膜で構成されるゲート絶縁膜６をＣＶＤにより、及び、たとえば、厚さ３００ｎｍのクロム膜で構成されるゲート電極７を、スパッタリングまたは電子線蒸着により形成し、フォトリソグラフィとエッチングにより、各層をパターニングする。ここでは、左側領域のゲート絶縁膜６は、ゲート電極７と等幅に加工し、右側領域のゲート絶縁膜６は、ゲート電極７よりも幅広に成形する。

図１（Ｅ）を参照する。両領域の半導体層５に、不純物Ｉを、イオンドーピング法により、注入する。左側領域のゲート絶縁膜６はゲート電極７と等幅であるため、平面視上、ゲート電極７の外側の半導体層５にソース／ドレイン領域が形成される。右側領域のゲート絶縁膜６はゲート電極７よりも幅広であるため、平面視上、ゲート電極７から張り出したゲート絶縁膜６の下に、オフセットまたはＬＤＤ領域が形成され、その外側にソース／ドレイン領域が形成される。

図１（Ｆ）を参照する。次に、両領域において、ゲート電極７を覆って絶縁性基板１上に、ＣＶＤによる酸化シリコン層、塗布による有機絶縁層などにより、層間絶縁膜９を形成する。フォトリソグラフィとエッチングにより、形成された層間絶縁膜９を貫通し、底面に半導体層５の表面を露出するコンタクトホール１０を開口する。

図１（Ｇ）を参照する。最後に、電極層をスパッタリング、電子線蒸着等により成膜し、フォトリソグラフィとエッチングでパターニングして、両領域のコンタクトホール１０にソース／ドレイン電極１１を形成する。

上記製造方法で製造した薄膜トランジスタを、図４に示したような液晶表示装置に用いた場合、蓄熱遮光層３が、バックライトの遮光をも行うため、より一層、光リーク電流を少なくすることができる。

更に、薄膜トランジスタの構造は上記に限るものではなく、たとえば左側の領域に形成されるトランジスタにも、オフセットやＬＤＤ領域を設けてもよい。また、蓄熱遮光層３をシリコン層のみで形成するのではなく、たとえば、モリブデン、チタン、ネオジム、タングステン、タンタルなどの熱的に安定な高融点金属層とシリコン層とを組み合わせて形成することもできる。この場合、蓄熱遮光層３を上層部（半導体層５に近い方）と下層部とに分け、上層部をシリコン膜で形成し、下層部を高融点金属層で形成する。上層部のシリコン膜は、第２のバッファ層４を介して、半導体層５と対向し、蓄熱効果を有し、レーザビーム照射時の半導体層５の結晶の大粒径化を促進する。下層部の高融点金属層は、この薄膜トランジスタを図４に示した液晶表示装置に用いた場合、バックライト７１から発せられる光を完全に遮り、リーク電流の発生を防ぐ。同様の効果は、蓄熱遮光層３の上層部をシリコン膜で形成し、下層部を高融点金属のシリサイド層で形成することでも得られる。

なお、参考例においては、図１（Ｂ）に示す工程において、矩形状にパターニングした半導体層５のたとえば縦１００μｍ、横２００μｍ程度の領域から１つのトランジスタを形成したが、１つの領域内に、複数のトランジスタを形成してもよい。

図２（Ａ）〜（Ｈ）は、本発明の実施形態に係る薄膜トランジスタの製造方法を示す概略的な断面図である。本実施形態に係る製造方法では、図２の各図の左側の領域で、たとえば図４に示した液晶表示装置の周辺回路部に用いられるトランジスタを作製し、右側の領域で、画素表示部に用いられるスイッチングトランジスタを作製する。

図２（Ａ）を参照する。絶縁性基板２１上に、たとえば厚さ４００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第１のバッファ層２２、たとえば厚さ５０ｎｍのアモルファスシリコン膜で形成された第１の半導体層２３、たとえば厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第２のバッファ層２４、たとえば厚さ７５ｎｍのアモルファスシリコン膜で形成された第２の半導体層２５を、この順に成膜する。

図２（Ｂ）を参照する。左側の領域においては、第２のバッファ層２４及び第２の半導体層２５を、図１（Ｂ）で説明したのと同様にパターニングした後、連続発振するＮｄ：ＹＡＧレーザの２倍高調波Ｌ２を、第２の半導体層２５に照射して、多結晶化する。照射するビームのパワー、長尺状のビームスポットのサイズ、ビームの走査方向及び走査速度は、参考例と同様である。

左側の領域の第１の半導体層２３は、参考例における蓄熱遮光層３と同様の役割を果たす。このため、第２の半導体層２５は、平均結晶粒径が１μｍ以上である、大型の結晶粒に多結晶化することができる。左側の領域に作製されるトランジスタは、参考例で述べたのと同じ理由により、たとえば、図４に示すようなバックライトを備える液晶表示装置の周辺回路部に用いるのに好適である。オフ電流特性を低く抑えることができる。

なお、第２の半導体層２５を、矩形状にパターニングするのも、参考例で説明したのと同じ理由に基く。

右側の領域においては、第２の半導体層２５及び前記第２のバッファ層２４を除去し、第１の半導体層２３の表面を露出させた後、ＸｅＣｌエキシマレーザＬ１を、表面を露出させた第１の半導体層２３に照射して、多結晶化する。レーザの繰り返し周波数、照射面における１パルス当たりのフルエンス及び重複率は、参考例と同様である。第１の半導体層２３は５０ｎｍと薄いので、エキシマレーザで好適に結晶化することができる。

右側の領域において、第１の半導体層２３のレーザビーム照射領域に形成されるシリコン結晶粒は、左側の領域に形成されるそれと比較すると、小径である。しかし、参考例でも述べたように、これを用いて製造されるトランジスタは、たとえば、図４に示したようなバックライトを備える液晶表示装置において、高性能を要求されない画素表示部に用いるには、特に問題はない。その場合、第１の半導体層２３は薄いため、バックライトのオフ電流の上昇を抑えることができる。

また、これも参考例で説明したように、エキシマレーザを用いると、たとえば連続発振するＹＡＧレーザの２倍高調波を用いる場合に比べて、半導体層の結晶化を速く行うことができるため、短時間で、大面積の半導体層を結晶化させることができる
図２（Ｃ）を参照する。図２（Ｂ）を用いて説明した工程の代わりに、図２（Ｃ）を用いて、以下に説明する工程を採用してもよい。図２（Ｃ）に示す工程においては、まず、左側の領域において、第２のバッファ層２４、第２の半導体層２５に加えて、第１の半導体層２３をも、図１（Ｂ）で説明したのと同様にパターニングする。

また、右側の領域においても、第２のバッファ層２４及び第２の半導体層２５を除去した後、第１の半導体層２３を、図１（Ｂ）で説明したのと同様にパターニングする。図２（Ｂ）を用いて説明した工程と異なるのは、以上の２点である。以後、レーザビームを照射して、左側の領域の第２の半導体層２５及び右側の領域の第１の半導体層２３を結晶化する工程については、図２（Ｂ）を用いて行った説明と等しい。

左側の領域の、第１の半導体層２３をあらかじめパターニングすることで、連続発振のレーザビーム照射時の熱の散逸を防ぎ、第１の半導体層２３の蓄熱効果を向上させることができる。また、右側の領域の、第１の半導体層２３をあらかじめパターニングすることで、エキシマレーザ照射時の、第１の半導体層２３の溶融領域を画定し、多結晶化した第１の半導体層２３の厚さを一定に保つことができる。

図２（Ｄ）を参照する。図２（Ｂ）または（Ｃ）を用いて説明を行った工程に続いて、左側の領域においては多結晶化した第２の半導体層２５を、また、右側の領域においては多結晶化した第１の半導体層２３を、フォトリソグラフィとエッチングにより、形成しようとするトランジスタの寸法、形状に合わせて形状加工する。

図２（Ｅ）を参照する。左右両領域において、図１（Ｄ）を参照して説明したのと同様に、ゲート絶縁膜２６及びゲート電極２７を形成する。

図２（Ｆ）を参照する。左右のそれぞれの領域について、半導体層（左側の領域においては、第２の半導体層２５、右側の領域においては、第１の半導体層２３）に、不純物Ｉを、イオンドーピング法により、注入する。参考例において、図１（Ｅ）を参照して説明したのと同様に、右側の領域の第１の半導体層２３の一部に、オフセットまたはＬＤＤ領域が形成される。

図２（Ｇ）を参照する。次に、両領域において、参考例において、図１（Ｆ）を参照して説明したのと同様に、層間絶縁膜２９を形成し、形成された層間絶縁膜２９を貫通し、底面に半導体層（左側の領域においては、第２の半導体層２５、右側の領域においては、第１の半導体層２３）の表面を露出するコンタクトホール３０を開口する。

図２（Ｈ）を参照する。最後に、両領域において、コンタクトホール３０にソース／ドレイン電極３１を形成する。

上記製造方法により、半導体層を形成するシリコン結晶の粒径、及び層構造の異なる２種類のトランジスタを、同時に製造することができる。第１の半導体層２３及び第２の半導体層２５をともにシリコンで形成するため、それぞれの半導体層で、異なる特性を有する素子をつくることが容易に可能である。

また、右側の領域に形成されるトランジスタの活性層である第１の半導体層２３（小粒径の多結晶層）は、左側の領域に形成されるトランジスタの活性層である第２の半導体層２５（大粒径の多結晶層）よりも、薄く形成される。

なお、本実施形態に係る製造方法で製造されるトランジスタの構造は上記に限るものではない。たとえば、左側の領域に形成されるトランジスタの第２の半導体層２５の一部に、オフセットやＬＤＤ領域を設けてもよい。

また、右側の領域の第１の半導体層２３の結晶化に当たっては、左側の領域において第２の半導体層２５を結晶化したのと同様に、連続発振するレーザビームを用いることもできる。この場合、たとえば、連続発振するＮｄ：ＹＡＧレーザの２倍高調波（波長５３２ｎｍ）を、たとえば６Ｗのパワーで照射する。レーザビームを、第１の半導体層２３の表面に、たとえば長さ４００μｍ、幅４０μｍの長尺状のビームスポットを形成して入射させ、ビーム照射位置を、ビームスポットの幅方向にたとえば約４００ｍｍ／秒の速度で移動させる。ただし、第１の半導体層２３の厚さは５０ｎｍしかないため、シリコン結晶は大粒径化せず、結晶粒の大きさは、エキシマレーザを照射して結晶化させた場合と、ほとんど変わらない。

更に、左側の領域の第１の半導体層２３を複数の領域に分割して形成し、分割した複数の領域上の第２の半導体層２５の各々に、複数のトランジスタを形成してもよい。

なお、参考例、実施例においては、シリコン層にＮｄ：ＹＡＧレーザの２倍高調波を照射して、大粒径の多結晶を形成した。使用するレーザは、たとえばＮｄ：ＹＬＦレーザの２倍高調波、Ｎｄ：ＹＶＯ₄レーザの２倍高調波等、シリコンの吸収波長を有する連続発振のレーザであればよい。３８０ｎｍ〜５４０ｎｍの波長領域のレーザビームであることが望ましい。これは、波長が３８０ｎｍ以下である場合、ガラスがレーザ光を多く吸収するために割れてしまい、５４０ｎｍ以上である場合、シリコンがレーザ光を十分に吸収せず結晶化しないためである。

以上、本実施形態を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

なお、本実施形態では、以下の付記に特徴を有する。

（付記４）（ｅ）絶縁性基板上に、第１の絶縁バッファ層、第１のシリコン層、第２の絶縁バッファ層及び第２のシリコン層を、この順に下から積層する工程と、
（ｆ）第１の領域において、前記第２のシリコン層及び前記第２の絶縁バッファ層を除去し、前記第１のシリコン層を露出させる工程と、
（ｇ）第２の領域において、前記第２の絶縁バッファ層及び前記第２のシリコン層の積層部分をパターニングする工程と、
（ｈ）前記第１の領域において、前記露出させた第１のシリコン層に、パルス発振するレーザビームを照射し、前記第１の領域の第１のシリコン層を結晶化する工程と、
（ｉ）前記第２の領域において、前記パターニングされた前記第２のシリコン層に、連続発振するレーザビームを照射し、照射したレーザビームで前記第２のシリコン層を溶融固化して、前記第２の領域の第２のシリコン層を結晶化する工程と、
（ｊ）結晶化された前記第１及び第２のシリコン層のそれぞれに薄膜トランジスタを形成する工程と
を有する薄膜トランジスタの製造方法。

（付記５）前記工程（ｅ）において、前記第１のシリコン層を、前記第２のシリコン層よりも薄く形成する付記（４）に記載の薄膜トランジスタの製造方法。

（付記６）画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスであって、
前記周辺回路部用トランジスタは、絶縁性基板と、該絶縁性基板表面上に形成された第１の絶縁バッファ層と、該第１の絶縁バッファ層の表面上に形成された第１のシリコン層と、該第１のシリコン層の表面上に形成された第２の絶縁バッファ層と、該第２の絶縁バッファ層の表面上に形成された第２のシリコン層を備え、該第２のシリコン層が前記周辺回路部用トランジスタの活性層であり、
前記画素駆動用トランジスタは、前記第１の絶縁バッファ層表面上に形成された、前記第１のシリコン層と同一層の第３のシリコン層を備え、該第３のシリコン層が、前記画素駆動用トランジスタの活性層である表示デバイス。

（付記７）前記第１及び第３のシリコン層は、前記第２のシリコン層よりも、薄く形成される付記（６）に記載の表示デバイス。

（付記８）前記第３のシリコン層は、平均結晶粒径が、前記第２のシリコン層の平均結晶粒径よりも小さい多結晶粒で形成される付記（６）または（７）に記載の表示デバイス。

（付記９）前記周辺回路部用トランジスタの前記第１のシリコン層が複数の領域に分割されて形成されており、分割された複数の領域上の各々の前記第２のシリコン層に、複数のトランジスタが形成される付記（６）〜（８）のいずれか１つに記載の表示デバイス。

（Ａ）〜（Ｇ）は、参考例による薄膜トランジスタの製造方法を示す概略的な断面図である。（Ａ）〜（Ｈ）は、実施形態に係る薄膜トランジスタの製造方法を示す概略的な断面図である。従来の薄膜トランジスタの製造方法中の一工程を説明するための概略的な断面図である。ポリシリコン薄膜トランジスタが用いられた液晶表示装置の一例を示す概略的な一部破断斜視図である。

符号の説明

１絶縁性基板
２第１のバッファ層
３蓄熱遮光層
４第２のバッファ層
５半導体層
６ゲート絶縁膜
７ゲート電極
９層間絶縁膜
１０コンタクトホール
１１ソース／ドレイン電極
２１絶縁性基板
２２第１のバッファ層
２３第１の半導体層
２４第２のバッファ層
２５第２の半導体層
２６ゲート絶縁膜
２７ゲート電極
２９層間絶縁膜
３０コンタクトホール
３１ソース／ドレイン電極
５０ガラス基板
５１バッファ層
５２吸収膜
５３層間膜
５４アモルファスシリコン膜
７１バックライト
７２偏光板
７３ＴＦＴアレイ基板
７４液晶
７５周辺回路部
７６画素表示部
７７対向基板
７８偏光板
Ｌ１ＸｅＣｌエキシマレーザ光
Ｌ２連続発振ＹＡＧレーザ２倍高調波
Ｉ不純物

Claims

画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスであって、
前記周辺回路部用トランジスタは、絶縁性基板と、該絶縁性基板表面上に形成された第１の絶縁バッファ層と、該第１の絶縁バッファ層の表面上に形成された第１のシリコン層と、該第１のシリコン層の表面上に形成された第２の絶縁バッファ層と、該第２の絶縁バッファ層の表面上に形成された第２のシリコン層を備え、該第２のシリコン層が前記周辺回路部用トランジスタの活性層であり、
前記画素駆動用トランジスタは、前記第１の絶縁バッファ層表面上に形成された、前記第１のシリコン層と同一層の第３のシリコン層を備え、該第３のシリコン層が、前記画素駆動用トランジスタの活性層であり、
前記第３のシリコン層は、平均結晶粒径が、前記第２のシリコン層の平均結晶粒径よりも小さい多結晶粒で形成される表示デバイス。
前記第１及び第３のシリコン層は、前記第２のシリコン層よりも、薄く形成される請求項１に記載の表示デバイス。
前記周辺回路部用トランジスタの前記第１のシリコン層が複数の領域に分割されて形成されており、分割された複数の領域上の各々の前記第２のシリコン層に、複数のトランジスタが形成される請求項１又は２に記載の表示デバイス。