JP2003059831A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2003059831A
JP2003059831A JP2001248346A JP2001248346A JP2003059831A JP 2003059831 A JP2003059831 A JP 2003059831A JP 2001248346 A JP2001248346 A JP 2001248346A JP 2001248346 A JP2001248346 A JP 2001248346A JP 2003059831 A JP2003059831 A JP 2003059831A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
laser beam
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001248346A
Other languages
English (en)
Other versions
JP4209606B2 (ja
JP2003059831A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001248346A priority Critical patent/JP4209606B2/ja
Priority to US10/219,815 priority patent/US7109073B2/en
Publication of JP2003059831A publication Critical patent/JP2003059831A/ja
Publication of JP2003059831A5 publication Critical patent/JP2003059831A5/ja
Priority to US11/512,113 priority patent/US7393729B2/en
Application granted granted Critical
Publication of JP4209606B2 publication Critical patent/JP4209606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 結晶方位を制御して、配向の揃った結晶質半
導体膜を形成すると共に、不純物の濃が低減された結晶
質半導体膜を得る技術を提供することを目的とする。 【解決手段】 絶縁表面上に、非晶質半導体で成る第１
半導体領域を形成し、第１半導体領域の一端から他端に
向けて連続発振レーザービームを走査して、第１半導体
領域を一旦溶融させて結晶化し、その後、ＴＦＴの活性
層を形成するために第１半導体領域をエッチングして第
２半導体領域を形成するものである。エッチングで形成
される第２半導体領域のパターンは、ＴＦＴにおける電
界効果移動度を向上させるために、レーザービームの走
査方向と薄膜トランジスタにおけるチャネル長方向とを
概略一致させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、レーザービームを
用いた半導体装置の作製方法に関する。特に、非晶質半
導体膜をレーザービームにより結晶化させる工程を有す
る半導体装置の作製方法に関する。
【０００２】
【従来の技術】ガラスなどの絶縁表面上に形成した非晶
質半導体膜を、レーザーアニールにより結晶化させる技
術が開発されている。レーザーアニールとは、半導体基
板又は半導体膜に形成された損傷層やアモルファス層を
再結晶化する技術や、基板上に形成された非晶質半導体
膜を結晶化させる技術を指している。適用されるレーザ
ー発振装置は、エキシマレーザーに代表される気体レー
ザー、ＹＡＧレーザーに代表される固体レーザーであ
り、レーザービームの照射によって半導体をごく短時間
加熱して結晶化させるものとして知られている。
【０００３】従来のレーザーアニール法の一例は特開平
２−１８１４１９号公報に開示されているように、被照
射物の全面にレーザービームが均一照射する方法や、特
開昭６２−１０４１１７号公報に開示のスポット状のビ
ームを走査する方法や、或いは特開平８−１９５３５７
号公報に開示のレーザー処理装置のように光学系にて線
状にビームを加工して照射していた。
【０００４】上記特開昭６２−１０４１１７号公報にお
いては、レーザービームの走査速度をビームスポット径
×５０００／秒以上として非晶質半導体膜を完全な溶融
状態に至らしめることなく多結晶化する技術が開示され
ている。また、米国特許4,330,363号には島状に形成さ
れた半導体領域に、引き延ばされたレーザービームを照
射して実質に単結晶領域を形成する技術が開示されてい
る。
【０００５】レーザーアニールの特徴は、輻射加熱或い
は伝導加熱を利用するアニール法と比較して処理時間を
大幅に短縮できることや、半導体又は半導体膜を選択
的、局所的に加熱して、基板に殆ど熱的損傷を与えない
ことなどが上げられている。
【０００６】近年におけるレーザーアニールの積極的な
活用は、ガラス基板上への多結晶シリコン膜の形成にあ
り、このプロセスは液晶表示装置のスイッチング素子と
して用いられる薄膜トランジスタ（ＴＦＴ）の作製に応
用されている。エキシマレーザーを使うと半導体膜が形
成された領域しか熱的な影響を与えないため、安価なガ
ラス基板を用いることが可能となり高精細ディスプレイ
の開発が進められている。
【０００７】レーザーアニールによって結晶化した多結
晶シリコン膜で作製されるＴＦＴは比較的高い周波数で
駆動できるので、画素に設けるスイッチング素子のみで
なく、駆動回路をガラス基板上に形成することも可能と
なっている。パターンのデザインルールは５〜２０μm
程度であり、駆動回路及び画素部にそれぞれ１０6〜１
０7個程度のＴＦＴがガラス基板上に作り込まれてい
る。
【０００８】
【発明が解決しようとする課題】レーザーアニールよる
アモルファスシリコンの結晶化は、溶融−固化の過程を
経て成されるが、詳細には結晶核の生成とその核からの
結晶成長との段階に分けて考えられている。しかしなが
ら、パルスレーザービームを用いたレーザーアニール
は、結晶核の生成位置と生成密度を制御することができ
ず、自然発生する結晶核に期待しているのが現状であ
る。従って、結晶粒はガラス基板の面内で任意の位置に
形成され、そのサイズも０．２〜０．５μm程度と小さ
なものしか得られていない。通常、結晶粒界には多数の
欠陥が生成されるので、それがＴＦＴの電界効果移動度
を制限する要因であると考えられている。
【０００９】非溶融領域に形成されると言われるパルス
レーザーアニールでは、結晶核に起因する結晶成長が支
配的となり、結晶の大粒径化を実現することができな
い。具体的には、ＴＦＴのチャネル領域に結晶粒界の存
在しないような、素子レベルで見て実質的に単結晶状の
結晶を形成することはできない。
【００１０】結晶粒界に限らず、生成される欠陥又は転
位は、結晶化に伴う緻密化により、膜の体積が収縮する
ことで発生する。特に、体積収縮に伴う欠陥は、島状に
分割した半導体膜において、その外周部に生成すること
が指摘されている。
【００１１】一方、連続発振レーザービームを走査して
溶融−固化させながら結晶化する方法は、ゾーンメルテ
ィング法に近い方法であると考えられ、連続的な結晶成
長により大粒径化が可能であると考えられている。しか
し、最初に結晶化される種となる領域の結晶性により、
得られる結晶の品質は依存してしまうことが問題であ
る。
【００１２】ところで、半導体膜を加熱することができ
るレーザービームの波長は、紫外域〜赤外域に渡って広
い範囲で存在するが、基板上に形成された半導体膜又は
半導体領域を選択的に加熱するには、半導体の吸収係数
との関係で紫外域〜可視光域の波長を有するレーザービ
ームを適用するのが好ましいと考えられる。ところが、
可視光域においても比較的高い出力が得られる固体レー
ザーの光は、コヒーレント性が強く照射面において干渉
が発生し、均一なレーザービームを照射することが困難
である。
【００１３】また、パルスレーザービームより長い時間
溶融状態を持つ連続発振レーザービームの結晶化は、外
部から不純物が結晶に取り込まれる割合が増加して、そ
れが偏析することにより、たとえ結晶性が改善されたと
しても、不純物に起因する欠陥が形成され、結局結晶の
品質は悪化してしまう。
【００１４】本発明は、上記問題点を鑑みなされたもの
であり、結晶方位を制御して、配向の揃った結晶質半導
体膜を形成すると共に、不純物の濃が低減された結晶質
半導体膜を得る技術を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明の半導体装置の作製方法は、珪素の酸化物又
は窒化物又はそれらの混合体、或いは、アルミニウムの
酸化物又は窒化物又はそれらの混合体で形成される絶縁
表面上に、非晶質半導体で成る第１半導体領域を形成
し、第１半導体領域の一端から他端に向けて連続発振レ
ーザービームを走査して、第１半導体領域を一旦溶融さ
せて結晶化し、その後、ＴＦＴの活性層を形成するため
に第１半導体領域をエッチングして第２半導体領域を形
成するものである。エッチングで形成される第２半導体
領域のパターンは、ＴＦＴにおける電界効果移動度を向
上させるために、レーザービームの走査方向と薄膜トラ
ンジスタにおけるチャネル長方向とを概略一致させる。
【００１６】第１半導体領域は、絶縁表面上に形成され
た非晶質半導体膜をエッチングして所定のパターンに形
成したものが適用される。即ち、非晶質半導体で形成す
れば良い。他の形態として、予め結晶化されているもの
であっても良い。
【００１７】その場合における半導体装置の作製方法
は、絶縁表面上に非晶質半導体膜を形成し、触媒元素を
添加した後、加熱処理により当該非晶質半導体膜を結晶
化させて結晶質半導体膜を形成し、結晶質半導体膜をエ
ッチングして第１半導体領域を形成し、第１半導体領域
の一端から他端に向けて連続発振レーザービームを走査
して、当該第１半導体領域を結晶性を改質し、その後、
第１半導体領域をエッチングして、レーザービームの走
査方向とＴＦＴにおけるチャネル長方向とが概略一致す
るように第２半導体領域を形成するものである。
【００１８】或いは、絶縁表面上に非晶質半導体膜を形
成し、触媒元素を選択的に添加した後、加熱処理により
当該非晶質半導体膜を、該触媒元素が選択的に添加され
た領域から絶縁表面と平行な方向に結晶化させて結晶質
半導体膜を形成し、結晶質半導体膜をエッチングして第
１半導体領域を形成し、第１半導体領域において、結晶
の成長方向と概略一致する方向に連続発振レーザービー
ムを走査して、当該第１半導体領域を結晶性を改質し、
その後、第１半導体領域をエッチングして、レーザービ
ームの走査方向と、ＴＦＴにおけるチャネル長方向とが
概略一致するような第２半導体領域を形成するものであ
る。
【００１９】ＴＦＴの活性層として最終的に形成される
第２半導体領域の結晶方位を予め決めるための適した方
法は、第１半導体領域の結晶化の前に、予め第１半導体
領域に接して種となるシード領域を形成しておく手法が
適用される。
【００２０】その場合における半導体装置の作製方法
は、絶縁表面上に第１非晶質半導体膜を形成し、触媒元
素を添加した後、加熱処理により当該非晶質半導体膜を
結晶化させて第１結晶質半導体膜を形成し、第１結晶質
半導体膜をエッチングして第１半導体領域を形成し、絶
縁表面上に、第１半導体領域に重なる第２非晶質半導体
膜を形成し、第２非晶質半導体膜をエッチングして、少
なくとも一部が前記第１半導体領域と重なる第２半導体
領域を形成し、第２半導体領域において、第１半導体領
域と重なる一端から他端に向けて連続発振レーザービー
ムを走査して当該第２半導体領域を結晶化させ、その
後、第１半導体領域及び第２半導体領域をエッチングし
て、レーザービームの走査方向と、ＴＦＴにおけるチャ
ネル長方向とが概略一致するように第３半導体領域を形
成するものである。
【００２１】或いは、他の構成として、絶縁表面上に珪
素とゲルマニウムを含有する第１非晶質半導体膜を形成
し、触媒元素を添加した後、加熱処理により当該非晶質
半導体膜を結晶化させて第１結晶質半導体膜を形成し、
第１結晶質半導体膜をエッチングして種結晶領域を形成
し、絶縁表面上に種結晶領域に重なる第２非晶質半導体
膜を形成し、第２非晶質半導体膜をエッチングして、少
なくとも一部が種結晶領域と重なる第１半導体領域を形
成し、第１半導体領域において、種結晶領域と重なる一
端から他端に向けて連続発振レーザービームを走査し
て、当該第１半導体領域を結晶化させ、その後、種結晶
領域及び第１半導体領域をエッチングして、レーザービ
ームの走査方向と、ＴＦＴにおけるチャネル長方向とが
概略一致するように第２半導体領域を形成するものであ
る。
【００２２】珪素とゲルマニウムを含有する非晶質半導
体膜に触媒元素を添加して結晶化させることで、｛１０
１｝面の配向率が高い結晶質半導体膜を得ることができ
る。このような作用を発現させるのに必要なゲルマニウ
ムの濃度は、実験の結果珪素に対し、０．１原子％以上
１０原子％以下、好ましくは１原子％以上５原子％以下
とすれば良いことが分かっている。ゲルマニウムの濃度
がこの上限値以上の濃度になると珪素とゲルマニウムの
合金材料として発生する自然核（添加する金属元素との
化合物によらず発生する核）の発生が顕著となり、得ら
れる多結晶半導体膜の配向比率を高めることができな
い。また、下限値以下であると十分な歪を発生させるこ
とができず、やはり配向比率を高めることができない。
そして、それをシード領域とすることにより、最終的に
形成される第３半導体領域の配向率を高め、単一配向の
結晶質半導体を得ることができる。
【００２３】適用される触媒元素としてはＦｅ、Ｃｏ、
Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａ
ｕから選ばれた一種又は複数種を用いる。また、非晶質
半導体膜の厚さは１０nm乃至２００nmで形成する。非晶
質珪素膜に当該金属元素を添加して加熱処理を施すこと
により、珪素と当該金属元素との化合物（シリサイド化
物）を形成し、それが拡散することにより結晶化が進行
する。非晶質珪素膜に添加したゲルマニウムはこの化合
物と反応せず、その周囲に存在することにより局所的な
歪みを生じさせる。この歪みは核生成の臨界半径を大き
くする方向に作用して、核生成密度を低減させると共
に、結晶の配向を制限する効力を持つ。
【００２４】結晶質半導体膜において、結晶化に用いた
触媒元素、又は溶融状態を経ることにより外部から取り
込まれた不純物を除去する手段として、ゲッタリング処
理を適用することができる。歪み場を形成するゲッタリ
ングサイト（不純物を偏析させる領域）は、リン又はア
ルゴン等の周期律１８族元素が添加された非晶質半導体
又は結晶質半導体が適している。ゲッタリング処理によ
り、上述の触媒元素、又は結晶化の過程で混入したその
他の金属元素を除去することができ、不純物に起因する
欠陥密度を低減することができる。
【００２５】上記発明の構成において、絶縁表面を形成
するための基板は、バリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスに代表される無アルカリガラス、石
英、シリコンウエハーなどの半導体基板を適用すること
ができる。
【００２６】結晶化に用いるレーザービームを放射する
レーザー発振装置には、気体レーザー発振装置、固体レ
ーザー発振装置が適用され、特に連続発振可能なレーザ
ー発振装置を適用する。連続発振の固体レーザー発振装
置としては、ＹＡＧ、ＹＶＯ 4、ＹＬＦ、ＹＡｌＯ3など
の結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使ったレ
ーザー発振装置が適用される。発振波長の基本波はドー
プする材料によっても異なるが、１μmから２μmの波長
で発振する。非晶質半導体膜を結晶化させるためにはレ
ーザービームを半導体膜で選択的に吸収させるために、
可視域から紫外域の波長のレーザービームを適用し、基
本波の第２高調波〜第４高調波を適用するのが好まし
い。代表的には、非晶質半導体膜の結晶化に際して、Ｎ
ｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波
（５３２nm）を用いる。その他に、アルゴンレーザー、
クリプトンレーザーなどの気体レーザー発振装置を適用
することもできる。
【００２７】いずれにしても、半導体膜の吸収係数との
関係から、連続発振レーザービームの波長は、４００nm
乃至７００nmであることが望ましい。それよりも長波長
領域の光では、半導体の吸収係数が小さく、溶融させる
ためにパワー密度を高めると、基板まで熱的なダメージ
を受けてしまう。また、それよりも短波長領域の光で
は、半導体の表面で殆どが吸収され内部から加熱するこ
とが出来ないので、表面状態の影響を受けてランダムな
結晶成長が支配的となってしまう。
【００２８】固体レーザー発振装置から放射されるレー
ザービームはコヒーレント性が強く照射面において干渉
が発生してしまうので、これを打ち消す手段として、異
なるレーザー発振装置から放射される複数のレーザービ
ームを照射部において重ね合わせる構成とする。このよ
うな構成とすることにより、干渉を除去するばかりでな
く、照射部における実質的なエネルギー密度を増加させ
ることができる。また、他の手段として、異なるレーザ
ー発振装置から放射される複数のレーザービームを、光
学系の途中で同一の光軸に重ね合わせた構成としても良
い。
【００２９】上記干渉を除去する手段を設けたレーザー
処理装置の構成としては、ｎ（ｎ＝自然数）個の光学系
を有し、第ｎの光学系は、第ｎのレーザー発振装置と、
第ｎのＹ軸方向にレーザービームを操作する偏向手段
と、第ｎのＸ軸方向にレーザービームを走査する偏向手
段と、第ｎのｆθレンズと、から成り、ｎ個の光学系に
より集光され偏向されたｎ本のレーザービームは、被処
理物の概略同一位置に照射する構成をもって実現するこ
とができる。偏向手段としてはガルバノミラーを適用す
ることができる。
【００３０】上記レーザー処理装置の構成により、半導
体を溶融させるのに十分なエネルギー密度のレーザービ
ームを、照射部において干渉を生じさせることなく照射
することができ、偏向手段によりレーザービームの位置
を制御して走査することにより、大面積基板であっても
半導体領域が形成された特定領域のみを処理することが
できる。よって、結晶化工程におけるスループットを向
上させることができる。
【００３１】尚、本発明でいう非晶質半導体膜とは、狭
義の意味で、完全な非晶質構造を有するものだけではな
く、微細な結晶粒子が含まれた状態、又はいわゆる微結
晶半導体膜、局所的に結晶構造を含む半導体膜を含む。
代表的には非晶質シリコン膜が適用され、その他に非晶
質シリコンゲルマニウム膜、非晶質シリコンカーバイト
膜などを適用することもできる。
【００３２】
【発明の実施の形態】[実施形態１]以下、図面を参照し
て本発明の実施の態様を明する。図１（Ａ）において示
す斜視図は、基板１０１上にブロッキング層１０２、第
１半導体領域１０３が形成されている状態を示してい
る。半導体領域を形成する材料は、珪素、珪素とゲルマ
ニウムの化合物又は合金、珪素と炭素の化合物又は合金
が適用される。この中で最も適した材料は珪素である。
【００３３】第１半導体領域１０３からは、点線で示す
位置にＴＦＴの活性層１０４が形成される。活性層１０
４形成領域は、半導体領域１０３の端部に至らない内側
に形成する。尚、ここで活性層とは、ＴＦＴのチャネル
形成領域と、ソース又はドレイン領域などのように価電
子制御された不純物領域を含んでいう。
【００３４】レーザービーム１０５は半導体領域１０３
に対して一方向に走査して結晶化させる。又は、最初に
走査した方向と平行にして往復走査しても良い。適用さ
れるレーザービームはＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡ
ｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶
を使ったレーザー発振装置から放射されるレーザービー
ムの第２高調波であり、ドーパントにＮｄを使っている
場合には５３２nmの波長が得られる。勿論、波長はこの
値に限定されるものではなく、第１半導体領域を形成す
る材料の吸収係数を考慮して決めれば良い。
【００３５】最も適した材料として選ばれる珪素の場
合、吸収係数が１０3〜１０4cm-1である領域はほぼ可視
光域にある。ガラスなど可視光透過率の高い基板と、珪
素により３０〜２００nmの厚さをもって形成される第１
半導体領域を組み合わせる場合、波長４００〜７００nm
の可視光域の光を照射することで、当該半導体領域を選
択的に加熱することができる。
【００３６】具体的には、非晶質珪素膜で形成される第
１半導体領域１０３の５３２nmに対する光に侵入長は概
略１００nm〜１０００nmであり、膜厚３０nm〜２００nm
で形成される第１半導体領域の内部まで十分達すること
ができる。即ち、半導体膜の内側から加熱することが可
能であり、レーザービームの照射領域における半導体膜
のほぼ全体を均一に加熱することができる。
【００３７】レーザービームの照射方法は図１（Ａ）で
示すように基板１０１に対して第１半導体領域１０３が
形成された側からでも良いし、ガラス又は石英から成る
基板が適用されている場合には基板１０１側から照射し
ても良い。また、レーザービームの照射面における形状
は、楕円形、矩形など特に制限されるものはないが、好
ましくは、島状に分割形成された第１半導体領域１０３
の一辺の長さよりも長いことが望ましい。
【００３８】非晶質半導体膜が結晶化することによっ
て、含有する水素の放出や、原子の再配列による緻密化
が起こり体積の収縮が発生する。従って、非晶質領域と
結晶領域の界面では、格子連続性も確保されず、歪みが
生じることになる。図１（Ａ）の様に第１半導体領域１
０３の結晶化領域１０６の内側にＴＦＴの活性層１０４
を形成することは、この歪み領域を除去することでもあ
る。
【００３９】図１（Ａ）で示す第１半導体領域１０３の
特徴的な形状は、角部にシード領域１０７が設けられた
ものであり、この部分からレーザービームを照射するこ
とにより、単一の結晶方位をもった半導体領域を形成す
ることができる。結晶成長は、シード領域１０７に最初
に形成される結晶、又は予め形成されている結晶を基に
発生する。このシード領域にある結晶を種結晶と呼ぶ
が、これは偶発的に形成される結晶であっても良いし、
触媒元素又は特定の元素を添加して意図的に結晶方位が
定められた結晶を適用しても良い。
【００４０】触媒元素を用いた非晶質半導体膜の結晶化
は、比較的高い配向率をもった結晶質半導体膜を得るこ
とができる点で適している。適用される触媒元素として
はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、
Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種を用い
る。非晶質半導体膜の厚さは１０nm乃至２００nmで形成
する。
【００４１】また、特定元素として適したものはゲルマ
ニウムであり、｛１０１｝面の配向率が高い結晶質半導
体膜を得ることができる。このような作用を発現させる
のに必要なゲルマニウムの濃度は、実験の結果珪素に対
し、０．１原子％以上１０原子％以下、好ましくは１原
子％以上５原子％以下とすれば良い。非晶質珪素膜に当
該金属元素を添加して加熱処理を施すことにより、珪素
と当該金属元素との化合物（シリサイド化物）を形成
し、それが拡散することにより結晶化が進行する。非晶
質珪素膜に添加したゲルマニウムはこの化合物と反応せ
ず、その周囲に存在することにより局所的な歪みを生じ
させる。この歪みは核生成の臨界半径を大きくする方向
に作用して、核生成密度を低減させると共に、結晶の配
向を制限する効力を持つ。
【００４２】図２ではシード領域１０７から結晶が成長
する過程を示すものであるが、第１半導体領域１０３の
一端に設けられたシード領域１０７からレーザービーム
１０５が照射され、半導体を溶融させながら他端に向か
って走査することにより、その方向に従って結晶を成長
させることができる。この時、レーザービームが連続発
振されたものであり、定常的に溶融領域が保持されるこ
とにより連続した結晶を成長させることが可能となる。
勿論、成長する結晶は、単一の結晶方位を持つことにな
る。シード領域１０７に発現する結晶は偶発的なもので
も良いが、Ｎｉなどの触媒元素を添加することで｛１０
１｝面の配向した結晶を得る確率が高くなる。また、ゲ
ルマニウムを添加することで、その確率はさらに高ま
る。
【００４３】シード領域における結晶の選択性をより高
める形状としては、図３に示すようにシード領域１０７
が第１半導体領域１０３から突出した形状としても良
い。突出部の幅は１〜５μmとすることで、複数の結晶
粒が自然発生するのを防ぐことができる。
【００４４】また、図４で示す形態は、第１半導体領域
１０３を形成する前の段階でシード領域１０７を形成す
る場合に適した形状であり、選択領域１１０はシード領
域１０７から成長する結晶方位を一つに選択し、第１半
導体領域１０３に連結するために設けられている。この
場合におけるシード領域１０７は、第１半導体領域１０
３とは別な層で形成された半導体で形成されるものであ
り、触媒元素を添加して結晶化された結晶質半導体膜、
又は珪素にゲルマニウムが添加された非晶質半導体膜に
触媒元素を添加して結晶化された結晶質半導体膜などが
適用される。これらの結晶質半導体膜は配向率が高いの
で、これを利用すると再現性良く同一の結晶方位を有す
る結晶質半導体膜を形成することができる。
【００４５】連続発振レーザービームの照射により第１
半導体領域１０３の全体を結晶化した後、好ましくはゲ
ッタリング処理を加えると良い。連続発振レーザービー
ムの照射により半導体は溶融状態となるが、その時間は
ビームの走査速度にも依存する。凡そ１０〜１００cm/s
ecの走査速度が適用されるが、外部環境から不純部が混
入することを完全に防ぐことはできない。好ましくない
不純物としては酸素、窒素、炭素などの大気成分もある
が、その他のＦｅ、Ｎｉ、Ｃｒなど装置の構成部材に起
因する金属不純物がある。
【００４６】ゲッタリングは、第１半導体領域に接して
歪み場を形成する半導体膜を形成した後、加熱処理によ
り不純部を偏析させる。歪み場を形成する半導体膜とし
ては、リンを添加した非晶質半導体膜、アルゴンなど周
期律１８族元素を添加した非晶質半導体膜などが適して
いる。加熱温度は５００〜８００℃であり、ファーネス
アニール炉、瞬間熱アニール（ＲＴＡ）炉などを用いて
行う。この時、レーザービームを照射して反応を促進さ
せても良い。
【００４７】その後、図１（Ｂ）で示すようにエッチン
グにより活性層１０８を形成する。その後、図１（Ｃ）
に示す如く、ゲート絶縁膜１０８及びゲート電極１０９
を形成し、また、半導体領域にソース及びドレイン領域
を形成し、必要な配線を設ければＴＦＴを形成すること
ができる。図１（Ｃ）と図１（Ａ）を対比して明らかな
ように、完成したＴＦＴにおけるチャネル長方向と、レ
ーザービームの走査方向は同じ方向とする。
【００４８】こうしたレーザービームの照射方法におい
て、連続発振のレーザービームを照射することにより、
その走査方向に大粒径の結晶成長を可能とする。勿論、
それはレーザービームの走査速度やエネルギー密度等の
詳細なパラメータを適宜設定する必要があるが、走査速
度を１０〜１００cm/secとすることによりそれを実現す
ることができる。パルスレーザーを用いた溶融−固化を
経た結晶成長速度は１m/secとも言われているが、それ
よりも遅い速度でレーザービームを走査して、徐冷する
ことにより固液界面における連続的な結晶成長が可能と
なり、結晶の大粒径化を実現することができる。レーザ
ービームを走査する方向は一方向に限定されるものでは
なく、往復走査をしても良い。
【００４９】このような処理を可能とするレーザー処理
装置の一例は、図５及び図６に示す構成である。このレ
ーザー処理装置は、基板の任意の位置を指定してレーザ
ービーム照射して結晶化することを可能とするものであ
り、複数の方向から複数のレーザービームを照射するこ
とにより、さらにスループットを向上させることができ
る。さらに、レーザービームを照射面において重ね合わ
せ、レーザー処理に必要なエネルギー密度と、光の干渉
を除去することが可能な構成となっていることが特徴で
ある。
【００５０】図５はそのようなレーザー処理装置の構成
を示す上面図であり、図６はそれに対応する断面図であ
る。図５と図６においては説明の便宜上、共通の符号を
用いる。
【００５１】第１光学系４０１は、レーザー発振装置３
０１ａ、レンズ群３０２ａ、第１ガルバノミラー３０３
ａ、第２ガルバノミラー３０４ａ、ｆθレンズ３０５ａ
から成っている。ここで、第１ガルバノミラー３０３
ａ、第２ガルバノミラー３０４ａが偏向手段として設け
られたものである。
【００５２】第２光学系４０２、第３光学系４０３も同
様の構成であり、レーザービームは第１ガルバノミラー
と第２ガルバノミラーの回転角のより偏向方向が制御さ
れ、載置台３０６上の被処理物３０７に照射される。ビ
ーム径はレンズ群３０２及び必要があればスリット等を
設けることで任意の形状とすることができるが、概略数
十μm〜数百μmの円形、楕円形、又は矩形とすれば良
い。載置台３０６は固定とするが、レーザービームの走
査と同期させることも可能であるので、ＸＹθ方向に移
動可能としても良い。
【００５３】そして、第１乃至第３の光学系により被処
理物に照射されるレーザービームを重ね合わせることに
より、レーザー処理に必要なエネルギー密度と、光の干
渉を除去することが可能となる。異なるレーザー発振装
置から放射されるレーザービームはそれぞれ位相が異な
っているので、これらを重ね合わせることにより干渉を
低減することができる。
【００５４】尚、ここでは第１乃至第３光学系から放射
される３本のレーザービームを重ね合わせる構成を示し
ているが、同様の効果はこの数に限定されず、複数本の
レーザービームを重ね合わせることで目的は達せられ
る。また、同様な効果が得られるものであれば、レーザ
ー処理装置の構成は図５及び図６で示す構成に限定され
るものはない。
【００５５】また、レーザー処理装置の他の構成として
は、図２３で示す構成の装置も適用可能である。図２３
の構成は、レーザー発振装置２３０１、ビームエキスパ
ンダー２３０２、ミラー２３０３、シリンドリカルレン
ズ２３０４、凸レンズ２３０５、載置台２３０５から成
る装置である。光学系においては、ビームエキスパンダ
ー２３０２によりレーザー発振装置２３０１から放射さ
れるビーム径を広げ、シリンドリカルレンズ２３０４で
ビーム形状を楕円にしている。さらにレーザーアニール
に必要なエネルギー密度を得るために凸レンズ２３０５
を設け集光している。こうして、レーザービームを楕円
にすることで、照射面積を広くできる。
【００５６】また、この装置では、載置台２３０５を移
動手段により一方向又は二方向に動かすことにより基板
２３０６のレーザーアニールを可能としている。レーザ
ービームの入射角を特定角度とすることにより、基板２
３０６で反射したレーザービーム（戻り光）が再び光学
系に入射しない構成としている。
【００５７】このような構成のレーザー処理装置を用
い、図１を用いて説明したようにレーザービームの走査
方向とＴＦＴにおけるチャネル長方向とを概略一致させ
ることにより、結晶方位が単一配向となり、電界効果移
動度を向上させることができる。また、結晶面が制御さ
れた種結晶が形成をシード領域を設けることにより、単
一配向の活性層を形成することが可能となり、トップゲ
ート型ＴＦＴにおいては、その上に形成するゲート絶縁
膜の膜質がばらつくことが無くなり、しきい値電圧のバ
ラツキを低減することも可能となる。勿論、本発明はボ
トムゲート型（又は逆スタガ型ともいう）のＴＦＴにも
適用することができる。
【００５８】
【実施例】以下、実施例により本発明に係る半導体装置
の作製方法の具体例を図面を参照して詳細に示す。
【００５９】[実施例１]本実施例は、絶縁表面上に形成
された非晶質珪素膜を写真蝕刻により所定のパターンに
エッチングして第１半導体領域を形成し、それを連続発
振レーザービームで結晶化させるものである。
【００６０】図７において、ガラス基板４０１上に１０
０nmの酸化窒化珪素膜でなるバリア層４０２が形成され
ている。その上にある第１半導体領域４０３は、厚さ１
００nmのプラズマＣＶＤ法により形成された非晶質珪素
膜である。尚、図７において（Ａ）は第１半導体領域４
０３の上面図、（Ｂ）は基板を含め断面構造を示す図で
ある。この段階では具現化されないが、点線で示すよう
に第１半導体領域４０３の端部に至らない内側にＴＦＴ
の活性層４０５ａ、４０５ｂが形成されるものである。
【００６１】シード領域４０４は、第１半導体領域４０
３の長手方向に一端に形成され、本実施例の場合、レー
ザービームの照射によってこの領域で発現する結晶方位
が、第１半導体領域４０３の結晶方位とすることができ
る。
【００６２】図８は、連続発振レーザービームによる結
晶化の段階を示す図である。レーザービーム４０６の照
射面積は、第１半導体領域よりも小さくても良いが、そ
の長手方向が第１半導体領域の短手方向と交差するよう
にして照射する。ビーム形状は矩形、線形、楕円系など
任意なものとすることができるが、いずれにしても図８
で示すように照射して、結晶化が第１半導体領域４０３
の一端から他端に成長するようにする。このようなレー
ザービームの照射は、図５と図６で示す構成のレーザー
処理装置、又は図２３で示す構成のレーザー処理装置が
適用される。光学系にて集光したレーザービームは、中
央部と端部で必ずしもエネルギー強度が一定ではないの
で、第１半導体領域４０３がビームの端部にかからない
ようにすることが望ましい。
【００６３】こうして、レーザービーム４０６が照射さ
れた領域から結晶化が進み、結晶質半導体４０７を得る
ことができる。
【００６４】その後、図９（Ａ）（Ｂ）で示すように、
結晶化された第１半導体領域４０３を写真蝕刻により活
性層４０５ａ、４０５ｂとなる所定のパターンにエッチ
ングする。トップゲート型ＴＦＴとするには、活性層４
０５ａ、４０５ｂ上にゲート絶縁膜、ゲート電極、一導
電型不純物領域を形成してＴＦＴを形成することができ
る。その後、必要に応じて配線や層間絶縁膜等を形成す
れば良い。
【００６５】ＴＦＴを用いるアクティブマトリクス型表
示装置は、その機能的な区分から画素部と駆動回路部と
に構成を分けて見ることができる。本実施例で形成され
る活性層を用いたＴＦＴではそれらを同一基板上に一体
形成することが可能である。図２５はＴＦＴ基板１２０
１と、レーザービームの照射方向との関係を詳細に示す
ものである。ＴＦＴ基板１２０１には画素部１２０２、
駆動回路部１２０３、１２０４が形成される領域を点線
で示している。第１半導体領域はそれぞれの領域に形成
されており、この状態における活性層の形成方法を図２
５中にある拡大図１３０４、１３０５、１３０６で示
す。
【００６６】例えば、駆動回路部１２０３は走査線駆動
回路を形成する領域であり、その部分拡大図１３０５に
は活性層１２５８を形成する第１半導体領域１２５１が
形成されている。第１半導体領域１２５１の配置は、矢
印で示す方向に連続発振レーザービーム１４０５の走査
を可能にしている。活性層１２５８の形状は任意なもの
を適用することができるが、いずれにしてもチャネル長
方向とレーザービームの走査方向とを揃えている。
【００６７】また、駆動回路部１２０３と交差する方向
に延設する駆動回路部１２０４はデータ線駆動回路を形
成する領域であり、第１半導体領域１２５０が形成され
ており、そこから形成される活性層１２５７と、レーザ
ービーム１４０４の走査方向を一致させている（拡大図
１３０４）。また、画素部１２０２も同様であり、拡大
図１３０６に示す如く、第１半導体領域１２５２が形成
されており、そこから形成される活性層１２５９と、レ
ーザービーム１４０６の走査方向を一致させている。こ
の配列により、レーザービームは全て同一方向に走査す
れば良いので、処理時間をより短縮することが可能であ
る。
【００６８】このようなレーザービームの照射方法にお
いて、連続発振のレーザービームを照射することにより
単一配向でレーザービームの走査方向に結晶粒が延在す
る結晶成長を可能とする。勿論、それはレーザービーム
の走査速度やエネルギー密度等の詳細なパラメータを適
宜設定する必要があるが、走査速度を１０〜１００cm/s
ecとすることによりそれを実現することができる。パル
スレーザーを用いた溶融−固化を経た結晶成長速度は１
m/secとも言われているが、それよりも遅い速度でレー
ザービームを走査して、徐冷することにより固液界面に
おける連続的な結晶成長が可能となり、結晶の大粒径化
を実現することができる。
【００６９】[実施例２]実施例１のレーザービームの走
査は一方向のみの走査でなく、往復走査をしても良い。
図１０にその態様を示すが、その場合、シード領域４０
４ａ、４０４ｂは第１半導体領域４０３の両端に設けて
も良い。往復走査する場合には１回の走査毎にレーザー
エネルギー密度を変え、段階的に結晶成長をさせること
も可能である。また、非晶質珪素膜を結晶化させる場合
にしばしば必要となる水素出しの処理を兼ねることも可
能であり、最初に低エネルギー密度で走査し、水素を放
出した後、エネルギー密度を上げて２回目に走査で結晶
化を完遂させても良い。このような作製方法によっても
同様にレーザービームの走査方向に結晶粒が延在する結
晶質半導体膜を得ることができる。
【００７０】[実施例３]本実施例は、絶縁表面上に形成
された非晶質珪素膜を予め結晶化しておき、さらに連続
発振レーザービームにより結晶の大粒径化を図るもので
ある。
【００７１】図１１（Ａ）に示すように、実施例１と同
様にガラス基板５０１上にブロッキング層５０２、非晶
質珪素膜５０３を形成する。その上にマスク絶縁膜５０
４として１００nmの酸化珪素膜をプラズマＣＶＤ法で形
成し、開口部５０５を設ける。その後、触媒元素として
Ｎｉを添加するため、酢酸ニッケル塩が５ppmの水溶液
をスピン塗布する。Ｎｉは開口部５０５で非晶珪素膜と
接する。この開口部５０５を形成する位置は、後に形成
される第１半導体領域のシード領域又はその外側に位置
するように形成する。
【００７２】その後、図１１（Ｂ）で示すように５８０
℃、４時間の加熱処理により非晶質珪素膜を結晶化させ
る。結晶化は触媒元素の作用により、開口部５０５から
基板表面と平行な方向に成長する。こうして形成された
結晶質珪素膜５０７は棒状または針状の結晶が集合して
成り、その各々の結晶は巨視的にはある特定の方向性を
もって成長しているため、結晶性が揃っている。また、
特定方位の配向率が高いという特徴がある。
【００７３】加熱処理が終了したらマスク絶縁膜５０４
をエッチング除去することにより図１１（Ｃ）で示すよ
うな結晶質珪素膜５０７を得ることができる。
【００７４】その後、図１２で示すように結晶質珪素膜
５０７を写真蝕刻により所定のパターンにエッチングし
て第１半導体領域５０８を形成する。ＴＦＴの活性層５
１０ａ、５１０ｂが形成されるべき領域は第１半導体領
域５０８の内側に位置し、図１２で示すように連続発振
レーザービーム５０９は一方向に走査する。或いは往復
走査する。
【００７５】このようなレーザービームの照射により結
晶質珪素膜は溶融し再結晶化する。この再結晶化に伴っ
て、レーザービームの走査方向に結晶粒が延在する結晶
成長が成される。この場合、予め結晶面が揃った結晶質
珪素膜が形成されているので、異なる面の結晶の析出や
転位の発生を防ぐことができる。以降は、実施例１と同
様な処理により、ＴＦＴを形成することができる。
【００７６】[実施例４]実施例３と同様に、ガラス基板
５０１、ブロッキング層５０２、非晶質珪素膜５０３を
形成した後、全面に触媒元素としてＮｉを添加する。Ｎ
ｉの添加法に限定はなく、スピン塗布法、蒸着法、スパ
ッタ法などを適用するこができる。スピン塗布法による
場合には酢酸ニッケル塩が５ppmの水溶液を塗布して触
媒元素含有層５０６を形成する（図１３（Ａ））。
【００７７】その後、５８０℃、４時間の加熱処理によ
り非晶質珪素膜５０３を結晶化させる。こうして図１３
（Ｂ）で示すように、結晶質珪素膜５０７を得ることが
できる。この結晶質珪素膜５０７も同様に、棒状または
針状の結晶が集合して成り、その各々の結晶は巨視的に
はある特定の方向性をもって成長しているため、結晶性
が揃っている。また、特定方位の配向率が高いという特
徴がある。以降は、実施例３と同様に処理すれば良い。
【００７８】[実施例５]実施例３又は実施例４におい
て、結晶質珪素膜５０７を形成した後、膜中に１０19/c
m3以上の濃度で残存する触媒元素をゲッタリングにより
除去する工程を加えても良い。
【００７９】図１４で示すように、結晶質珪素膜５０７
上に、薄い酸化珪素膜で成るバリア層５１１を形成し、
その上にゲッタリングサイト５１２としてアルゴンが１
×１０20/cm3〜１×１０21/cm3添加された非晶質珪素膜
を形成する。
【００８０】その後、ファーネスアニール炉による６０
０℃、１２時間の加熱処理、又はランプアニール或いは
ガス加熱アニールによる６５０〜７５０℃、３０〜６０
分の加熱処理により、触媒元素として添加されているＮ
ｉをゲッタリングサイト５１２に偏析させることができ
る。この処理により、結晶質珪素膜５０７の触媒元素濃
度は１０17/cm3以下とすることができる。
【００８１】ゲッタリング処理が終了した後は、実施例
３又は実施例４と同様にして工程を進めれば良い。
【００８２】[実施例６]シード領域に予め結晶方位の定
まった結晶質半導体膜を形成しておくことで、第１半導
体領域に結晶方位を揃えることができる。まず、図１５
（Ａ）示すように、ガラス基板６０１上にブロッキング
層６０２を形成し、その上に非晶質珪素膜６０３を形成
する。非晶質珪素膜６０３は結晶化してシード領域を形
成する目的においてはあまり厚くする必要はなく、３０
〜１００nm程度の厚さで形成する。その後、触媒元素含
有層６０４を形成する。この形成方法は、実施例３又は
実施例４と同様にして行えば良い。
【００８３】その後、加熱処理により結晶質化して結晶
質珪素膜６０５を得る。この段階で実施例５と同様にし
てゲッタリング処理を行っても良い。この結晶質珪素膜
６０５を写真蝕刻により所定のパターンにエッチングし
て、図１５（Ｃ）に示すようにシード領域に位置する種
結晶６０６を形成する。そして、ガラス基板６０１の全
面に非晶質半珪素膜６０７を１５０nmの厚さで形成す
る。
【００８４】非晶質珪素膜６０７は写真蝕刻により所定
のパターンにエッチングして第１半導体領域６０８を形
成する。第１半導体領域６０７に端部にはシード領域６
０９が形成されるが、この領域には種結晶６０６が重ね
て設けられている。点線で示す活性層６１０ａ、６１０
ｂを形成する領域は第１半導体領域６０８の内側に配置
されるようにする。
【００８５】その後、図１７で示すように第１半導体領
域の一端から他端に向けて連続発振レーザービーム６１
１を走査して結晶化させる。連続発振レーザービーム６
１１がシード領域６０９から走査されることにより、形
成される結晶化領域６１２は種結晶６０６と同じ結晶方
位をもって形成されるものとすることができる。
【００８６】その後、図１８に示すように、結晶化され
た第１半導体領域６０８を写真蝕刻により活性層６１２
ａ、６１２ｂが形成されるべき所定のパターンにエッチ
ングする。トップゲート型ＴＦＴとするには、活性層６
１２ａ、６１２ｂ上にゲート絶縁膜、ゲート電極、一導
電型不純物領域を形成してＴＦＴを形成することができ
る。その後、必要に応じて配線や層間絶縁膜等を形成す
れば良い。
【００８７】[実施例７]実施例６において、種結晶６０
６をゲルマニウムを含有する結晶質珪素膜で形成するこ
ともできる。これは、図１５（Ａ）において、非晶質珪
素膜に変わって、０．１乃至１０原子％、好ましくは１
原子％〜５原子％の割合でゲルマニウムを含有する非晶
質珪素膜を形成することで、その他は同様にして行えば
良い。
【００８８】ゲルマニウムを含有する結晶質珪素膜を用
いることの利点は配向率の高さにあり、｛１０１｝面の
配向率を４０〜９０％に高めることができる。このよう
な結晶質珪素膜で種結晶を形成することで、第１半導体
領域、即ち活性層の配向配向率を高めることができる。
【００８９】[実施例８]本発明は、ゲート電極が基板と
半導体膜の間に配置されるボトムゲート型のＴＦＴの作
製工程にも適用できる。図２４（Ａ）（Ｂ）で示すよう
に基板２０１上にＭｏ又はＣｒで形成されたゲート電極
２０２が形成され、窒化シリコン膜及び酸化シリコン膜
を積層したゲート絶縁膜２０３が形成されている。その
上に、非晶質珪素膜で形成された第１半導体領域２０４
が形成されており、レーザービーム２１０の照射により
結晶化領域２０５が形成される。
【００９０】第１半導体領域を結晶化した後は、そこか
ら活性層２０６を形成し、ソース及びドレイン領域の形
成等、公知の方法に従えばボトムゲート型ＴＦＴを形成
することができる。本実施例における第１半導体領域の
形成は、実施例１乃至実施例８のいずれの方法を組み合
わせることができる。
【００９１】[実施例９]実施例１乃至実施例８のいずれ
かに従い、連続発振レーザービームにより結晶化された
第１半導体領域に対し、実施例５で説明したゲッタリン
グ処理を行うことができる。ゲッタリングの方法は実施
例５と同様に行えば良い。ゲッタリング処理を行うこと
で、結晶化に際して混入し偏析した金属不純物を除去す
ることができる。
【００９２】[実施例１０]本実施例では、実施例１乃至
実施例７により作製される活性層を用いて、ＣＭＯＳ型
のＴＦＴを作製する一例について、図１９を参照して説
明する。
【００９３】図１９（Ａ）はガラス基板７０１、ブロッ
キング層７０２が形成された上に活性層７０３ａ、７０
３ｂ、ゲート絶縁膜７０４、ゲート電極７０５ａ、７０
５ｂが形成された状態を示している。ゲート絶縁膜７０
４はゲート絶縁膜９０７はプラズマＣＶＤ法を用いて、
ＳｉＨ4とＮ2ＯにＯ2を反応ガスとして酸化窒化珪素膜
で形成し、８０nmの厚さとする。活性層７０５ａ、７０
５ｂは、結晶の配向率が高いため、その上に形成するゲ
ート絶縁膜の膜質のバラツキを少なくすることができ、
それ故にＴＦＴのしきい値電圧のバラツキを小さくする
ことができる。また、ゲート電極を形成する材料として
は、Ａｌ、Ｔａ、Ｔｉ、Ｗ、Ｍｏなどの導電性材料又は
これらの合金を適用し、４００nmの厚さに形成する。Ａ
ｌをゲート電極とし、その表面を陽極酸化により酸化膜
を形成して安定化しても良い。
【００９４】図１９（Ｂ）は不純物領域の形成であり、
イオンドーピング法により、ｎチャネル型ＴＦＴに対す
るソース又はドレイン領域７０６、ＬＤＤ領域７０７、
及びｐチャネル型ＴＦＴに対するソース又はドレイン領
域７０８を形成する。
【００９５】イオンドーピングにより、不純物元素を注
入した領域は結晶性が破壊され、非晶質化する。結晶性
の回復と、不純物元素の活性化による低抵抗化を実現す
るために、レーザー処理を行う。レーザー処理は本発明
のレーザー処理装置によって行うことができる。また、
水素雰囲気（還元雰囲気）中でレーザー照射を行って水
素化を兼ねておこなっても良い。
【００９６】その後、図１９（Ｃ）に示すように窒化珪
素膜又は酸化珪素膜で層間絶縁膜７１０を形成する。次
いで、各半導体層の不純物領域に達するコンタクトホー
ルを形成し、Ａｌ、Ｔｉ、Ｔａなどを用いて配線７１
２、７１３を形成する。さらに、窒化シリコン膜でパッ
シベーション膜７１１を形成する。
【００９７】こうしてｎチャネル型ＴＦＴとｐチャネル
型ＴＦＴを形成することができる。ここではそれぞれの
ＴＦＴを単体として示しているが、これらのＴＦＴを使
ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成
することができる。本発明により形成される活性層はチ
ャネル長方向と平行に結晶成長が成されるので、実質的
にキャリアが横切る結晶粒界が無くなり、高い電界効果
移動度を得ることができる。こうして作製されるＴＦＴ
は、アクティブマトリクス型の液晶表示装置や発光素子
を用いた表示装置を作製するためのＴＦＴとして、ま
た、ガラス基板上にメモリやマイクロプロセッサを形成
するためのＴＦＴとして用いることができる。
【００９８】[実施例１１]実施例１０と同様に作製され
るＴＦＴを用いてアクティブマトリクス駆動型の表示装
置を実現するためのＴＦＴ基板（ＴＦＴが形成された基
板）の構成例を図２０により説明する。図２０では、ｎ
チャネル型ＴＦＴ８０１、ｐチャネル型ＴＦＴ８０２、
ｎチャネル型ＴＦＴ８０３を有する駆動回路部８０６
と、ｎチャネル型ＴＦＴ８０４、容量素子８０５とを有
する画素部８０７が同一基板上に形成されている。
【００９９】駆動回路部８０６のｎチャネル型ＴＦＴ８
０１はチャネル形成領域８６２、ゲート電極８１０と一
部が重なる第２不純物領域８６３とソース領域又はドレ
イン領域として機能する第１不純物領域８６４を有して
いる。ｐチャネル型ＴＦＴ１８０２にはチャネル形成領
域８６５、ゲート電極８１１と一部が重なる第４不純物
領域８６６とソース領域又はドレイン領域として機能す
る第３不純物領域８６７を有している。ｎチャネル型Ｔ
ＦＴ８０３にはチャネル形成領域８６８、ゲート電極８
１２と一部が重なる第２不純物領域８６９とソース領域
又はドレイン領域として機能する第１不純物領域８７０
を有している。このようなｎチャネル型ＴＦＴ及びｐチ
ャネル型ＴＦＴによりシフトレジスタ回路、バッファ回
路、レベルシフタ回路、ラッチ回路などを形成すること
ができる。
【０１００】これらのチャネル形成領や不純物領域が形
成される活性層は、実施例１乃至実施例７と同様にして
形成されるものである。活性層はチャネル長方向に、基
板と平行に結晶成長されることにより、キャリアが結晶
粒界を横切る確率が非常に低減する。それにより、高い
電界効果移動度を得ることができ、極めて優れた特性を
得ることができる。
【０１０１】画素部８０７の画素ＴＦＴ８０４にはチャ
ネル形成領域８７１、ゲート電極８１３の外側に形成さ
れる第２不純物領域８７２とソース領域又はドレイン領
域として機能する第１不純物領域８７３を有している。
また、容量素子８０５の一方の電極として機能する半導
体膜には硼素が添加された第３不純物領域８７６が形成
されている。容量素子８０５は、絶縁膜（ゲート絶縁膜
と同一膜）を誘電体として、電極８１４と半導体膜８０
６とで形成されている。尚、８５３〜８６０は各種配線
であり、８６１は画素電極に相当するものである。
【０１０２】これらのＴＦＴは、チャネル形成領域や不
純物領域を形成する活性層の配向率が高く、平坦である
ためその上に形成するゲート絶縁膜の膜質のバラツキを
少なくすることができる。それ故にＴＦＴのしきい値電
圧のバラツキを小さくすることができる。その結果、低
電圧でＴＦＴを駆動することが可能であり、消費電力を
低減する利点がある。また、表面が平坦化されている
為、電界が凸部に集中しないことにより、特にドレイン
端において発生するホットキャリア効果に起因する劣化
を抑制することが可能となる。また、ソース・ドレイン
間を流れるキャリアの濃度分布はゲート絶縁膜との界面
近傍において高くなるが、平滑化されているためキャリ
アが散乱されることなくスムーズに移動することがで
き、電界効果移動度を高めることができる。
【０１０３】このようなＴＦＴ基板から液晶表示装置を
作製するためには、共通電極が形成された対向基板を３
〜８μm程度の間隔をもって設け、その間に配向膜、液
晶層を形成すれば良い。これらは公知の技術を適用する
ことができる。
【０１０４】図２１はそのようなアクティブマトリクス
基板の回路構成を示している。画素部９０１のＴＦＴ９
００を駆動する駆動回路部はデータ線駆動回路９０２、
走査線駆動回路９０３であり、必要に応じてシフトレジ
スタ回路、バッファ回路、レベルシフタ回路、ラッチ回
路などが配置されている。この場合、走査線駆動回路９
０２は映像信号を送り出すものであり、コントローラ９
０４からの映像信号と、タイミングジェネレータ９０７
からの走査線駆動回路用タイミング信号が入力される。
データ線駆動回路９０３にはタイミングジェネレータ９
０７からのデータ線駆動回路用タイミング信号が入力さ
れ、走査線に信号を出力する。マイクロプロセッサ９０
６はコントローラ９０４の制御や、メモリ９０５への映
像信号などのデータの書き込み、外部インターフェース
９０８からの入出力、これらシステム全体の動作管理な
どを行う。
【０１０５】これらの回路を構成するためのＴＦＴは本
実施例で示すような構成のＴＦＴで形成することが可能
である。ＴＦＴのチャネル形成領域を形成する活性層を
実質的に単結晶と見なせる領域とすることにより、ＴＦ
Ｔの特性を向上させ、様々な機能回路をガラスなどの基
板上に形成することができる。
【０１０６】[実施例１２]ＴＦＴ基板を用いた他の実施
例として、発光素子を用いた表示装置の一例を図面を参
照して説明する。図２２は各画素毎にＴＦＴを配置して
形成される表示装置の画素構造を上面図で示している。
尚、図２２において示すｎチャネル型ＴＦＴ２１００、
２１０２及びｐチャネル型ＴＦＴ２１０１は実施例１０
と同様の構成であり、本実施例では詳細な説明は省略す
る。
【０１０７】図２２（Ａ）は基板２００１上にブロッキ
ング層２００２を介してｎチャネル型ＴＦＴ２１００と
ｐチャネル型ＴＦＴ２１０１が画素に形成された構成を
示している。この場合、ｎチャネル型ＴＦＴ２１００は
スイッチング用ＴＦＴであり、ｐチャネル型ＴＦＴ２１
０１は電流制御用ＴＦＴであり、そのドレイン側は発光
素子２１０５の一方の電極と接続している。ｐチャネル
型ＴＦＴ２１０２は発光素子に流す電流を制御する動作
を目的としている。勿論、一つの画素に設けるＴＦＴの
数に限定はなく、表示装置の駆動方式に従い適切な回路
構成とすることが可能である。
【０１０８】図２２（Ａ）に示す発光素子２１０５は、
陽極層２０１１、発光体を含む有機化合物層２０１２、
陰極層２０１３から成り、その上にパッシベーション層
２０１４が形成されている。有機化合物層は、発光層、
正孔注入層、電子注入層、正孔輸送層、電子輸送層等が
含まれる。また、有機化合物におけるルミネッセンスに
は、一重項励起状態から基底状態に戻る際の発光（蛍
光）と三重項励起状態から基底状態に戻る際の発光（リ
ン光）があり、これらのうちどちらか、あるいは両方の
発光を含んでいる。
【０１０９】陽極を形成する材料は酸化インジウムや酸
化スズ、酸化亜鉛などの仕事関数の高い材料を用い、陰
極にはＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬ
ｉ、ＡｌＬｉＡｇなどのアルカリ金属又はアルカリ土類
金属、代表的にはマグネシウム化合物で形成される仕事
関数の低い材料を用いる。また、１〜２０nmの薄いフッ
化リチウム層とＡｌs層との組み合わせ、薄いセシウム
層とＡｌ層との組み合わせによって陰極を構成しても良
い。陽極はｐチャネル型ＴＦＴ２１０２のドレイン側の
配線２０１０と接続しており、陽極２０１１の端部を覆
うように隔壁層２００３が形成されている。
【０１１０】発光素子２１０５上にはパッシベーション
膜２０１４が形成されている。パッシベーション層２０
１４には窒化珪素、酸窒化珪素、ダイヤモンドライクカ
ーボン（ＤＬＣ）など酸素や水蒸気に対しバリア性の高
い材料を用いて形成する。このような構成により発光素
子の発する光は陽極側から放射される構成となる。
【０１１１】一方、図２２（Ｂ）は基板２００１上にブ
ロッキング層２００２を介してｎチャネル型ＴＦＴ２１
００とｎチャネル型ＴＦＴ２１０２が画素に形成された
構成を示している。この場合、ｎチャネル型ＴＦＴ２１
００はスイッチング用ＴＦＴであり、ｎチャネル型ＴＦ
Ｔ２１０２は電流制御用ＴＦＴであり、そのドレイン側
は発光素子２１０６の一方の電極と接続している。
【０１１２】発光素子２１０６は、ｎチャネル型ＴＦＴ
２１０２のドレイン側に接続する配線２０１５上に陽極
材料として酸化インジウムや酸化スズ、酸化亜鉛などの
仕事関数の高い材料の膜を形成している。
【０１１３】陰極の構成は、１〜２nmの低仕事関数の材
料で形成される第１陰極層２０１８と、陰極層２０１８
上に形成され、陰極の低抵抗化を図るために設ける第２
陰極層２０１９とで形成される。第１陰極層２０１８は
セシウム、セシウムと銀の合金、フッ化リチウムの他に
ＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、Ａ
ｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、
代表的にはマグネシウム化合物で形成される。第２陰極
層２０１９は、１０〜２０nmのＡｌ、Ａｇなどの金属材
料又は、１０〜１００nmの酸化インジウムや酸化スズ、
酸化亜鉛などの透明導電膜で形成される。発光素子２１
０６上にはパッシベーション膜２０２０が形成されてい
る。このような構成により発光素子の発する光は陰極側
から放射される構成となる。
【０１１４】また、図２２（Ｂ）における発光素子２１
０６の他の形態として、ｎチャネル型ＴＦＴ２１０２の
ドレイン側に接続する配線２０１５上に陰極材料として
セシウム、セシウムと銀の合金、フッ化リチウムの他に
ＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、Ａ
ｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、
代表的にはマグネシウム化合物から成る陰極層２０１
６、有機化合物層２０１７、１〜２nm程度の薄い第１陽
極層２０１８、透明導電膜で形成される第２陽極層２０
１９とした構成とすることもできる。第１陽極層はニッ
ケル、白金、鉛などの仕事関数の高い材料を真空蒸着法
で形成する。
【０１１５】以上のようにしてアクティブマトリクス駆
動の発光素子を用いた表示装置を作製することができ
る。これらのＴＦＴは、チャネル形成領域や不純物領域
を形成する活性層の配向率が高く、平坦であるためその
上に形成するゲート絶縁膜の膜質のバラツキを少なくす
ることができる。それ故にＴＦＴのしきい値電圧のバラ
ツキを小さくすることができる。その結果、低電圧でＴ
ＦＴを駆動することが可能であり、消費電力を低減する
利点がある。この表示装置においては、発光素子に接続
する電流制御用にＴＦＴに高い電流駆動能力が要求され
るので、その用途に適している。また、ここでは示さな
いが、画素部の周辺に駆動回路部を設ける構成は、実施
例１０と同様にすれば良い。
【０１１６】[実施例１３]本発明は様々な半導体装置に
適用が可能である。このような半導体装置には、携帯情
報端末(電子手帳、モバイルコンピュータ、携帯電話
等)、ビデオカメラ、デジタルカメラ、パーソナルコン
ピュータ、テレビ受像器、携帯電話、投影型表示装置等
が挙げられる。それらの一例を図２６と図２７に示す。
【０１１７】図２６(Ａ)は本発明を適用してテレビ受像
器を完成させる一例であり、筐体３００１、支持台３０
０２、表示部３００３等により構成されている。本発明
により作製されるＴＦＴ基板は表示部３００３に適用さ
れ、本発明によりテレビ受像器を完成させることができ
る。
【０１１８】図２６(Ｂ)は本発明を適用してビデオカメ
ラを完成させた一例であり、本体３０１１、表示部３０
１２、音声入力部３０１３、操作スイッチ３０１４、バ
ッテリー３０１５、受像部３０１６等により構成されて
いる。本発明により作製されるＴＦＴ基板は表示部３０
１２に適用され、本発明によりビデオカメラを完成させ
ることができる。
【０１１９】図２６(Ｃ)は本発明を適用してノート型の
パーソナルコンピュータを完成させた一例であり、本体
３０２１、筐体３０２２、表示部３０２３、キーボード
３０２４等により構成されている。本発明により作製さ
れるＴＦＴ基板は表示部３０２３に適用され、本発明に
よりパーソナルコンピュータを完成させることができ
る。
【０１２０】図２６(Ｄ)は本発明を適用してＰＤＡ(Per
sonal Digital Assistant)を完成させた一例であり、本
体３０３１、スタイラス３０３２、表示部３０３３、操
作ボタン３０３４、外部インターフェイス３０３５等に
より構成されている。本発明により作製されるＴＦＴ基
板は表示部３０３３に適用され、本発明によりＰＤＡを
完成させることができる。
【０１２１】図２６(Ｅ)は本発明を適用して音響再生装
置を完成させた一例であり、具体的には車載用のオーデ
ィオ装置であり、本体３０４１、表示部３０４２、操作
スイッチ３０４３、３０４４等により構成されている。
本発明により作製されるＴＦＴ基板は表示部３０４２に
適用され、本発明によりオーディオ装置を完成させるこ
とができる。
【０１２２】図２６(Ｆ)は本発明を適用してデジタルカ
メラを完成させた一例であり、本体３０５１、表示部
(Ａ)３０５２、接眼部３０５３、操作スイッチ３０５
４、表示部(Ｂ)３０５５、バッテリー３０５６等により
構成されている。本発明により作製されるＴＦＴ基板は
表示部(Ａ)３０５２および表示部(Ｂ)３０５５に適用さ
れ、本発明によりデジタルカメラを完成させることがで
きる。
【０１２３】図２６(Ｇ)は本発明を適用して携帯電話を
完成させた一例であり、本体３０６１、音声出力部３０
６２、音声入力部３０６３、表示部３０６４、操作スイ
ッチ３０６５、アンテナ３０６６等により構成されてい
る。本発明により作製されるＴＦＴ基板は表示部３０６
４に適用され、本発明により携帯電話を完成させること
ができる。
【０１２４】図２７（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。図２２（Ｂ）はリア型プロジェクターであり、本体
２７０１、投射装置２７０２、ミラー２７０３、スクリ
ーン２７０４等を含む。
【０１２５】尚、図２７（Ｃ）は、図２７（Ａ）及び図
２７（Ｂ）中における投射装置２６０１、２７０２の構
造の一例を示した図である。投射装置２６０１、２７０
２は、光源光学系２８０１、ミラー２８０２、２８０４
〜２８０６、ダイクロイックミラー２８０３、プリズム
２８０７、液晶表示装置２８０８、位相差板２８０９、
投射光学系２８１０で構成される。投射光学系２８１０
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図２７（Ｃ）中において矢印で
示した光路に実施者が適宜、光学レンズや、偏光機能を
有するフィルムや、位相差を調節するためのフィルム、
ＩＲフィルム等の光学系を設けてもよい。
【０１２６】また、図２７（Ｄ）は、図２７（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２７（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１２７】図２８は電子書籍であり、本体３１０１、
表示部Ａ３１０２、表示部Ｂ３１０３、記憶媒体３１０
４、操作スイッチ３１０５、アンテナ３１０６等により
構成されている。表示部Ｂ３１０３は電子インクディス
プレイを適用することも可能であり、本発明により作製
されるＴＦＴ基板は表示部Ａ３１０２、表示部Ｂ３１０
３の駆動回路及び画素部を形成することが可能であり、
本発明により電子書籍を完成させることができる。
【０１２８】尚、ここで例示する電子装置はごく一例で
あり、これらの用途に限定するものではないことを付記
する。
【０１２９】
【発明の効果】以上説明したように、本発明によれば、
第１半導体領域を形成し、連続発振レーザービームの走
査方向とＴＦＴにおけるチャネル長方向とを概略一致さ
せることにより、結晶方位が単一配向となり、電界効果
移動度を向上させることができる。また、結晶面が制御
された種結晶が形成をシード領域を設けることにより、
単一配向の活性層を形成することが可能となり、トップ
ゲート型ＴＦＴにおいては、その上に形成するゲート絶
縁膜の膜質がばらつくことが無くなり、しきい値電圧の
バラツキを低減することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製方法の概念を説明
する図。
【図２】 本発明に係る結晶化工程の詳細を説明する
図。
【図３】 本発明に係る結晶化工程の詳細を説明する
図。
【図４】 本発明に係る結晶化工程の詳細を説明する
図。
【図５】 本発明に適用するレーザー照射装置の一態様
を示す配置図。
【図６】 本発明に適用するレーザー照射装置の一態様
を示す配置図。
【図７】 本発明に係る結晶化工程の一実施例を説明す
る図。
【図８】 本発明に係る結晶化工程の一実施例を説明す
る図。
【図９】 本発明に係る結晶化工程の一実施例を説明す
る図。
【図１０】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１１】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１２】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１３】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１４】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１５】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１６】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１７】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１８】 本発明に係る結晶化工程の一実施例を説明
する図。
【図１９】 ＴＦＴの作製工程を説明する断面図。
【図２０】 ＴＦＴ基板の構成を示す断面図。
【図２１】 ＴＦＴ基板の回路構成の一例を示すブロッ
ク図。
【図２２】 発光素子を設けた半導体装置の画素の構成
を示す断面図。
【図２３】 本発明に適用するレーザー照射装置の一態
様を示す配置図。
【図２４】 ボトムゲート型のＴＦＴに対応する活性層
の作製工程を説明する断面図。
【図２５】 ＴＦＴ基板の構成と、ＴＦＴを構成する半
導体領域の配置とレーザービームの走査方向の関係を説
明する図。
【図２６】 半導体装置の一例を示す図。
【図２７】 半導体装置の一例を示す図。
【図２８】 半導体装置の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 BA01 BB01 BB02 BB04 DA02 DB03 EA16 FA02 FA06 FA22 JA01 5F110 AA01 AA08 BB02 BB04 BB05 CC02 CC07 DD02 DD03 DD05 DD15 EE03 EE04 EE06 EE34 FF02 FF03 FF04 FF09 FF30 GG01 GG02 GG13 GG17 GG25 GG33 GG34 GG45 HJ12 HJ23 HL03 HL04 HM15 NN02 NN23 NN24 NN73 PP01 PP03 PP04 PP05 PP06 PP07 PP10 PP23 PP24 PP29 PP34 PP35 PP36 PP40 QQ11 QQ19 QQ24 QQ28

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に第１半導体領域を形成
    し、前記第１半導体領域の一端から他端に向けて連続発
    振レーザービームを走査して、当該第１半導体領域を結
    晶化させ、その後、前記第１半導体領域をエッチングし
    て、前記レーザービームの走査方向と、薄膜トランジス
    タにおけるチャネル長方向とが概略一致するように第２
    半導体領域を形成することを特徴とする半導体装置の作
    製方法。
  2. 【請求項２】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に第１半導体領域を形成
    し、前記第１半導体領域の一端から他端に向けて連続発
    振レーザービームを走査して、当該第１半導体領域を結
    晶化させ、前記第１半導体領域上に非単結晶半導体膜を
    形成し、加熱処理により当該非単結晶半導体膜に金属元
    素を偏析させ、その後、前記第１半導体領域をエッチン
    グして、前記レーザービームの走査方向と、薄膜トラン
    ジスタにおけるチャネル長方向とが概略一致するように
    第２半導体領域を形成することを特徴とする半導体装置
    の作製方法。
  3. 【請求項３】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に非晶質半導体膜を形成
    し、触媒元素を添加した後、加熱処理により当該非晶質
    半導体膜を結晶化させて結晶質半導体膜を形成し、前記
    結晶質半導体膜をエッチングして第１半導体領域を形成
    し、前記第１半導体領域の一端から他端に向けて連続発
    振レーザービームを走査して、当該第１半導体領域を結
    晶性を改質し、その後、前記第１半導体領域をエッチン
    グして、前記レーザービームの走査方向と、薄膜トラン
    ジスタにおけるチャネル長方向とが概略一致するように
    第２半導体領域を形成することを特徴とする半導体装置
    の作製方法。
  4. 【請求項４】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に非晶質半導体膜を形成
    し、触媒元素を選択的に添加した後、加熱処理により当
    該非晶質半導体膜を、該触媒元素が選択的に添加された
    領域から前記絶縁表面と平行な方向に結晶化させて結晶
    質半導体膜を形成し、前記結晶質半導体膜をエッチング
    して第１半導体領域を形成し、前記第１半導体領域にお
    いて、結晶の成長方向と概略一致する方向に連続発振レ
    ーザービームを走査して、当該第１半導体領域を結晶性
    を改質し、その後、前記第１半導体領域をエッチングし
    て、前記レーザービームの走査方向と、薄膜トランジス
    タにおけるチャネル長方向とが概略一致するような第２
    半導体領域を形成することを特徴とする半導体装置の作
    製方法。
  5. 【請求項５】請求項３又は請求項４において、前記結晶
    質半導体膜を形成した後に、前記触媒元素を除去するゲ
    ッタリング処理を行うことを特徴とする半導体装置の作
    製方法。
  6. 【請求項６】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に第１非晶質半導体膜を形
    成し、触媒元素を添加した後、加熱処理により当該非晶
    質半導体膜を結晶化させて第１結晶質半導体膜を形成
    し、前記第１結晶質半導体膜をエッチングして、種結晶
    領域を形成し、前記絶縁表面上に、前記種結晶領域に重
    なる第２非晶質半導体膜を形成し、前記第２非晶質半導
    体膜をエッチングして、少なくとも一部が前記種結晶領
    域と重なる第１半導体領域を形成し、前記第１半導体領
    域において、前記種結晶領域と重なる一端から他端に向
    けて連続発振レーザービームを走査して、当該第１半導
    体領域を結晶化させ、その後、前記種結晶領域及び第１
    半導体領域をエッチングして、前記レーザービームの走
    査方向と、薄膜トランジスタにおけるチャネル長方向と
    が概略一致するように第２半導体領域を形成することを
    特徴とする半導体装置の作製方法。
  7. 【請求項７】薄膜トランジスタを有する半導体装置の作
    製方法であって、絶縁表面上に珪素とゲルマニウムを含
    有する第１非晶質半導体膜を形成し、触媒元素を添加し
    た後、加熱処理により当該非晶質半導体膜を結晶化させ
    て第１結晶質半導体膜を形成し、前記第１結晶質半導体
    膜をエッチングして、種結晶領域を形成し、前記絶縁表
    面上に、前記種結晶領域に重なる第２非晶質半導体膜を
    形成し、前記第２非晶質半導体膜をエッチングして、少
    なくとも一部が前記種結晶領域と重なる第１半導体領域
    を形成し、前記第１半導体領域において、前記種領域と
    重なる一端から他端に向けて連続発振レーザービームを
    走査して、当該第１半導体領域を結晶化させ、その後、
    前記種結晶領域及び第１半導体領域をエッチングして、
    前記レーザービームの走査方向と、薄膜トランジスタに
    おけるチャネル長方向とが概略一致するように第２半導
    体領域を形成することを特徴とする半導体装置の作製方
    法。
  8. 【請求項８】請求項６又は請求項７において、前記第１
    半導体領域を結晶化させた後に、前記触媒元素を除去す
    るゲッタリング処理を行うことを特徴とする半導体装置
    の作製方法。
  9. 【請求項９】請求項１乃至請求項８のいずれか一項にお
    いて、前記連続発振レーザービームは、複数のレーザー
    ビームを照射面に重ね合わせて照射することを特徴とす
    る半導体装置の作製方法。
  10. 【請求項１０】請求項１乃至請求項９のいずれか一項に
    おいて、前記連続発振レーザービームの波長は、４００
    nm乃至７００nmであることを特徴とする半導体装置の作
    製方法。
JP2001248346A 2001-08-17 2001-08-17 半導体装置の作製方法 Expired - Fee Related JP4209606B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001248346A JP4209606B2 (ja) 2001-08-17 2001-08-17 半導体装置の作製方法
US10/219,815 US7109073B2 (en) 2001-08-17 2002-08-16 Method for fabricating semiconductor device
US11/512,113 US7393729B2 (en) 2001-08-17 2006-08-30 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001248346A JP4209606B2 (ja) 2001-08-17 2001-08-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003059831A true JP2003059831A (ja) 2003-02-28
JP2003059831A5 JP2003059831A5 (ja) 2005-10-27
JP4209606B2 JP4209606B2 (ja) 2009-01-14

Family

ID=19077520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001248346A Expired - Fee Related JP4209606B2 (ja) 2001-08-17 2001-08-17 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US7109073B2 (ja)
JP (1) JP4209606B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086507A (ja) * 2001-09-10 2003-03-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005166813A (ja) * 2003-12-01 2005-06-23 Sharp Corp 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置
WO2005081303A1 (en) * 2004-02-25 2005-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7220627B2 (en) 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7397592B2 (en) 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7476629B2 (en) 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
KR101289055B1 (ko) 2006-02-06 2013-07-22 후지필름 가부시키가이샤 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
JP2014006535A (ja) * 2004-04-28 2014-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP2020520129A (ja) * 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas 薄膜結晶化プロセス

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
US7259082B2 (en) * 2002-10-03 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405114B2 (en) * 2002-10-16 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of manufacturing semiconductor device
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7335255B2 (en) 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US7265383B2 (en) * 2002-12-13 2007-09-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100490420B1 (ko) * 2002-12-26 2005-05-17 삼성전자주식회사 디스플레이 패널의 프로그래머블 구동 신호 발생 장치 및방법
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
DE102007025942A1 (de) * 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
DE102007025943B4 (de) * 2007-06-04 2016-08-04 Coherent Gmbh Verfahren zur thermischen Behandlung einer Substratoberfläche mittels Laserlicht
US8033877B2 (en) * 2008-07-22 2011-10-11 Centipede Systems, Inc. Connector for microelectronic devices
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US10214833B1 (en) * 2016-07-22 2019-02-26 National Technology & Engineering Solutions Of Sandia, Llc Additive manufacturing of crystalline materials
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772319A (en) * 1980-08-28 1982-05-06 Xerox Corp Method of converting region predefined with semiconductor material into monocrystalline region
JPS57113267A (en) * 1980-11-19 1982-07-14 Ibm Method of producing semiconductor device
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
JPS62104117A (ja) * 1985-10-31 1987-05-14 Asahi Glass Co Ltd 半導体薄膜の製造方法
JPH02181419A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JPH07283135A (ja) * 1994-04-15 1995-10-27 Sharp Corp 半導体装置およびその製造方法
JPH08195357A (ja) * 1995-01-13 1996-07-30 Semiconductor Energy Lab Co Ltd レーザー照射装置
JPH0927453A (ja) * 1994-09-16 1997-01-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JPH09180997A (ja) * 1995-12-22 1997-07-11 Seiko Instr Inc レーザを用いた表面処理方法
JPH10289876A (ja) * 1997-04-16 1998-10-27 Hitachi Ltd レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000058862A (ja) * 1993-05-26 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000150377A (ja) * 1998-11-05 2000-05-30 Nec Corp 半導体薄膜の製造方法
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2001176796A (ja) * 1999-12-20 2001-06-29 Sharp Corp 半導体膜の形成方法および半導体装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104117A (en) 1977-03-07 1977-09-01 Matsushita Electric Ind Co Ltd Float type magnetic head
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4536231A (en) * 1982-10-19 1985-08-20 Harris Corporation Polysilicon thin films of improved electrical uniformity
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5336879A (en) * 1993-05-28 1994-08-09 David Sarnoff Research Center, Inc. Pixel array having image forming pixel elements integral with peripheral circuit elements
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0792501A (ja) 1993-07-30 1995-04-07 A G Technol Kk 画像表示用の基板とその製造方法、およびｔｆｔ表示素子
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US5650636A (en) * 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
DE69523135T2 (de) * 1994-12-28 2002-05-02 Canon K.K., Tokio/Tokyo Bildverarbeitungsvorrichtung und Verfahren
US5929464A (en) 1995-01-20 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-optical device
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US5981947A (en) * 1997-02-03 1999-11-09 Nikon Corporation Apparatus for detecting or collecting secondary electrons, charged-particle beam exposure apparatus comprising same, and related methods
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JP3530341B2 (ja) 1997-05-16 2004-05-24 Ｔｄｋ株式会社 画像表示装置
JPH10339889A (ja) 1997-06-09 1998-12-22 Semiconductor Energy Lab Co Ltd 電気光学装置およびその製造方法
US6465268B2 (en) * 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
JP3524759B2 (ja) * 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
JP3649927B2 (ja) 1999-01-29 2005-05-18 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4531194B2 (ja) 1999-04-15 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置及び電子機器
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW473783B (en) * 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US20020097350A1 (en) * 2000-09-19 2002-07-25 Haven Duane A. Thin film transistors suitable for use in flat panel displays
US6515428B1 (en) * 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20030016196A1 (en) * 2001-07-17 2003-01-23 Display Research Laboratories, Inc. Thin film transistors suitable for use in flat panel displays
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772319A (en) * 1980-08-28 1982-05-06 Xerox Corp Method of converting region predefined with semiconductor material into monocrystalline region
JPS57113267A (en) * 1980-11-19 1982-07-14 Ibm Method of producing semiconductor device
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
JPS62104117A (ja) * 1985-10-31 1987-05-14 Asahi Glass Co Ltd 半導体薄膜の製造方法
JPH02181419A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JP2000058862A (ja) * 1993-05-26 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体装置
JPH07283135A (ja) * 1994-04-15 1995-10-27 Sharp Corp 半導体装置およびその製造方法
JPH0927453A (ja) * 1994-09-16 1997-01-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08195357A (ja) * 1995-01-13 1996-07-30 Semiconductor Energy Lab Co Ltd レーザー照射装置
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JPH09180997A (ja) * 1995-12-22 1997-07-11 Seiko Instr Inc レーザを用いた表面処理方法
JPH10289876A (ja) * 1997-04-16 1998-10-27 Hitachi Ltd レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000150377A (ja) * 1998-11-05 2000-05-30 Nec Corp 半導体薄膜の製造方法
JP2000183357A (ja) * 1998-12-21 2000-06-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2001176796A (ja) * 1999-12-20 2001-06-29 Sharp Corp 半導体膜の形成方法および半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086507A (ja) * 2001-09-10 2003-03-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7915099B2 (en) 2003-04-21 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device
US7746528B2 (en) 2003-04-21 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7397592B2 (en) 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7476629B2 (en) 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
JP2005166813A (ja) * 2003-12-01 2005-06-23 Sharp Corp 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置
US8384081B2 (en) 2004-02-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2005081303A1 (en) * 2004-02-25 2005-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7732263B2 (en) 2004-02-25 2010-06-08 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP2014006535A (ja) * 2004-04-28 2014-01-16 Semiconductor Energy Lab Co Ltd 表示装置
US8878754B2 (en) 2004-04-28 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9231001B2 (en) 2004-04-28 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9997099B2 (en) 2004-04-28 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101289055B1 (ko) 2006-02-06 2013-07-22 후지필름 가부시키가이샤 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
JP2020520129A (ja) * 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas 薄膜結晶化プロセス
US11810785B2 (en) 2017-05-10 2023-11-07 Lux Semiconductors Thin film crystallization process

Also Published As

Publication number Publication date
US7109073B2 (en) 2006-09-19
US7393729B2 (en) 2008-07-01
US20040106237A1 (en) 2004-06-03
US20060292761A1 (en) 2006-12-28
JP4209606B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
JP4209606B2 (ja) 半導体装置の作製方法
US8035877B2 (en) Laser treatment apparatus and method of manufacturing semiconductor device
JP6298121B2 (ja) 半導体素子及び半導体装置の作製方法
US7422987B2 (en) Method for manufacturing semiconductor device
JP5997802B2 (ja) 半導体装置
US7790521B2 (en) Thin film semiconductor device, method of manufacturing the same and display
US8455335B2 (en) Manufacturing method of semiconductor device
JP4974425B2 (ja) 半導体装置の作製方法
JP4566503B2 (ja) レーザー処理装置並びに半導体装置の作製方法
JP2003178979A (ja) 半導体装置の作製方法
JP2003258266A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees