JPH10289876A - レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 - Google Patents
レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器Info
- Publication number
- JPH10289876A JPH10289876A JP9865897A JP9865897A JPH10289876A JP H10289876 A JPH10289876 A JP H10289876A JP 9865897 A JP9865897 A JP 9865897A JP 9865897 A JP9865897 A JP 9865897A JP H10289876 A JPH10289876 A JP H10289876A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- laser
- crystallization method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来のアモルファスシリコン薄膜の結晶化方
法では、大粒径でひずみが少ない結晶薄膜を得ることは
困難である。 【解決手段】 アモルファスシリコン薄膜を内角θが18
0度未満の角を少なくとも一つ持つ形状に加工し、その
後、線状のパルスレーザと内角θの二等分線とが交わる
角度が(θ/2)より大きく(180度-θ/2)より小さくなるよ
うに、線状パルスレーザをアモルファスシリコン薄膜に
照射し、かつ、線状パルスレーザの照射位置を基板に対
して1パルス以上毎に移動してアモルファスシリコン薄
膜を結晶化する。 【効果】 安価なガラス基板に記憶素子や演算素子を組
み込んだ高機能画像素子等を作ることが可能になる。
法では、大粒径でひずみが少ない結晶薄膜を得ることは
困難である。 【解決手段】 アモルファスシリコン薄膜を内角θが18
0度未満の角を少なくとも一つ持つ形状に加工し、その
後、線状のパルスレーザと内角θの二等分線とが交わる
角度が(θ/2)より大きく(180度-θ/2)より小さくなるよ
うに、線状パルスレーザをアモルファスシリコン薄膜に
照射し、かつ、線状パルスレーザの照射位置を基板に対
して1パルス以上毎に移動してアモルファスシリコン薄
膜を結晶化する。 【効果】 安価なガラス基板に記憶素子や演算素子を組
み込んだ高機能画像素子等を作ることが可能になる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はガラス基板上や、絶
縁体基板上に堆積したアモルファスシリコン薄膜を結晶
化させる技術に関し、特に、画像表示素子或いはその周
辺回路を構成に有効なアモルファスシリコン薄膜の結晶
化技術に関する。
縁体基板上に堆積したアモルファスシリコン薄膜を結晶
化させる技術に関し、特に、画像表示素子或いはその周
辺回路を構成に有効なアモルファスシリコン薄膜の結晶
化技術に関する。
【０００２】
【従来の技術】従来のパルスレーザの照射によるアモル
ファスシリコンの結晶化方法を図2を用いて説明する。
図2(a)は従来の最も一般的な方法を示す図である。基板
1上に堆積したアモルファスシリコン薄膜2に、基板上に
於ける幅Lが数mm程度の線状のレーザビーム5を照射し、
1乃至数パルス毎にレーザ照射位置をL／10乃至L程度の
距離移動(20)して基板全体を結晶化する。本第１の従来
技術ではレーザ照射時の結晶核粒10は完全にランダムに
発生し、しかもこの結晶粒の核発生の平均間隔は通常の
レーザアニール条件(室温基板)では0.1μm或いはそれ以
下になる。但し、同一位置に複数回のレーザ照射を行う
ことで1μm程度の大きさまで結晶を成長させることは可
能である。
ファスシリコンの結晶化方法を図2を用いて説明する。
図2(a)は従来の最も一般的な方法を示す図である。基板
1上に堆積したアモルファスシリコン薄膜2に、基板上に
於ける幅Lが数mm程度の線状のレーザビーム5を照射し、
1乃至数パルス毎にレーザ照射位置をL／10乃至L程度の
距離移動(20)して基板全体を結晶化する。本第１の従来
技術ではレーザ照射時の結晶核粒10は完全にランダムに
発生し、しかもこの結晶粒の核発生の平均間隔は通常の
レーザアニール条件(室温基板)では0.1μm或いはそれ以
下になる。但し、同一位置に複数回のレーザ照射を行う
ことで1μm程度の大きさまで結晶を成長させることは可
能である。
【０００３】図2(b)はより大きな結晶粒を得るために工
夫された従来の結晶化方法の他の一例を示す図である。
本第２の従来技術が第１の従来技術と異なる点は、レー
ザビーム6の形状が山形をしていることである。また、
第２の従来技術ではレーザビーム6の基板1上に於ける幅
Lが第１の従来技術より小さく、概ね数μmである。この
形状のレーザビーム6を最初にアモルファスシリコン薄
膜2へ照射すると(図2(b)左図)、照射領域は完全に溶融
する。その後、レーザビーム6の照射を止めると、照射
領域には多数のシリコン結晶粒12が発生する。続いて、
レーザ照射の位置を、シリコン結晶粒12を核として結晶
が成長する程度に少しずつ移動(20)しながらパルス照射
すると、矢印21で示す方向へ結晶は優先的に拡大する。
このとき、レーザビーム6の頂点A近傍で発生した結晶粒
11は左右へ広がるように拡大し、最終的に頂点Aを中心
とした正方形の大粒径領域15を形成することができる
(図2(b)右図)。また、第２の従来技術で単結晶を作れる
大きさは一辺100μm程度が限度であるため、基板全体を
結晶化する必要がある場合には、山形を複数合わせたジ
グザグ形状のビームが用いられる。このときは、各ジグ
ザグの頂点を中心に単結晶領域を形成できる。
夫された従来の結晶化方法の他の一例を示す図である。
本第２の従来技術が第１の従来技術と異なる点は、レー
ザビーム6の形状が山形をしていることである。また、
第２の従来技術ではレーザビーム6の基板1上に於ける幅
Lが第１の従来技術より小さく、概ね数μmである。この
形状のレーザビーム6を最初にアモルファスシリコン薄
膜2へ照射すると(図2(b)左図)、照射領域は完全に溶融
する。その後、レーザビーム6の照射を止めると、照射
領域には多数のシリコン結晶粒12が発生する。続いて、
レーザ照射の位置を、シリコン結晶粒12を核として結晶
が成長する程度に少しずつ移動(20)しながらパルス照射
すると、矢印21で示す方向へ結晶は優先的に拡大する。
このとき、レーザビーム6の頂点A近傍で発生した結晶粒
11は左右へ広がるように拡大し、最終的に頂点Aを中心
とした正方形の大粒径領域15を形成することができる
(図2(b)右図)。また、第２の従来技術で単結晶を作れる
大きさは一辺100μm程度が限度であるため、基板全体を
結晶化する必要がある場合には、山形を複数合わせたジ
グザグ形状のビームが用いられる。このときは、各ジグ
ザグの頂点を中心に単結晶領域を形成できる。
【０００４】
【発明が解決しようとする課題】第１の従来技術は、簡
便ではあるが、大粒径の多結晶を成長したり、或いは多
結晶粒の位置を精確に制御することは不可能である。ま
た、第２の従来技術は、実際の電子素子で要求されるさ
まざまな位置や形状に、大粒径の領域15を任意に形成す
ることはできない。
便ではあるが、大粒径の多結晶を成長したり、或いは多
結晶粒の位置を精確に制御することは不可能である。ま
た、第２の従来技術は、実際の電子素子で要求されるさ
まざまな位置や形状に、大粒径の領域15を任意に形成す
ることはできない。
【０００５】また、第２の従来技術は、アモルファスシ
リコンと結晶シリコンとの密度差が大きく、完成した多
結晶膜に多くの結晶歪み且つ或いは表面凹凸を生じる。
このような結晶歪み或いは表面凹凸は電子素子の性能を
著しく低下させる。また、大面積基板を結晶化したとき
は基板全体が湾曲することもあり、製造プロセスへの問
題を生じることがある。
リコンと結晶シリコンとの密度差が大きく、完成した多
結晶膜に多くの結晶歪み且つ或いは表面凹凸を生じる。
このような結晶歪み或いは表面凹凸は電子素子の性能を
著しく低下させる。また、大面積基板を結晶化したとき
は基板全体が湾曲することもあり、製造プロセスへの問
題を生じることがある。
【０００６】
【課題を解決するための手段】本発明は、基板の全面或
いは一部に堆積したアモルファスシリコン薄膜を、線状
のパルスレーザの照射で結晶化するレーザ結晶化方法に
おいて、線状パルスレーザの照射に先立って、アモルフ
ァスシリコン薄膜を内角θが180度未満の角を少なくと
も一つ持つ形状に加工し、その後、線状のパルスレーザ
と内角θの二等分線とが交わる角度が(θ/2)より大きく
(180度-θ/2)より小さくなるように、線状パルスレーザ
をアモルファスシリコン薄膜に照射し、かつ、線状パル
スレーザの照射位置を基板に対して1パルス以上毎に移
動してアモルファスシリコン薄膜を結晶化するものであ
る。
いは一部に堆積したアモルファスシリコン薄膜を、線状
のパルスレーザの照射で結晶化するレーザ結晶化方法に
おいて、線状パルスレーザの照射に先立って、アモルフ
ァスシリコン薄膜を内角θが180度未満の角を少なくと
も一つ持つ形状に加工し、その後、線状のパルスレーザ
と内角θの二等分線とが交わる角度が(θ/2)より大きく
(180度-θ/2)より小さくなるように、線状パルスレーザ
をアモルファスシリコン薄膜に照射し、かつ、線状パル
スレーザの照射位置を基板に対して1パルス以上毎に移
動してアモルファスシリコン薄膜を結晶化するものであ
る。
【０００７】
【発明の実施の形態】本発明の実施の形態を図１及び図
３を用いて説明する。 図１（ａ）は、液晶ディスプレ
イに用いる薄膜トランジスタ(以後TFTと称する)の製造
に本発明を適用した場合の製造工程の一例を示す。ま
ず、ガラス基板５０にバッファ層としてシリコン酸化膜
５１を化学気相成長法(以後CVDと称する)で堆積する
（工程１００）。次に、アモルファスシリコン薄膜５２
を同じくCVD法によって堆積する（工程１０１）。次
に、フォトレジストを塗布、フォトマスクを用いての感
光、エッチングして、TFTのソース-チャネル-ドレイン
形状(矩形)のフォトレジスト膜５３に加工する（工程１
０２）。次に、フォトレジスト膜５３をマスクとして、
工程１０１で堆積したアモルファスシリコン薄膜５２を
エッチングし、ソース-チャネル-ドレイン形状(矩形)に
加工する（工程１０３）。次に、フォトレジスト膜５３
を除去した後、本発明による方法でレーザ照射６０し、
アモルファスシリコン薄膜５２を結晶化する（工程１０
４）。次に、結晶化したシリコン薄膜５４全面をゲート
酸化膜５５で覆い、さらにその上にゲート電極５６を形
成し、ゲート電極５６をマスクとしてp型またはn型の不
純物をドーピング６１してソース、ドレイン領域を形成
する（工程１０５）。次に、ゲート酸化膜５５のソー
ス、ドレイン領域部を開口し、そこにてソース、ドレイ
ン電極５７を形成してTFTを完成する（工程１０６）。
液晶ディスプレイを製造するには、さらに、配線、液晶
の形成工程等を必要とする。
３を用いて説明する。 図１（ａ）は、液晶ディスプレ
イに用いる薄膜トランジスタ(以後TFTと称する)の製造
に本発明を適用した場合の製造工程の一例を示す。ま
ず、ガラス基板５０にバッファ層としてシリコン酸化膜
５１を化学気相成長法(以後CVDと称する)で堆積する
（工程１００）。次に、アモルファスシリコン薄膜５２
を同じくCVD法によって堆積する（工程１０１）。次
に、フォトレジストを塗布、フォトマスクを用いての感
光、エッチングして、TFTのソース-チャネル-ドレイン
形状(矩形)のフォトレジスト膜５３に加工する（工程１
０２）。次に、フォトレジスト膜５３をマスクとして、
工程１０１で堆積したアモルファスシリコン薄膜５２を
エッチングし、ソース-チャネル-ドレイン形状(矩形)に
加工する（工程１０３）。次に、フォトレジスト膜５３
を除去した後、本発明による方法でレーザ照射６０し、
アモルファスシリコン薄膜５２を結晶化する（工程１０
４）。次に、結晶化したシリコン薄膜５４全面をゲート
酸化膜５５で覆い、さらにその上にゲート電極５６を形
成し、ゲート電極５６をマスクとしてp型またはn型の不
純物をドーピング６１してソース、ドレイン領域を形成
する（工程１０５）。次に、ゲート酸化膜５５のソー
ス、ドレイン領域部を開口し、そこにてソース、ドレイ
ン電極５７を形成してTFTを完成する（工程１０６）。
液晶ディスプレイを製造するには、さらに、配線、液晶
の形成工程等を必要とする。
【０００８】図１（ｂ）に、本発明によるレーザ結晶化
方法の一例を示す。この例ではアモルファスシリコン薄
膜は複数の正方形のアモルファスシリコン島３１に加工
されている。パルスレーザ３０はアモルファスシリコン
島３１に対して十分細い幅wの線状に照射される。図で
は、パルスレーザ３０は正方形のアモルファスシリコン
島３１の角θ(=90度)の二等分線４１と直交(φ=９０度)
するように照射され、その照射位置は二等分線４１の方
向に移動４０する。一回当たりの移動距離はパルスレー
ザ３０の幅w以下に設定する。
方法の一例を示す。この例ではアモルファスシリコン薄
膜は複数の正方形のアモルファスシリコン島３１に加工
されている。パルスレーザ３０はアモルファスシリコン
島３１に対して十分細い幅wの線状に照射される。図で
は、パルスレーザ３０は正方形のアモルファスシリコン
島３１の角θ(=90度)の二等分線４１と直交(φ=９０度)
するように照射され、その照射位置は二等分線４１の方
向に移動４０する。一回当たりの移動距離はパルスレー
ザ３０の幅w以下に設定する。
【０００９】パルスレーザ３０をまず、アモルファスシ
リコン島３１の角に照射する（工程１１０）。角の部分
Pは完全に溶融し、その後冷却して結晶化しシリコン結
晶粒３２が発生する。このとき、角の部分Pの面積は小
さい為、結晶粒３２はせいぜい一つしか発生しない。次
に、レーザの照射位置を、結晶粒３２の一部がレーザ照
射領域にかかる程度の距離だけ移動して、その領域を溶
融・結晶化する（工程１１１）。このとき、結晶粒３２
を種結晶として溶融領域に一つの結晶が成長する。これ
は、結晶シリコンの融点がアモルファスシリコンのそれ
よりも２００乃至３００℃高いため、アモルファスシリ
コンは溶融しても結晶シリコンは完全には溶融せず残る
ためである。このようなレーザ照射を繰り返して、パル
スレーザ３０の照射位置がアモルファスシリコン島３１
の他端まで移動すると、アモルファスシリコン島３１は
一つの結晶粒だけからなるシリコン結晶島３３に変わ
る。
リコン島３１の角に照射する（工程１１０）。角の部分
Pは完全に溶融し、その後冷却して結晶化しシリコン結
晶粒３２が発生する。このとき、角の部分Pの面積は小
さい為、結晶粒３２はせいぜい一つしか発生しない。次
に、レーザの照射位置を、結晶粒３２の一部がレーザ照
射領域にかかる程度の距離だけ移動して、その領域を溶
融・結晶化する（工程１１１）。このとき、結晶粒３２
を種結晶として溶融領域に一つの結晶が成長する。これ
は、結晶シリコンの融点がアモルファスシリコンのそれ
よりも２００乃至３００℃高いため、アモルファスシリ
コンは溶融しても結晶シリコンは完全には溶融せず残る
ためである。このようなレーザ照射を繰り返して、パル
スレーザ３０の照射位置がアモルファスシリコン島３１
の他端まで移動すると、アモルファスシリコン島３１は
一つの結晶粒だけからなるシリコン結晶島３３に変わ
る。
【００１０】本発明による結晶化方法を用いると、必要
な部分だけを単結晶のシリコン島として得ることができ
るだけでなく、アモルファス→結晶化の過程で生じる歪
みを島の周辺で緩和できるという利点もある。このた
め、大面積の基板を結晶化しても基板或いは完成した膜
に生じる歪みを最小限にとどめることが可能になる。
な部分だけを単結晶のシリコン島として得ることができ
るだけでなく、アモルファス→結晶化の過程で生じる歪
みを島の周辺で緩和できるという利点もある。このた
め、大面積の基板を結晶化しても基板或いは完成した膜
に生じる歪みを最小限にとどめることが可能になる。
【００１１】図１（ｂ）に示したように、本実施例で
は、線状パルスレーザ３０が最初にアモルファスシリコ
ン島３１に照射される角Pの内角θは９０度であり、こ
の角Pの二等分線４１とパルスレーザ３０とが交わる角
度φも９０度である。一般に、パルスレーザが最初にア
モルファスシリコン島３１に角Pから溶融するようにす
るためには、不等式 (θ／２)＜ φ ＜ (１８０度−θ
／２) を満たす必要がある。但し、θ ＜ １８０度であ
る。このとき、θが狭い方が、最初に溶ける角の領域を
小さくすることができるため、一つの結晶粒３２だけを
成長させやすい。このため、θが90度以下である方がよ
り好ましい。
は、線状パルスレーザ３０が最初にアモルファスシリコ
ン島３１に照射される角Pの内角θは９０度であり、こ
の角Pの二等分線４１とパルスレーザ３０とが交わる角
度φも９０度である。一般に、パルスレーザが最初にア
モルファスシリコン島３１に角Pから溶融するようにす
るためには、不等式 (θ／２)＜ φ ＜ (１８０度−θ
／２) を満たす必要がある。但し、θ ＜ １８０度であ
る。このとき、θが狭い方が、最初に溶ける角の領域を
小さくすることができるため、一つの結晶粒３２だけを
成長させやすい。このため、θが90度以下である方がよ
り好ましい。
【００１２】また、パルスレーザ３０の照射位置の一回
当たりの移動４０の距離を、線状パルスレーザ３０の照
射によるアモルファスシリコン薄膜の溶融時に溶融せず
に残ったシリコン結晶核(この場合は結晶粒３２)の平均
核成長距離以下とすると、工程１１１以降のレーザ照射
において結晶粒３２以外の結晶粒の発生を確実に抑制で
き、より完全な単結晶島を得ることができる。なお、平
均核成長距離は基板温度、アモルファスシリコン膜厚、
パルスレーザ波長及びエネルギ密度等のパラメータに依
存するが、室温基板では概ね０．５乃至２μmである。
当たりの移動４０の距離を、線状パルスレーザ３０の照
射によるアモルファスシリコン薄膜の溶融時に溶融せず
に残ったシリコン結晶核(この場合は結晶粒３２)の平均
核成長距離以下とすると、工程１１１以降のレーザ照射
において結晶粒３２以外の結晶粒の発生を確実に抑制で
き、より完全な単結晶島を得ることができる。なお、平
均核成長距離は基板温度、アモルファスシリコン膜厚、
パルスレーザ波長及びエネルギ密度等のパラメータに依
存するが、室温基板では概ね０．５乃至２μmである。
【００１３】図１（ｃ）に本発明によるアモルファスシ
リコンの加工形状の他の実施例を示す。左図は図１
（ｂ）の実施例で示したアモルファスシリコン島31が正
方形のものである。領域４７はTFTのゲート電極が付く
位置すなわちチャネル部分を示す。右図はアモルファス
シリコン島31が台形（狭義の台形）をしており、チャネ
ル領域４７は台形の平行な二辺に平行にキャリアが流れ
る方向に配置される。チャネル領域４７の左右の領域は
それぞれソース、ドレイン領域となる。図中の符号４０
はレーザ照射領域30の位置の移動方向である。このよう
に対向する少なくとも二辺が平行である形状（広義の台
形）を用いることでチャネル領域４７を長方形に確保で
き、トランジスタの特性設計が容易になる。また、狭義
の台形の場合は、一つの角が鋭角であるため、結晶核と
して働く結晶粒を単一にすることが容易であり、簡単な
マスク設計で良好な結晶核を発生させることができ、よ
り好ましい。
リコンの加工形状の他の実施例を示す。左図は図１
（ｂ）の実施例で示したアモルファスシリコン島31が正
方形のものである。領域４７はTFTのゲート電極が付く
位置すなわちチャネル部分を示す。右図はアモルファス
シリコン島31が台形（狭義の台形）をしており、チャネ
ル領域４７は台形の平行な二辺に平行にキャリアが流れ
る方向に配置される。チャネル領域４７の左右の領域は
それぞれソース、ドレイン領域となる。図中の符号４０
はレーザ照射領域30の位置の移動方向である。このよう
に対向する少なくとも二辺が平行である形状（広義の台
形）を用いることでチャネル領域４７を長方形に確保で
き、トランジスタの特性設計が容易になる。また、狭義
の台形の場合は、一つの角が鋭角であるため、結晶核と
して働く結晶粒を単一にすることが容易であり、簡単な
マスク設計で良好な結晶核を発生させることができ、よ
り好ましい。
【００１４】また、図1の実施例ではレーザ照射領域30
を直線としているが、曲線或いは折れ線であってもかま
わない。この場合、θ・φの定義はレーザ照射領域がア
モルファスシリコン島に接したときの接点に於て定義す
る。
を直線としているが、曲線或いは折れ線であってもかま
わない。この場合、θ・φの定義はレーザ照射領域がア
モルファスシリコン島に接したときの接点に於て定義す
る。
【００１５】図３（ａ）に本発明の他の一実施例を示
す。本実施例では、TFTの液晶ディスプレイの画素部分
への実際の応用を想定して、アモルファスシリコン島３
１を比較的離散的に並べている。したがって、画素電極
を形成する領域３５にはシリコン膜は不要であり、この
部分はシリコン結晶化を必要としない。このように基板
の全ての領域を結晶化する必要がないとき、アモルファ
スシリコン島31の存在している部分のみにレーザを照射
すれば（矢印４５の領域）、レーザの照射時間を短縮で
き、スループットを向上することが可能になる。矢印46
はレーザを照射せずにスキップする領域を示す。
す。本実施例では、TFTの液晶ディスプレイの画素部分
への実際の応用を想定して、アモルファスシリコン島３
１を比較的離散的に並べている。したがって、画素電極
を形成する領域３５にはシリコン膜は不要であり、この
部分はシリコン結晶化を必要としない。このように基板
の全ての領域を結晶化する必要がないとき、アモルファ
スシリコン島31の存在している部分のみにレーザを照射
すれば（矢印４５の領域）、レーザの照射時間を短縮で
き、スループットを向上することが可能になる。矢印46
はレーザを照射せずにスキップする領域を示す。
【００１６】図３（ｂ）にアモルファスシリコン島31の
形状の実施例を示す。図中の符号３０は照射するレーザ
を示し、４７はゲート領域すなわちTFTのチャネル部分
を示す。最も左の図はシリコン島３１が五角形をしてお
り、レーザ３０が最初にかかる角は鈍角Qになってい
る。設計は最も単純である。中の図は頂点Rが鋭角にな
っており、角Rを溶融して結晶核となる結晶粒を作ると
き、単一の結晶核をより選択性よく発生させることがで
きる。また、右の図は、頂点Sが素子の中心部から外れ
るように、頂点Sを島の一端に偏らせている。また、線
状レーザ30をわずかだけ傾けても良い。
形状の実施例を示す。図中の符号３０は照射するレーザ
を示し、４７はゲート領域すなわちTFTのチャネル部分
を示す。最も左の図はシリコン島３１が五角形をしてお
り、レーザ３０が最初にかかる角は鈍角Qになってい
る。設計は最も単純である。中の図は頂点Rが鋭角にな
っており、角Rを溶融して結晶核となる結晶粒を作ると
き、単一の結晶核をより選択性よく発生させることがで
きる。また、右の図は、頂点Sが素子の中心部から外れ
るように、頂点Sを島の一端に偏らせている。また、線
状レーザ30をわずかだけ傾けても良い。
【００１７】本発明により製造した薄膜トランジスタ
は、上で述べた液晶ディスプレイ、ＦＥＤ(Field Emiss
ion Display)、ＰＤＰ(Plasma Display Panel)等のフラ
ットパネルディスプレイ等の応用機器に用いることがで
き、集積回路を構成するトランジスタとして用いること
もできる。
は、上で述べた液晶ディスプレイ、ＦＥＤ(Field Emiss
ion Display)、ＰＤＰ(Plasma Display Panel)等のフラ
ットパネルディスプレイ等の応用機器に用いることがで
き、集積回路を構成するトランジスタとして用いること
もできる。
【００１８】
【発明の効果】本発明によれば、高品質の電子素子を絶
縁体基板上に形成することが可能になり、安価なガラス
基板に記憶素子や演算素子を組み込んだ高機能画像素子
等を作ることが可能になる。
縁体基板上に形成することが可能になり、安価なガラス
基板に記憶素子や演算素子を組み込んだ高機能画像素子
等を作ることが可能になる。
【図１】本発明の一実施例を示す図である。
【図２】従来のパルスレーザ照射による結晶化方法の例
を示す図である。
を示す図である。
【図３】本発明の他の実施例を示す図である。
1…基板、2…アモルファスシリコン薄膜、5…幅広のパ
ルスレーザ、6…山形のパルスレーザ、10…結晶粒、11
…種となる結晶粒、12…結晶粒、15…大粒径領域、20…
ビームの移動、21…結晶成長方向、30…幅の狭いビー
ム、31…アモルファスシリコン島、32…種となる結晶
粒、33…シリコン結晶島、35…画素電極形成領域、40…
ビームの移動、41…角θの二等分線、45…レーザ照射領
域、46…レーザスキップ領域、47…ゲート領域、50…ガ
ラス基板、51…シリコン酸化膜、52…アモルファスシリ
コン薄膜、53…フォトレジスト膜、54…結晶化したシリ
コン薄膜、55…ゲート酸化膜、56…ゲート電極、57…配
線、60…レーザ照射、61…不純物ドーピング、100…バ
ッファ層堆積工程断面図、101…アモルファスシリコン
堆積工程断面図、102…レジスト塗布及びエッチング工
程断面図、103…アモルファスシリコンエッチング工程
断面図、104…アモルファスシリコン結晶化工程断面
図、105…ソース・ドレイン・ゲート形成工程断面図、1
06…ソース・ドレイン電極形成工程断面図、110…結晶
化開始時の状態、111…1ステップ移動後の状態、112…
島全体の走査後の状態。
ルスレーザ、6…山形のパルスレーザ、10…結晶粒、11
…種となる結晶粒、12…結晶粒、15…大粒径領域、20…
ビームの移動、21…結晶成長方向、30…幅の狭いビー
ム、31…アモルファスシリコン島、32…種となる結晶
粒、33…シリコン結晶島、35…画素電極形成領域、40…
ビームの移動、41…角θの二等分線、45…レーザ照射領
域、46…レーザスキップ領域、47…ゲート領域、50…ガ
ラス基板、51…シリコン酸化膜、52…アモルファスシリ
コン薄膜、53…フォトレジスト膜、54…結晶化したシリ
コン薄膜、55…ゲート酸化膜、56…ゲート電極、57…配
線、60…レーザ照射、61…不純物ドーピング、100…バ
ッファ層堆積工程断面図、101…アモルファスシリコン
堆積工程断面図、102…レジスト塗布及びエッチング工
程断面図、103…アモルファスシリコンエッチング工程
断面図、104…アモルファスシリコン結晶化工程断面
図、105…ソース・ドレイン・ゲート形成工程断面図、1
06…ソース・ドレイン電極形成工程断面図、110…結晶
化開始時の状態、111…1ステップ移動後の状態、112…
島全体の走査後の状態。
Claims (9)
- 【請求項１】基板の全面或いは一部に堆積したアモルフ
ァスシリコン薄膜を、線状のパルスレーザの照射で結晶
化するレーザ結晶化方法において、上記線状パルスレー
ザの照射に先立って、上記アモルファスシリコン薄膜を
内角θが180度未満の角を少なくとも一つ持つ形状に加
工し、上記線状のパルスレーザと上記内角θの二等分線
とが交わる角度が(θ/2)より大きく(180度-θ/2)より小
さくなるように、上記線状パルスレーザを上記アモルフ
ァスシリコン薄膜に照射し、かつ上記線状パルスレーザ
の照射位置を上記基板に対して1パルス以上毎に移動し
て上記アモルファスシリコン薄膜を結晶化することを特
徴とするレーザ結晶化方法。 - 【請求項２】請求項1記載のレーザ結晶化方法におい
て、上記パルス間における上記線状パルスレーザの照射
位置の上記基板に対する移動距離は、上記線状パルスレ
ーザの照射による上記アモルファスシリコン薄膜の溶融
時に溶融せずに残ったシリコン結晶核の平均核成長距離
以下であり、かつ、該平均核成長距離は上記線状パルス
レーザの照射によって溶融したシリコン中から結晶核が
発生する間に上記溶融せずに残ったシリコン結晶核が成
長することができる平均核成長距離であることを特徴と
するレーザ結晶化方法。 - 【請求項３】請求項1記載のレーザ結晶化方法におい
て、上記線状パルスレーザの上記基板に対する上記パル
ス間の移動距離は、2μm以下であることを特徴とするレ
ーザ結晶化方法。 - 【請求項４】請求項1乃至3のいずれか一項に記載のレー
ザ結晶化方法において、上記内角θは90度以下であるこ
とを特徴とするレーザ結晶化方法。 - 【請求項５】請求項1乃至3のいずれか一項に記載のレー
ザ結晶化方法において、上記加工後のアモルファスシリ
コン薄膜の形状は、少なくとも一組の対向する二辺が平
行であることを特徴とするレーザ結晶化方法。 - 【請求項６】請求項5記載のレーザ結晶化方法におい
て、上記加工後のアモルファスシリコン薄膜の形状は、
概ね台形であることを特徴とするレーザ結晶化方法。 - 【請求項７】請求項1乃至6のいずれか一項に記載のレー
ザ結晶化方法において、上記線状パルスレーザの照射
は、上記加工後のアモルファスシリコン薄膜が存在する
位置にのみ行うことを特徴とするレーザ結晶化方法。 - 【請求項８】請求項1乃至7のいずれか一項に記載のレー
ザ結晶化方法によって結晶化したシリコン薄膜をチャネ
ル部分に用いた薄膜トランジスタを有することを特徴と
する半導体装置。 - 【請求項９】請求項1乃至7のいずれか一項に記載のレー
ザ結晶化方法によって結晶化したシリコン薄膜をチャネ
ル部分に用いた薄膜トランジスタを有することを特徴と
するフラットパネルディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9865897A JPH10289876A (ja) | 1997-04-16 | 1997-04-16 | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9865897A JPH10289876A (ja) | 1997-04-16 | 1997-04-16 | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289876A true JPH10289876A (ja) | 1998-10-27 |
Family
ID=14225623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9865897A Pending JPH10289876A (ja) | 1997-04-16 | 1997-04-16 | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289876A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144302A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法並びに電子装置 |
| JP2003059831A (ja) * | 2001-08-17 | 2003-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003086509A (ja) * | 2001-06-26 | 2003-03-20 | Fujitsu Ltd | 多結晶半導体膜の形成方法 |
| JP2003257862A (ja) * | 2001-12-27 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2004039765A (ja) * | 2002-07-02 | 2004-02-05 | Hitachi Ltd | 薄膜半導体装置、その製造方法及び画像表示装置 |
| JP2005093977A (ja) * | 2003-09-15 | 2005-04-07 | Ind Technol Res Inst | 電解放出ディスプレイの薄膜トランジスタ装置 |
| US7063999B2 (en) | 2000-05-10 | 2006-06-20 | Nec Corporation | Thin film processing method and thin film processing apparatus including controlling the cooling rate to control the crystal sizes |
| KR100660814B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 반도체층 형성방법 |
| US7288294B2 (en) * | 2002-06-05 | 2007-10-30 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
| US7399652B2 (en) | 2003-04-08 | 2008-07-15 | Stmicroelectronics S.R.L. | Method for manufacturing a micro-electro-mechanical device, in particular an optical microswitch, and micro-electro-mechanical device thus obtained |
| US8093593B2 (en) | 2001-12-21 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multichannel transistor |
-
1997
- 1997-04-16 JP JP9865897A patent/JPH10289876A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144302A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法並びに電子装置 |
| KR100660814B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 반도체층 형성방법 |
| US7063999B2 (en) | 2000-05-10 | 2006-06-20 | Nec Corporation | Thin film processing method and thin film processing apparatus including controlling the cooling rate to control the crystal sizes |
| US7396712B2 (en) | 2000-05-10 | 2008-07-08 | Nec Corporation | Thin film processing method and thin processing apparatus |
| JP2003086509A (ja) * | 2001-06-26 | 2003-03-20 | Fujitsu Ltd | 多結晶半導体膜の形成方法 |
| JP2003059831A (ja) * | 2001-08-17 | 2003-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8093593B2 (en) | 2001-12-21 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multichannel transistor |
| JP2003257862A (ja) * | 2001-12-27 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7288294B2 (en) * | 2002-06-05 | 2007-10-30 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
| JP2004039765A (ja) * | 2002-07-02 | 2004-02-05 | Hitachi Ltd | 薄膜半導体装置、その製造方法及び画像表示装置 |
| US7399652B2 (en) | 2003-04-08 | 2008-07-15 | Stmicroelectronics S.R.L. | Method for manufacturing a micro-electro-mechanical device, in particular an optical microswitch, and micro-electro-mechanical device thus obtained |
| JP2005093977A (ja) * | 2003-09-15 | 2005-04-07 | Ind Technol Res Inst | 電解放出ディスプレイの薄膜トランジスタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235614B1 (en) | Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same | |
| KR100704331B1 (ko) | 박막 트랜지스터 장치 | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| US20020197759A1 (en) | Amorphous silicon crystallization method | |
| US20040192013A1 (en) | Method for fabricating single crystal silicon film | |
| TW548727B (en) | Thin-film transistor device, its manufacturing process, and image display using the device | |
| JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
| JP4140772B2 (ja) | シリコンの結晶化方法 | |
| JP2002176180A (ja) | 薄膜半導体素子及びその製造方法 | |
| US6686978B2 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
| JP4405902B2 (ja) | レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法 | |
| KR100303138B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| JPH10289876A (ja) | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| KR100783224B1 (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
| JP2004140326A (ja) | 薄膜表面の平坦化方法 | |
| JP4691331B2 (ja) | 非晶質シリコン膜の結晶化方法 | |
| KR100250182B1 (ko) | 반도체결정의 형성방법 및 반도체소자 | |
| KR101276150B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
| KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
| JP5077511B2 (ja) | 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ | |
| KR100599966B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| KR101915692B1 (ko) | 비정질 실리콘의 결정화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060417 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |