CN100356583C - 用于制造薄膜半导体器件的方法 - Google Patents

用于制造薄膜半导体器件的方法 Download PDF

Info

Publication number
CN100356583C
CN100356583C CNB028203380A CN02820338A CN100356583C CN 100356583 C CN100356583 C CN 100356583C CN B028203380 A CNB028203380 A CN B028203380A CN 02820338 A CN02820338 A CN 02820338A CN 100356583 C CN100356583 C CN 100356583C
Authority
CN
China
Prior art keywords
island
layer
irradiation
grid
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028203380A
Other languages
English (en)
Other versions
CN1568549A (zh
Inventor
木村嘉伸
松村正清
西谷干彦
平松雅人
十文字正之
山元良高
小关秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1568549A publication Critical patent/CN1568549A/zh
Application granted granted Critical
Publication of CN100356583C publication Critical patent/CN100356583C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于制造薄膜半导体器件的方法。在该方法中，在激光照射步骤之前，在玻璃的基层上淀积的非单晶半导体薄膜层被处理为岛状薄膜层。在该岛状薄膜层上形成绝缘膜层和栅极之后，通过使用栅极作为照射掩膜，执行对非单晶半导体薄膜层的激光束照射，从而被该栅极所遮蔽的岛状薄膜层的中央区域被结晶，并且不被该栅极所遮蔽的两侧区域被退火。接着，在被退火区域中形成一个源极和漏极。所述激光束照射通过对准半导体的岛状薄膜层进行点照射而执行。通过上述步骤，与由常规方法所制造的器件相比，可以获得对每个电子电路单位具有少量晶体和较少晶体粒度变化的薄膜半导体器件。另外，可以使得在该器件中的结晶层和绝缘层之间的边界表面平整。

Description

用于制造薄膜半导体器件的方法
技术领域
本发明涉及一种用于制造薄膜半导体器件的方法。
背景技术
众所周知，薄膜半导体器件(还被称为薄膜晶体管(TFT)器件)形成在一个半导体基片上，其一般包括在例如非碱性玻璃或石英玻璃这样的绝缘材料的基层上的例如硅这样的半导体材料的薄膜层。在该半导体的薄膜层中，形成置于源区和漏区之间的多个沟道，并且每个沟道具有由一个绝缘膜与上述区域分离的栅极。
图4(a)至4(b)示出用于制造该TFT的典型常规处理，其中包括如下步骤(a)至(e)的次序。
(a)在例如玻璃这样的绝缘材料的基层(201)上形成例如硅这样的非单晶半导体材料的薄膜层(202)，
(b)通过用例如准分子激光器这样的能量束(203)照射而使得该半导体层(202)结晶，
(c)在处理该结晶半导体层(204)以形成一个“岛状物”(205)之后，形成例如氧化硅(SiO2)这样的绝缘材料的栅绝缘膜(206)，
(d)在该栅绝缘膜上形成一个栅极(207)，通过使用例如注入掩膜这样的栅极(207)把例如磷离子这样的杂质离子(208)注入到该结晶半导体层(204)中。
(e)在形成有效源区(209)和漏区(210)以及置于它们之间的沟道区(211)之后，在该源区和漏区上形成接触孔，并且最后形成源极(212)和漏极(213)。
上述典型常规处理的一个缺点是结晶半导体的结晶粒度变为可变，并且结果与一个沟道区交叉的晶界的数目在每个单位沟道区处也变为可变。
这种与每个沟道区交叉的晶界的数目的变化导致每个TFT的特性变化，例如迁移率和工作阈值电压。当由“Lg”表示沟道长度，并且由“φ”表示结晶粒度，则在“φ/Lg＜＜1时，TFT特性的变化不明显。但是，在“φ/Lg＞1/5”的情况中，随着“φ/Lg″的增加，TFT特性的变化变得显著。例如，在制造具有大约5μ×5μ的沟道尺寸的标准尺寸的TFT的情况中，当一个多晶硅薄膜由具有例如从1μm至几十微米的结晶粒度的晶粒所构成时，在源/漏方向上的晶界的数目在“0-5”的量级，其不可避免地造成可以观察到的TFT特性的变化。
另外，由上述常规处理所制造半导体薄膜，由于用激光照射进行退火的结晶不可避免地在该晶界的三接触点处形成山脉状凸起。在形成50nm厚的多晶硅薄膜的情况下，这种凸起的高度可以是30～80nm。这种凸起的存在导致在该栅绝缘膜和半导体膜之间的界面不平整，这倾向于由于在该界面处的载流子的扩散而导致迁移率的下降，或者由于在端部的电场集中而导致性能下降。
用于避免上述缺点的一种可能方式是把该栅绝缘膜的厚度增加到大约100nm的程度。但是，这种方式可能造成导通状态的电流的电平下降。厚度的增加可能进一步导致通过把杂质注入到源/漏区的激活率变化，由于杂质的原子分离到该晶界上，这接着导致电极电阻的变化。
为了增加结晶粒度或者避免结晶粒度变化的目的已经作出许多尝试，而不改变在上述常规处理中的步骤次序。例如，本发明的发明人已经提出一种新的方法，用于通过美国专利申请No，10/19285制造薄膜半导体器件，其中按照这样的方式来以分布的照射强度来执行能量束的照射，以在预定区域把射束强度顺序地从最大值减小到最小值，从而获得具有规则结构的均匀结晶粒度的一种薄膜半导体器件。
发明内容
本发明的发明人要开发一种新的方法，其不限于在常规方法中的步骤次序，可以获得一种薄膜半导体器件，其中大尺寸的晶粒被规则地设置在对应于每个单位沟道的位置处。
本发明的一个目的是提供一种获得薄膜半导体器件的方法，其中大尺寸晶粒被以规则的形态分布在每个沟道区处，并且在栅绝缘膜和结晶的半导体层之间的界面平整，以及提供一种用于制造这种器件的方法，其可以通过采用不同于常规方法的步骤次序，特别是不同于用于执行结晶的步骤次序来有效地获得上述器件。
在用于制造本发明的薄膜半导体器件的方法中，用于在该方法的早期阶段执行曾经在常规方法的后期阶段执行的形成栅极的步骤。
用于制造本发明的薄膜半导体器件的方法包括如下步骤：(a)在一个绝缘材料的基层上形成非单晶半导体的多个岛状薄膜层，(b)形成遮蔽该岛状薄膜层的绝缘膜层，(c)在对应于该岛状薄膜层的上部位置形成栅极，(d)通过使用该栅极作为照射掩膜用来自上方的激光束照射非单晶半导体薄膜层的岛状薄膜层，从而通过使得被该栅极所遮蔽的岛状薄膜层的中央部分结晶而形成一个沟道区，并且同时通过使得不被该栅极所遮蔽的岛状薄膜层的两侧部分退火而形成源区和漏区，所述激光束照射通过对准半导体的岛状薄膜层进行点照射而执行，以及(e)在该绝缘层中形成接触孔之后，在该源区和漏区上形成源极和漏极。
根据本发明的方法，其中通过使用栅极作为照射掩膜来执行激光照射，可以使得用于沟道区的加热温度成为适用于形成大尺寸晶粒的温度，并且同时通过例如在非单晶半导体薄膜层中要成为沟道区的部分被该栅极所遮蔽的状态下执行照射这样的简化方法使得对其他区域的加热温度成为适用于形成源区和漏区的温度。因此，以简化的方法和低成本同时实现在沟道区中进行大尺寸晶粒的半导体的结晶和源/漏区的激活。
本发明的方法可以减小在沟道区中的晶粒边界的数目和在该数目每个沟道区处的变化，从而容易地获得一种可以大大地减小迁移率或工作阈值电压的TFT。
本发明的方法可以减小由于在晶界处存在凸起而导致结晶层的表面的粗糙度，并且使得结晶层和栅绝缘膜层之间的界面平整，从而可以减小栅绝缘膜的厚度并且避免载流子在该界面区域上的分散。因此，可以获得具有高迁移率或者高导通状态电流的TFT。
本发明的方法可以通过对岛状薄膜层的点照射而执行照射而大大地减小用于照射的成本。
本发明的方法可以使用多晶硅作为用于形成栅极的材料，而不是使用例如钨这样的昂贵材料，从而大大地减小该处理成本。
附图说明
图1为示出根据本发明用于制造薄膜半导体器件的实施例的步骤的示意图；
图2为示出根据本发明而制造的薄膜半导体器件的栅极的表面区域的图案的示意图；
图3为示出在本发明的照射处理中的照射射束强度的分布模式的示意图；
图4为示出用于制造薄膜半导体器件的典型常规处理的步骤的示意图。
具体实施方式
在用于制造根据本发明的薄膜半导体器件的方法中，可以根据通常的方式执行形成非单晶半导体的薄膜层以及把其处理为“岛状″的步骤。也就是说，通过使用化学汽相淀积或溅射这样的方法，把例如硅(Si)、锗(Ge)或者SiGe这样的半导体材料(102)淀积在由例如硅酸盐玻璃、石英玻璃、蓝宝石、塑料聚酰胺这样的材料的薄片所构成的基层(101)上(图1(a))。需要使其厚度小于60nm。该非单晶半导体的薄膜层可以是一个无定型半导体的淀积层或半导体层，其中已经形成小尺寸的晶体。
然后，在上述半导体薄膜层中，通过使用例如蚀刻这样的方法形成大量岛状物(105)。每个岛状物的尺寸通常大约为30×10μm。
在形成该岛状物之后，按照这样的模式淀积一个绝缘膜层(106)，以遮蔽该岛状物(图1(b))。图1(b)仅仅示出一个岛状物及其附近的情况，用于说明的目的。作为用于形成该绝缘膜层的材料，通常使用氧化硅(SiO2)，并且作为用于淀积这样的材料的方法，可以使用利用四乙基原硅酸盐(TEOS)或氧(O2)执行的等离子体化学汽相淀积。
在由该绝缘材料所遮蔽的非单晶半导体的岛状薄膜层还没有被退火的阶段(图1(c))，在该绝缘材料的淀积之后，栅极(107)形成在该绝缘膜层上。
利用例如铝、掺杂有高浓度磷的多晶硅(p-Si)、钨(W)、TiW、WSi2、MoSi2这样的材料形成栅极。从而在照射阶段，该栅极形成在对应于非单晶半导体薄膜层的岛状物中的近似中央部分的上部位置处，以在该岛状薄膜层中形成两个部分，即被该栅极遮蔽的中央部分和不被遮蔽的两侧部分。
希望该栅极可以吸收，并且在一定程度上发射激光束，而不完全反射它，从而一定量的激光束可以到达该岛状薄膜层的沟道区部分，并且退火条件变得适用于结晶，以获得大尺寸的晶体。为了上述目的，最好使得该栅极(107)的表面(107A)变得平整(图2(a))，或者在该栅极的表面上形成多层薄膜(107B)。
由例如磷这样的杂质掺杂的多晶硅膜可以被用作为栅极的材料。在常规的处理中，由于应当在熔炉中在大约900℃的高温下执行退火步骤，因此如果多晶硅被用作为用于形成栅极的处理，则玻璃片不能够被用作为该基底绝缘层。但是，由于在本发明的处理需要这样的高温，因此多晶硅可以被用作为用于栅极的材料，从而即使当玻璃片被用作为该基层时，不需要使用例如钨这样的昂贵材料。
在形成栅极之后，从上方执行例如激光束(103)这样的能量束的照射(图1(d))，从而通过退火使得非单晶半导体薄膜层的薄膜层受到结晶。在此时，被该栅极所遮蔽的岛状物的中央部分(即，沟道区)暴露在比照射到不被该栅极所遮蔽的岛状物的两侧部分(即，源/漏区)的照射射束更弱的照射射束之下。
结果，通过受到强退火作用，两侧部分变为微小尺寸晶粒的层面。另一方面，由于减弱的退火作用，一种晶体在该沟道区中产生并且生长到大尺寸晶粒。可以在激光束的照射之前或之后对岛状薄膜层执行杂质离子(108)的注入。图1(c)示出在激光照射之前执行离子注入的一种模式。在P型TFT的情况中，以大约1015/cm-2的BT2+这样的量级执行杂质离子注入。通过把杂质离子注入到岛状非单晶层，不被栅极遮蔽的两侧区域变为源区(109)或漏区(110)，并且被栅极所遮蔽的中央区域变为沟道区(111)。
在本发明的处理中，由于在照射阶段，要被照射的半导体层已经被处理为岛状，因此通过点照射可以仅仅向岛状半导体层及其附近执行照射。可以通过改变激光束强度的分布而控制在沟道区中的晶粒的形成模式。例如，当均匀强度的激光束被照射到如图3(a)中所示的一个岛状层时，在该沟道区的中央部分中双向地生长大结晶粒度的晶体，从而晶界出现在该沟道区的中央部分中。另一方面，当照射具有从一侧到另一侧增加或降低的倾斜分布射束强度的激光束时，晶粒在从沟道区的一端到另一端的方向上生长，从而在该沟道区中形成大尺寸的单晶颗粒。
在执行激光束的照射之后，在对应于源区和漏区的位置处，在该栅绝缘膜层中形成接触孔。然后，通过把电极材料填充到该孔中而形成源极和漏极，从而完成薄膜半导体器件。

Claims (3)

1.一种用于制造薄膜半导体器件的方法，包括如下步骤：形成非单晶半导体层，通过用能量束的照射对非单晶半导体进行结晶或再结晶而形成用于薄膜半导体器件的基片，以及在用于薄膜半导体器件的基片上形成具有栅极、源极和漏极的电路，该方法的特征在于包括如下步骤：
(a)在一个绝缘材料的基层上形成非单晶半导体的多个岛状薄膜层，
(b)形成覆盖该岛状薄膜层的绝缘膜层，
(c)在对应于该岛状薄膜层的上部位置的绝缘膜层上形成栅极，栅极的形成使得在栅极顶部形成可以减少激光束的反射的表面区域，
(d)通过使用该栅极作为照射掩膜用来自上方的激光束照射非单晶半导体的岛状薄膜层，从而通过使得被该栅极所遮蔽的岛状薄膜层的中央部分结晶而形成一个沟道区，并且同时通过对不被该栅极所遮蔽的岛状薄膜层的两侧部分退火而形成源区和漏区，所述激光束照射通过对准半导体的岛状薄膜层进行点照射而执行，以及
(e)在该绝缘层中形成接触孔之后，在该源区和漏区上形成源极和漏极。
2.根据权利要求1所述的用于制造薄膜半导体器件的方法，其中利用基本上均匀分布的激光束强度对半导体的岛状薄膜层的整个区域执行照射。
3.根据权利要求1所述的用于制造薄膜半导体器件的方法，其中采用梯度分布的激光束强度对岛状薄膜层区域执行照射。
CNB028203380A 2001-11-19 2002-11-15 用于制造薄膜半导体器件的方法 Expired - Fee Related CN100356583C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001390619A JP4084039B2 (ja) 2001-11-19 2001-11-19 薄膜半導体装置及びその製造方法
JP390619/2001 2001-11-19

Publications (2)

Publication Number Publication Date
CN1568549A CN1568549A (zh) 2005-01-19
CN100356583C true CN100356583C (zh) 2007-12-19

Family

ID=19188395

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028203380A Expired - Fee Related CN100356583C (zh) 2001-11-19 2002-11-15 用于制造薄膜半导体器件的方法

Country Status (6)

Country Link
US (2) US6953714B2 (zh)
JP (1) JP4084039B2 (zh)
KR (1) KR100737438B1 (zh)
CN (1) CN100356583C (zh)
TW (1) TWI302345B (zh)
WO (1) WO2003044867A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059104B2 (ja) * 2003-02-28 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、ｃｍｏｓインバータ回路、電気光学装置、電子機器
KR100558284B1 (ko) * 2003-12-24 2006-03-10 한국전자통신연구원 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
JP4570028B2 (ja) * 2004-06-03 2010-10-27 株式会社アルバック ポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR100773359B1 (ko) * 2006-11-20 2007-11-05 삼성전자주식회사 높은 이동도를 갖는 트랜지스터들의 제조방법 및 그에 의해제조된 트랜지스터들
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
JP4805299B2 (ja) * 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
CN105161454B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108428620B (zh) * 2018-03-27 2021-03-12 京东方科技集团股份有限公司 低温多晶硅及其产品、制备方法和制备装置、激光组件
KR20200069446A (ko) * 2018-12-06 2020-06-17 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235571A (ja) * 1985-08-08 1987-02-16 Sony Corp 半導体装置の製造方法
JPH04226040A (ja) * 1990-05-15 1992-08-14 Asahi Glass Co Ltd 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
US5306651A (en) * 1990-05-11 1994-04-26 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102265A (ja) 1986-10-20 1988-05-07 Agency Of Ind Science & Technol 半導体装置の製造方法
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235571A (ja) * 1985-08-08 1987-02-16 Sony Corp 半導体装置の製造方法
US5306651A (en) * 1990-05-11 1994-04-26 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JPH04226040A (ja) * 1990-05-15 1992-08-14 Asahi Glass Co Ltd 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板

Also Published As

Publication number Publication date
US20050161676A1 (en) 2005-07-28
US6953714B2 (en) 2005-10-11
JP2003158137A (ja) 2003-05-30
TWI302345B (en) 2008-10-21
CN1568549A (zh) 2005-01-19
TW200300570A (en) 2003-06-01
US20030132439A1 (en) 2003-07-17
KR20040066111A (ko) 2004-07-23
KR100737438B1 (ko) 2007-07-10
WO2003044867A1 (fr) 2003-05-30
JP4084039B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
US6057200A (en) Method of making a field effect transistor having an elevated source and an elevated drain
US6780693B2 (en) Method of fabricating polysilicon thin film transistor
EP0227085B1 (en) A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization
US7067404B2 (en) Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
CN100356583C (zh) 用于制造薄膜半导体器件的方法
US4992846A (en) Polycrystalline silicon active layer for good carrier mobility
KR20070029729A (ko) 전계 효과 트랜지스터 및 그의 제조 방법
JPH04196490A (ja) 薄膜トランジスタおよびその製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
KR100271493B1 (ko) 박막트랜지스터의 제조방법
KR100914973B1 (ko) 반도체 소자의 형성방법
KR100317636B1 (ko) 박막트랜지스터의 반도체층 및 그 제조방법
KR100271492B1 (ko) 박막트랜지스터의 제조방법
KR960013624B1 (ko) 얕은 접합 반도체장치의 제조방법
KR100271034B1 (ko) Soi mosfet의 장점을 갖는 mosfet 및 그제조방법
JPH0320084A (ja) 薄膜トランジスタの製造方法
JPH0750416A (ja) 半導体装置の製造方法
JPH0883914A (ja) 多結晶半導体装置及びその製造方法
JP2005167057A (ja) 高オン特性薄膜トランジスタ及びその製造方法
JP2000315802A (ja) 半導体素子の作製方法
JPH06334178A (ja) 半導体装置及びその製造方法
KR19990057904A (ko) 텅스텐 폴리사이드 형성 방법
JP2003059942A (ja) 薄膜トランジスタの製造方法
JP2000277748A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPS6228590B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20091215