JPS6235571A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6235571A JPS6235571A JP17486285A JP17486285A JPS6235571A JP S6235571 A JPS6235571 A JP S6235571A JP 17486285 A JP17486285 A JP 17486285A JP 17486285 A JP17486285 A JP 17486285A JP S6235571 A JPS6235571 A JP S6235571A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- light
- gate electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910005091 Si3N Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであって、
多結晶５ｉＴＦＴの製造に適用して最適なものである。
多結晶５ｉＴＦＴの製造に適用して最適なものである。
本発明は、半導体装置の製造方法において、半導体層上
に電極を形成し、次いでこの電極に吸収されやすい光を
照射することにより半導体層を結晶化させるようにする
ことによって、特性の優れた半導体装置を低温で製造す
ることができるようにしたものである。
に電極を形成し、次いでこの電極に吸収されやすい光を
照射することにより半導体層を結晶化させるようにする
ことによって、特性の優れた半導体装置を低温で製造す
ることができるようにしたものである。
ガラス基板等の低融点基板上に例えばアモルファスＳｉ
膜を形成し、これを結晶化させることにより多結晶５ｉ
ＴＰＴを作製する場合には、基板全体を高温に加熱する
ことができないため、低温での結晶化、不純物の活性化
等のプロセスが必要である。
膜を形成し、これを結晶化させることにより多結晶５ｉ
ＴＰＴを作製する場合には、基板全体を高温に加熱する
ことができないため、低温での結晶化、不純物の活性化
等のプロセスが必要である。
この場合、Ｓｉによ（吸収される波長域のパルスレーザ
−光の照射を行うと、低温でかつ短時間にＳｉの結晶化
や不純物の活性化等を行うことができるので、低温プロ
セスを実現することができる。
−光の照射を行うと、低温でかつ短時間にＳｉの結晶化
や不純物の活性化等を行うことができるので、低温プロ
セスを実現することができる。
しかしながら、レーザー光をＳｉ膜に直接照射する場合
には、レーザー光により誘起される欠陥が生じてしまい
、またａ−５ｉ：Ｈ（水素化アモルファスＳ ｉ ）の
ように蒸発しやすい原子（■（）を含む膜を結晶化させ
る場合には加熱時に原子が膜外に放出されてしまうため
欠陥が多く生じてしまうという問題がある。従って、レ
ーザー光照射による結晶化によって特性の優れた多結晶
５ｉＴＦＴを製造することは難しい。
には、レーザー光により誘起される欠陥が生じてしまい
、またａ−５ｉ：Ｈ（水素化アモルファスＳ ｉ ）の
ように蒸発しやすい原子（■（）を含む膜を結晶化させ
る場合には加熱時に原子が膜外に放出されてしまうため
欠陥が多く生じてしまうという問題がある。従って、レ
ーザー光照射による結晶化によって特性の優れた多結晶
５ｉＴＦＴを製造することは難しい。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、絶縁性基板（例
えばガラス基板１）上に形成された半導体層（例えばａ
−Ｓｔ ： Ｈ膜２）上に絶縁層（例えばＳｉＪ、膜
３及びＳｉＯ□膜４）を介して電極（例えばＭｏから成
るゲート電極６）を形成し、次いで上記電極に吸収され
やすい光（例えばＸｅＣｌエキシマ−レーザーによるレ
ーザー光７）を照射することにより上記半導体層を結晶
化させるようにしている。
えばガラス基板１）上に形成された半導体層（例えばａ
−Ｓｔ ： Ｈ膜２）上に絶縁層（例えばＳｉＪ、膜
３及びＳｉＯ□膜４）を介して電極（例えばＭｏから成
るゲート電極６）を形成し、次いで上記電極に吸収され
やすい光（例えばＸｅＣｌエキシマ−レーザーによるレ
ーザー光７）を照射することにより上記半導体層を結晶
化させるようにしている。
このようにすることによって、光照射により電極が加熱
され、この電極で生じた熱により半導体層を間接的に加
熱して結晶化させることができる。
され、この電極で生じた熱により半導体層を間接的に加
熱して結晶化させることができる。
〔実施例〕
以下本発明を多結晶Ｓｉ Ｔ Ｆ Ｔの製造に適用した
一実施例につき図面を参照しながら説明する。
一実施例につき図面を参照しながら説明する。
第１Ａ図に示すように、まずテンパックスガラス（商標
）等のガラス基板１上にプラズマＣＶＤ法により例えば
膜厚１３００人のａ−５ｉ：Ｉ（膜２を形成し、次いで
このａ −Ｓｉ ： Ｈ膜２上に例えば膜厚２００人の
Ｓｉ３Ｎ、膜３及び膜厚１５００人の５ｉＯｚ膜４を順
次形成した後、このＳｉＯ□膜４上に後述のレーザー光
７を完全に吸収するのに十分な膜厚、例えば膜厚６００
０人のＭｏ膜５をスパッタ法により形成する。なお上記
５ｉＪ４膜３及びＳｉＯ□膜４によりゲート絶縁膜が構
成される。
）等のガラス基板１上にプラズマＣＶＤ法により例えば
膜厚１３００人のａ−５ｉ：Ｉ（膜２を形成し、次いで
このａ −Ｓｉ ： Ｈ膜２上に例えば膜厚２００人の
Ｓｉ３Ｎ、膜３及び膜厚１５００人の５ｉＯｚ膜４を順
次形成した後、このＳｉＯ□膜４上に後述のレーザー光
７を完全に吸収するのに十分な膜厚、例えば膜厚６００
０人のＭｏ膜５をスパッタ法により形成する。なお上記
５ｉＪ４膜３及びＳｉＯ□膜４によりゲート絶縁膜が構
成される。
次にこのＭｏ膜５を所定形状にパターンニングして第１
Ｂ図に示すようにゲート電極６を形成した後、このゲー
ト電極６をマスクとして例えばエネルギー１３０ｋｅＶ
、 ドーズ１２ Ｘ １０Ｍ５ｃｍ ””の条件でＰ
′をイオン注入することによりａ −Ｓｉ：Ｈ膜２中に
Ｐをドープする。次に例えばＸｅＣ１エキシマ−レーザ
ーによるレーザー光（波長３０８ｎ＋＊、パルス幅 ３
５ｎｓ）７を例えばレーザーエネルギー１３１…Ｊ／ｃ
ｍ２で真空中において常温で全面に照射する。この際、
ゲート電極６を構成するＭｏは、第２図に示すように、
光反射率が紫外−近赤外領域では１１等に比べて小さく
、特に紫外領域では光反射率が５０％以下である。従っ
て１０は紫外−可視領域のレーザー光を効率よく吸収す
る性質を有している。このため、レーザー光７の照射に
よってゲート電極６が容易に高温に加熱される。なおこ
の場合、Ｍｏの融点は２６２２℃と非常に高く、十分な
耐熱性を有しているので、高温に加熱されても何ら支障
ない。またＭｏの熱拡散係数は０．５３ｃｍ”／Ｓと大
きいので、このゲート電極６で発生した熱はＳｉＯ□膜
４及び Ｓｉ３Ｎ、膜３を通って下層のａ二Ｓｉ ：
Ｈ膜２に矢印Ａで示すように速やかに伝えられる。そし
てこの熱によりゲート電極６の下方のａ −Ｓｉ ：
Ｈ膜２が加熱されて結晶化が起き、この結果第１Ｃ図に
示すようにこの部分に多結晶Ｓｉ領域８が形成される。
Ｂ図に示すようにゲート電極６を形成した後、このゲー
ト電極６をマスクとして例えばエネルギー１３０ｋｅＶ
、 ドーズ１２ Ｘ １０Ｍ５ｃｍ ””の条件でＰ
′をイオン注入することによりａ −Ｓｉ：Ｈ膜２中に
Ｐをドープする。次に例えばＸｅＣ１エキシマ−レーザ
ーによるレーザー光（波長３０８ｎ＋＊、パルス幅 ３
５ｎｓ）７を例えばレーザーエネルギー１３１…Ｊ／ｃ
ｍ２で真空中において常温で全面に照射する。この際、
ゲート電極６を構成するＭｏは、第２図に示すように、
光反射率が紫外−近赤外領域では１１等に比べて小さく
、特に紫外領域では光反射率が５０％以下である。従っ
て１０は紫外−可視領域のレーザー光を効率よく吸収す
る性質を有している。このため、レーザー光７の照射に
よってゲート電極６が容易に高温に加熱される。なおこ
の場合、Ｍｏの融点は２６２２℃と非常に高く、十分な
耐熱性を有しているので、高温に加熱されても何ら支障
ない。またＭｏの熱拡散係数は０．５３ｃｍ”／Ｓと大
きいので、このゲート電極６で発生した熱はＳｉＯ□膜
４及び Ｓｉ３Ｎ、膜３を通って下層のａ二Ｓｉ ：
Ｈ膜２に矢印Ａで示すように速やかに伝えられる。そし
てこの熱によりゲート電極６の下方のａ −Ｓｉ ：
Ｈ膜２が加熱されて結晶化が起き、この結果第１Ｃ図に
示すようにこの部分に多結晶Ｓｉ領域８が形成される。
またこれと同時に、第１Ｂ図に示す工程においてａ −
Ｓｔ ： Ｈ膜２中にイオン注入されたＰが一ヒ記熱に
より活性化されて第１Ｃ図に示すようにｎ゛層から成る
ソース領域９及びドレイン領域１０が形成される。この
後、ＳｉＯ□膜４及びＳｉ３Ｎ４膜３の所定部分をエツ
チング除去して開口１１．１２を形成し、次いでこれら
の開口１１．１２を通じて１Ｍから成るソース電極１３
及びドレイン電極１４を形成して、目的とするｎチャネ
ルの多結晶５ｉＴＰＴを完成させる。
Ｓｔ ： Ｈ膜２中にイオン注入されたＰが一ヒ記熱に
より活性化されて第１Ｃ図に示すようにｎ゛層から成る
ソース領域９及びドレイン領域１０が形成される。この
後、ＳｉＯ□膜４及びＳｉ３Ｎ４膜３の所定部分をエツ
チング除去して開口１１．１２を形成し、次いでこれら
の開口１１．１２を通じて１Ｍから成るソース電極１３
及びドレイン電極１４を形成して、目的とするｎチャネ
ルの多結晶５ｉＴＰＴを完成させる。
このようにして製造された多結晶ＳｉＴ Ｆ Ｔの特性
を測定した所、実効移動度が４３ｃｍｚ／Ｖｓと大きく
、またオン／オフ比も第３図に示すように従来（破線で
示す曲線）は１０４程度であったのに対し約１０５程度
と１桁高い優れた特性が得られた。
を測定した所、実効移動度が４３ｃｍｚ／Ｖｓと大きく
、またオン／オフ比も第３図に示すように従来（破線で
示す曲線）は１０４程度であったのに対し約１０５程度
と１桁高い優れた特性が得られた。
このように優れた特性が得られるのは次のような理由に
よると考えられる。すなわち、ゲート電極６に入射した
レーザー光７はこのゲート電極６に完全に吸収されてし
まうので、このゲート電極６の下方におけるａ−Ｓｉ：
Ｈ膜２にはレーザー光７が当たらず、従ってレーザー光
７によって誘起される欠陥が生じないためであると考え
られる。
よると考えられる。すなわち、ゲート電極６に入射した
レーザー光７はこのゲート電極６に完全に吸収されてし
まうので、このゲート電極６の下方におけるａ−Ｓｉ：
Ｈ膜２にはレーザー光７が当たらず、従ってレーザー光
７によって誘起される欠陥が生じないためであると考え
られる。
このように、上述の実施例によれば、ａＳｉ：■４膜２
上に５ｉＪＮ＜膜３及び５ｉＯｚ膜４を介してＭｏから
成るゲート電極６を形成し、次いでこのゲート電極６に
吸収されやすいＸｅＣｌエキシマ−レーザーによるレー
ザー光７を照射することによりこのゲート電極６を高温
に加熱し、このゲート電極６で発生した熱を用いてこの
ゲーｉ・電極６の下方のａ−３ｉ ： Ｈ膜２を間接的
に加熱することにより結晶化させているので、上述のよ
うに実効移動度が高くオン／オフ比も高い特性の優れた
多結晶５ｉＴＦＴを製造することができる他、次のよう
な種々の利点がある。すなわち、ａ −Ｓｉ ： Ｈ膜
２とゲート絶縁膜（Ｓｉ３Ｎ４膜３及びＳｉＯ□膜４）
とを連続的に形成した後に結晶化を行っているので、Ｓ
ｉ／ゲート絶縁膜界面特性の優れた多結晶５ｉＴＦＴを
得ることができる。また加熱されたゲート電極６からの
熱でａ −Ｓｔ ： Ｈ膜２がアニール及び結晶化され
る際、ゲート絶縁膜を構成する５ｉＪ４膜３及び５ｉ（
ｈ膜４も同時に加熱されるので、これらの膜の緻密化（
ｄｅｎｓｉｆｉｃａｔｉｏｎ）が可能であり、さらにこ
れらの膜の形成時に生ずる模傷（または欠陥）を加熱に
よって除去することができ、このためＳｉ／ゲート絶縁
膜界面特性を向上させることができる。
上に５ｉＪＮ＜膜３及び５ｉＯｚ膜４を介してＭｏから
成るゲート電極６を形成し、次いでこのゲート電極６に
吸収されやすいＸｅＣｌエキシマ−レーザーによるレー
ザー光７を照射することによりこのゲート電極６を高温
に加熱し、このゲート電極６で発生した熱を用いてこの
ゲーｉ・電極６の下方のａ−３ｉ ： Ｈ膜２を間接的
に加熱することにより結晶化させているので、上述のよ
うに実効移動度が高くオン／オフ比も高い特性の優れた
多結晶５ｉＴＦＴを製造することができる他、次のよう
な種々の利点がある。すなわち、ａ −Ｓｉ ： Ｈ膜
２とゲート絶縁膜（Ｓｉ３Ｎ４膜３及びＳｉＯ□膜４）
とを連続的に形成した後に結晶化を行っているので、Ｓ
ｉ／ゲート絶縁膜界面特性の優れた多結晶５ｉＴＦＴを
得ることができる。また加熱されたゲート電極６からの
熱でａ −Ｓｔ ： Ｈ膜２がアニール及び結晶化され
る際、ゲート絶縁膜を構成する５ｉＪ４膜３及び５ｉ（
ｈ膜４も同時に加熱されるので、これらの膜の緻密化（
ｄｅｎｓｉｆｉｃａｔｉｏｎ）が可能であり、さらにこ
れらの膜の形成時に生ずる模傷（または欠陥）を加熱に
よって除去することができ、このためＳｉ／ゲート絶縁
膜界面特性を向上させることができる。
さらに、ａ −３ｉ ： Ｈ膜２上に形成したＳｉ３Ｎ
、膜３及びＳｉＯ□膜４並びにゲート電極６がキャンプ
層として働くため、ａ −５ｉ ： Ｈ膜２の加熱時に
Ｈが膜外に放出されるのを効果的に防止することができ
る。このため元のａ −Ｓｉ ： Ｈ膜２の組成比を保
存したまま結晶化を行うことができるので、欠陥の少な
い結晶化膜を得ることができ、従ってこの意味において
もＴＰＴの特性を向上させることができる。
、膜３及びＳｉＯ□膜４並びにゲート電極６がキャンプ
層として働くため、ａ −５ｉ ： Ｈ膜２の加熱時に
Ｈが膜外に放出されるのを効果的に防止することができ
る。このため元のａ −Ｓｉ ： Ｈ膜２の組成比を保
存したまま結晶化を行うことができるので、欠陥の少な
い結晶化膜を得ることができ、従ってこの意味において
もＴＰＴの特性を向上させることができる。
さらにまた、上述の実施例によれば、ａ −３ｉ ニド
Ｉ膜２の結晶化とこのａＳｉ：Ｈ膜２中にイオン注入し
たＰの活性化とを１回のパルスレーザ−光７の照射によ
り同時にしかも短時間で行うことができるので、ＴＰＴ
の製造工程を簡略化することができる。のみならず、レ
ーザー光７の照射により常温で上述のように結晶化及び
不純物の活性化を行うことができるので、低温プロセス
化に適合するものである。
Ｉ膜２の結晶化とこのａＳｉ：Ｈ膜２中にイオン注入し
たＰの活性化とを１回のパルスレーザ−光７の照射によ
り同時にしかも短時間で行うことができるので、ＴＰＴ
の製造工程を簡略化することができる。のみならず、レ
ーザー光７の照射により常温で上述のように結晶化及び
不純物の活性化を行うことができるので、低温プロセス
化に適合するものである。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはゲート電極６の材料としてＭｏを用いた
が、このＭＯに代えてＴｉ、Ｗ、 Ｔａ、 Ｃｒ等の高
融点金属、さらにはこれらの金属のシリサーイドを用い
ることができる。これらはいずれもレーザー光７の照射
による加熱に十分に耐えられる耐熱性を有しかつ光吸収
率が大きく光反射率も比較的小さい。またゲート電極６
によりレーザー光７をほぼ完全に吸収させるために、こ
のゲート電極６の膜厚は２／α（α：光吸収係数）以上
とするのが好ましい。なお数値例を挙げると、Ｍｏの場
合は波長５００ｎｍの光に対してαは約７×１０’ｃｍ
−’であるので、３００Å以上の膜厚であれば光をほぼ
完全に吸収することができる。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはゲート電極６の材料としてＭｏを用いた
が、このＭＯに代えてＴｉ、Ｗ、 Ｔａ、 Ｃｒ等の高
融点金属、さらにはこれらの金属のシリサーイドを用い
ることができる。これらはいずれもレーザー光７の照射
による加熱に十分に耐えられる耐熱性を有しかつ光吸収
率が大きく光反射率も比較的小さい。またゲート電極６
によりレーザー光７をほぼ完全に吸収させるために、こ
のゲート電極６の膜厚は２／α（α：光吸収係数）以上
とするのが好ましい。なお数値例を挙げると、Ｍｏの場
合は波長５００ｎｍの光に対してαは約７×１０’ｃｍ
−’であるので、３００Å以上の膜厚であれば光をほぼ
完全に吸収することができる。
また上述の実施例においては、ゲート電極６の加熱源と
してＸｅＣｌエキシマ−レーザーを用いたが、用いる電
極材料に吸収されやすい波長域のレーザー光を発振する
ことのできる他のレーザーを用いてもよ（、例えばＫｒ
Ｆエキシマ−レーザー（波長２４８ｎｍ）やＸｅＦエキ
シマ−レーザー（波長３５１ｎｍ）を用いてもよい。同
様に、ガラス基板１の代わりに石英基板その他の絶縁性
基板を用いることが可能である。
してＸｅＣｌエキシマ−レーザーを用いたが、用いる電
極材料に吸収されやすい波長域のレーザー光を発振する
ことのできる他のレーザーを用いてもよ（、例えばＫｒ
Ｆエキシマ−レーザー（波長２４８ｎｍ）やＸｅＦエキ
シマ−レーザー（波長３５１ｎｍ）を用いてもよい。同
様に、ガラス基板１の代わりに石英基板その他の絶縁性
基板を用いることが可能である。
またＳｉユＮ４膜３及びＳｉＯ２膜４で構成されるゲー
ト絶縁膜の膜厚構成を適当に選定することによりレーザ
ー光７の反射または無反射を強調するようにすればａ
−Ｓｉ ： Ｈ膜２中の温度プロファイルを変えること
ができる。なおゲート電極６による光吸収効率を高める
ために反射防止膜を形成後、レーザー光７を照射するよ
うにしてもよい。
ト絶縁膜の膜厚構成を適当に選定することによりレーザ
ー光７の反射または無反射を強調するようにすればａ
−Ｓｉ ： Ｈ膜２中の温度プロファイルを変えること
ができる。なおゲート電極６による光吸収効率を高める
ために反射防止膜を形成後、レーザー光７を照射するよ
うにしてもよい。
なお上述の実施例においては、半導体層としてａ −３
ｉ ： Ｈ膜２を用いた場合につき説明したが、多結晶
Ｓｉ膜を用いてこれを再結晶化する場合やＳｉ以外の各
種半導体層を用いる場合にも本発明を適用することが可
能である。同様に、ゲート電極６、ゲート絶縁膜及びａ
−５ｔ：）Ｉ膜２の上下関係を上述の実施例とは逆にし
た構造のＴＰＴを製造する場合にも本発明を適用するこ
とが可能である。この場合には、ガラス基板１の裏面側
からレーザー光７を照射すればよい。またＴＰＴ以外の
半導体装置にも本発明を適用することが可能である。
ｉ ： Ｈ膜２を用いた場合につき説明したが、多結晶
Ｓｉ膜を用いてこれを再結晶化する場合やＳｉ以外の各
種半導体層を用いる場合にも本発明を適用することが可
能である。同様に、ゲート電極６、ゲート絶縁膜及びａ
−５ｔ：）Ｉ膜２の上下関係を上述の実施例とは逆にし
た構造のＴＰＴを製造する場合にも本発明を適用するこ
とが可能である。この場合には、ガラス基板１の裏面側
からレーザー光７を照射すればよい。またＴＰＴ以外の
半導体装置にも本発明を適用することが可能である。
本発明に係る半導体装置の製造方法によれば、光照射に
より電極が加熱され、この電極で生じた熱によって半導
体層を間接的に加熱して結晶化させることができるので
、欠陥の少ない結晶化膜を低温で得ることができ、従っ
て特性の優れた半導体装置を低温で製造することができ
る。また絶縁層及び電極がキャップ層として働くため、
蒸発しやすい原子を含む半導体層を用いた場合において
も、加熱によってこの半導体層の外部に原子が放出され
るのを防止することができる。
より電極が加熱され、この電極で生じた熱によって半導
体層を間接的に加熱して結晶化させることができるので
、欠陥の少ない結晶化膜を低温で得ることができ、従っ
て特性の優れた半導体装置を低温で製造することができ
る。また絶縁層及び電極がキャップ層として働くため、
蒸発しやすい原子を含む半導体層を用いた場合において
も、加熱によってこの半導体層の外部に原子が放出され
るのを防止することができる。
第１Ａ図〜第１Ｃ図は本発明を多結晶５ｉＴＦＴの製造
に適用した一実施例を工程順に示す断面図、第２図はス
パッタ法で形成した膜厚５０００人のＭｏ膜の光反射ス
ペクトルの一例を示すグラフ、第３図は実施例により製
造された多結晶５ｉＴＦＴのドレイン電流−ゲート電圧
特性を示すグラフである。 なお図面に用いた符号において、 １・・・−・・−−−−−−−−−−−−−ガラス基板
２−・・−・・−・−ａ −３ｉ ： Ｈ膜３−・・・
・・−・−−−−−−−Ｓ ｉ ３Ｎ、膜４−・−・−
−−−−−−−−−−−−−５ｉＯ□膜５−−−−−−
−−−−−−−−・・−門０膜６−−−−−−−−−−
−−−−−・・−ゲート電極７−・−・−・・−・−−
一−−−・レーザー光８−・−−一−−−−・・・−・
−・−多結晶Ｓｉ領域９−・−・−ｍ−−−・−−一−
−−・ソース領域１０・−・−−−一一−−−−−・−
・ドレイン領域である。
に適用した一実施例を工程順に示す断面図、第２図はス
パッタ法で形成した膜厚５０００人のＭｏ膜の光反射ス
ペクトルの一例を示すグラフ、第３図は実施例により製
造された多結晶５ｉＴＦＴのドレイン電流−ゲート電圧
特性を示すグラフである。 なお図面に用いた符号において、 １・・・−・・−−−−−−−−−−−−−ガラス基板
２−・・−・・−・−ａ −３ｉ ： Ｈ膜３−・・・
・・−・−−−−−−−Ｓ ｉ ３Ｎ、膜４−・−・−
−−−−−−−−−−−−−５ｉＯ□膜５−−−−−−
−−−−−−−−・・−門０膜６−−−−−−−−−−
−−−−−・・−ゲート電極７−・−・−・・−・−−
一−−−・レーザー光８−・−−一−−−−・・・−・
−・−多結晶Ｓｉ領域９−・−・−ｍ−−−・−−一−
−−・ソース領域１０・−・−−−一一−−−−−・−
・ドレイン領域である。
Claims (1)
- 絶縁性基板上に形成された半導体層上に絶縁層を介して
電極を形成し、次いで上記電極に吸収されやすい光を照
射することにより上記半導体層を結晶化させるようにし
た半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174862A JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174862A JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235571A true JPS6235571A (ja) | 1987-02-16 |
| JPH07120802B2 JPH07120802B2 (ja) | 1995-12-20 |
Family
ID=15985953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174862A Expired - Lifetime JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120802B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278012A (ja) * | 1988-04-30 | 1989-11-08 | Sony Corp | 半導体薄膜の形成方法 |
| JPH0334459A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置の作製方法 |
| JPH0437144A (ja) * | 1990-06-01 | 1992-02-07 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| JP2002025906A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US6352883B1 (en) | 1991-02-22 | 2002-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6537864B1 (en) | 1999-10-19 | 2003-03-25 | Sanyo Electric Co., Ltd. | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film |
| WO2003044867A1 (fr) * | 2001-11-19 | 2003-05-30 | Advanced Lcd Technologies Development Center Co., Ltd. | Dispositif a semi-conducteur a couche epaisse et son procede de production |
| JP2013105881A (ja) * | 2011-11-14 | 2013-05-30 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2013121926A1 (ja) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| JP2014033212A (ja) * | 2013-09-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｏｉ形成方法 |
-
1985
- 1985-08-08 JP JP60174862A patent/JPH07120802B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｏｉ形成方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278012A (ja) * | 1988-04-30 | 1989-11-08 | Sony Corp | 半導体薄膜の形成方法 |
| JPH0334459A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置の作製方法 |
| JPH0437144A (ja) * | 1990-06-01 | 1992-02-07 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| US7018874B2 (en) | 1990-06-01 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
| US6740547B2 (en) | 1990-06-01 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
| US6458200B1 (en) | 1990-06-01 | 2002-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
| US6717180B2 (en) | 1991-02-22 | 2004-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6352883B1 (en) | 1991-02-22 | 2002-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6537864B1 (en) | 1999-10-19 | 2003-03-25 | Sanyo Electric Co., Ltd. | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film |
| JP2002025906A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2003044867A1 (fr) * | 2001-11-19 | 2003-05-30 | Advanced Lcd Technologies Development Center Co., Ltd. | Dispositif a semi-conducteur a couche epaisse et son procede de production |
| US6953714B2 (en) | 2001-11-19 | 2005-10-11 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it |
| CN100356583C (zh) * | 2001-11-19 | 2007-12-19 | 株式会社液晶高新技术开发中心 | 用于制造薄膜半导体器件的方法 |
| JP2013105881A (ja) * | 2011-11-14 | 2013-05-30 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2013121926A1 (ja) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| US20150001588A1 (en) * | 2012-02-13 | 2015-01-01 | Tokyo Electron Limited | Semiconductor device and method for manufacturing same |
| JPWO2013121926A1 (ja) * | 2012-02-13 | 2015-05-11 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| JP2014033212A (ja) * | 2013-09-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120802B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100539045B1 (ko) | 반도체박막의형성방법 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| KR100490497B1 (ko) | 박막 반도체 장치의 제조 방법 | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| WO1999031719A1 (fr) | Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication | |
| JPH07231098A (ja) | 半導体装置の作製方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6235571A (ja) | 半導体装置の製造方法 | |
| JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| JP2009081383A (ja) | 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JP4937546B2 (ja) | 半導体装置の製造方法および表示装置 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0955509A (ja) | 半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3612009B2 (ja) | 半導体装置の作製方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH11121375A (ja) | 半導体装置の製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JPH0682644B2 (ja) | 半導体装置の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |