JPH0334459A - 電界効果型半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、電界効果型半導体装置の新規な構造に関し、
特に耐ホントキャリア現象にすぐれた信頼性の高い電界
効果型半導体装置を作製する方法に関するものでありま
す。

〔従来の技術］ 近年、電界効果型半導体装置を構成要素として、半導体
集積回路素子（ＩＣ）が著しい進歩をとげている。

これらＩＣは、より高度な処理、より高速の動作、より
便利な機能を世間が求めるに従って、高集積化、高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧は、
必ずしも素子寸法の縮小に伴って比例して減少しないた
めに最近の高密度化、高集積化されたＩＣは素子内部に
加わる電界が増加し、素子の信頼性に問題が発生してき
た。特にホットキャリア現象による素子特性の変動はサ
ブミクロンデバイスの信頼性限界を決める重要な問題で
ある。

半導体中を移動するキャリアの平均エネルギーは、温度
をＴとすると３／２ｋＴと考えられる。このキャリアに
電界が加わると、キャリアはエネルギーを受ける。この
エネルギーは、その値が小さい間はキャリアと格子との
相互作用によって熱エネルギーとなり、結晶の中へ放出
される。一方、電界強度が大きくなると、格子振動への
エネルギーの流れが間に合わなくなり、キャリアの平均
エネルギーの値は３／２ｋＴより大きくなる。このよう
なキャリアは、格子温度よりも高い状態となっており、
この状態がホットキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置の
ドレイン近傍、ゲート酸化膜近傍等、強電界が集中する
部分で加速されて発生する。この付近で発生したホット
エレクトロンは、ゲート酸化膜に注入されＳｉ／５ｉｎ
２界面又はＳｉＯ□中の捕獲中心に捕まる。この捕らえ
られたホットキャリアによって、空間電荷を形成し、電
界効果型半導体装置のｖＴ、ｇｍなどの特性を変化させ
て、ＩＣの信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が試みられ
ているが、素子構造の改良としてＤＤ（ダブルドレイン
）ＬＤＤ　（ライトドープドレイン）等の素子が考案さ
れている。

〔発明の目的］ 本発明はホットキャリア現象に強い、信頼性の高い新規
な電界効果型半導体装置を容易に作製する方法を提供す
るものであります。

〔発明の構成］ 本発明は、上記の目的を達成するために、ゲート電極と
ゲート絶縁膜と該ゲート絶縁膜下に、禁制帯幅の異なる
半導体層を有し、該ゲート絶縁膜側には禁制帯幅の広い
半導体層を有し、該禁制帯幅の広い半導体層の下には、
禁制帯幅の狭い半導体層を有する電界効果型半導体装置
の作製方法において、禁制帯幅の狭い第１の半導体層は
高エネルギー光を照射することにより非単結晶半導体層
を多結晶または単結晶化することにより形成され前記半
導体層に高エネルギー光を照射する前または後に禁制帯
幅の広い第２の半導体層を前記該１の半導体層に接する
ように形成する工程を有することを特徴とするものであ
ります。

第１図に本発明方法の一例の概略を示し説明を行います
。

同図（Ａ）°にあるように、基板（１）例えばガラス、
セラミックス、導体上に絶縁膜を形成したもの或いは単
結晶シリコン基板等を使用することができる。このよう
な基板（１）上にブロッキング層（１１）を形成する。

次に第１の非単結晶半導体層０２）を形成する。この非
単結晶半導体としては後の工程で結晶化が行われる為に
結晶化によって禁制帯幅が狭くなる半導体が望ましい、
例えばアモルファスシリコン半導体等がこの半導体とし
て使用できる。次に、この第１の非単結晶半導体０２）
の一部分に対して高エネルギー光を持つ光ビーム（１０
０）を照射する。この時、マスクを用いて必要な部分の
みに光を集光して照射するか又は光学手段を使用して必
要な部分のみに光を集光して照射する。この光の照射に
より禁制帯幅の狭い領域０３）が得られる。

例えば第１の非単結晶半導体層としてアモルファス半導
体を使用した場合はこの部分は多結晶シリコン半導体と
なり禁制帯幅は約１．　２〜１．４０■程度の狭い半導
体領域０つが得られる。

次に、この禁制帯幅の狭い半導体層並びに第１の半導体
層に接するように禁制帯幅の広い半導体層側を形成する
。さらにこの上面に素子骨ｊｆｉｉｆｆ域０■を選択的
に形成し第１図（Ｃ）の状態を得る。次にゲート絶縁膜
０６）、ゲート電極０力、ソース、ドレイン領域（１９
）（１９’）を形成し第１図（Ｄ）の状態を得る。最後
にソース、ドレイン電極１２ＩＩｌ（２０’）を形成し
第１図（Ｅ）の電界効果型半導体装置を完成させる。

このようにして作製さた電界効果型半導体装置のゲート
電極に電圧を印加した場合、チャネルはゲート絶縁膜直
下ではなく、禁制帯幅の狭い半導体層部に形成される。

よって、このような素子の中で発生したホットキャリア
がゲート絶縁膜にまで到達するためには、禁制帯幅の広
い半導体層を通過しなければならないため、十分に高い
エネルギーを持った状態でゲート絶縁膜に達せず、消滅
してしまう。これにより耐ホツトキャリア現象を向上す
るものであります。

以下に図面により本発明により作製された電界効果型半
導体装置を説明します。

第２図は本発明の電界効果型半導体装置の概略断面図を
示しています。

また、同図のｘ−ｘ’面に対応するエネルギーバンド図
を第３図（Ａ）に示します。第３図（＾〉は、フラット
バンド状態のエネルギーバンド図であり、第２図の半導
体（２）として、多結晶シリコン半導体。

第２の半導体（３）として、アモルファスシリコン半導
体を用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート電
極（７）に正の電圧を加えた時のエネルギーバンドの様
子を第３図（Ｂ）に示す。この場合、ゲート電極（７）
に電圧を加えることによって、ゲート絶縁膜（６）の下
方にチャネルが形成される。第１の半導体層（２）に比
べて、第２の半導体層（３）は禁制帯幅が広いので、チ
ャネルはゲート絶縁膜（６）直下の第２の半導体層（３
）中ではなく、その下の第１の半導体層（２）中の領域
０■の付近に形成され、ソース。

ドレイン電流はソース電極（８）−ソース（４）−チャ
ネル００）−ドレイン（４゛）−ドレイン電極（８″）
のパスを通って流れる。

このようにキャリアは、ゲート絶縁膜（６）直下ではな
く、ゲート絶縁膜（６）より離れた位置に形成されたチ
ャネル０■を流れ、デバイス寸法の縮小等によりドレイ
ン近傍またはゲート絶縁膜付近で強電界領域が形成され
、ホットキャリアが発生してもホットキャリアは、第２
の半導体層中の領域（９）を通過するために消滅または
エネルギーを減少させて、ゲート絶縁膜に到達すること
になり、ゲート絶縁膜が損傷を受けたり、ゲート絶縁膜
半導体層界面にトラップを形成することなく、電界効果
型半導体装置の信頼性を向上させるものであります。

また、第１の半導体層（２）と、第２の半導体層（３）
の禁制帯幅の差が少ない場合には、ゲート電極に電圧を
加えた場合に、チャネルがゲート絶縁膜直下と、第１の
半導体層と第２の半導体層の界面付近とに形成される場
合がある。この場合、第２の半導体層の厚みを薄くする
ことにより、ゲート絶縁膜直下にチャネルが形成される
のを防止できる。

また、この場合、第１の半導体層（２）を多結晶シリコ
ントシ、第２の半導体層（３）をアモルファスシリコン
とするように第１の半導体層に、第２の半導体層よりキ
ャリア生成効率の高い材料を使用すると、ゲート絶縁膜
直下及び、第１の半導体層と第２の半導体層の界面付近
にチャネルが形成されていても、実質的に大多数のキャ
リアは第１の半導体層と第２の半導体層界面付近に形成
されたチャネルを流れるので、同様に耐ホツトキャリア
効果を有している。

さらにまた、本発明構成によれば、チャネルがゲート絶
縁膜直下に形成されないので、キャリアはゲート絶縁膜
界面に界面準位によって捕獲されたり、界面近傍に存在
する固定電荷によってキャリアが散乱し、キャリアの移
動度が低下するという問題も同時に解決することができ
る。

尚、以上の説明においては、薄膜の電界効果型半導体装
置を主として示したが、一般のＭＯ３型電界効果型半導
体装置にも、本発明の概念を変更することなく適用する
ことができる。

また、使用する材料も本発明の概念を変更するものでな
ければ、アモルファス、多結晶、結晶を問わず幅広い材
料を選択することができる。

以下に実施例を示し本発明を説明する。

ｒ実施例１１ 第１図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第１図（Ａ）において、本実施例では４５０″Ｃ〜５０
０℃程度の耐熱性を持つコーニング７０５９ガラスを基
板（１）として使用した。

尚、本実施例においては、基板（１）上に複数の素子を
形成した集積回路構造とはせず、一つの半導体装置につ
いて記載した。

まず、基板（１）を十分に洗浄した後、紫外光を基Ｆｉ
（１）表面に１０〜２０分間酸化性雰囲気下で照射し、
洗浄工程で除去できない基板表面上の付着有機物を除去
し、次にこの基板（１）上形酸する半導体層との密着性
向上と基板表面からの不純物の拡散を防止した。さらに
また、この基板（１）上にプラズマＣＶＤ法または光Ｃ
ＶＤ法にて窒化珪素膜（！１）を１０００人の厚さに形
成しガラス基板内部から不純物が拡散することを防止し
た。

次にこの基板（１）をプラズマＣＶＤ装置内に設置しア
モルファスシリコン半導体０２）約５０００Åの厚さに
形威した。この時基板温度を３５０°Ｃと若干高くして
形成したので、半導体層０２）は結晶化が進んだ状態で
あった。

次に第１図（Ｂ）に示すように第１のマスク■を用いて
、電界効果型半導体装置の部分のみを光アニール処理を
施し、多結晶シリコン半導体０３）とし、この半導体層
を第１の半導体層０渇とする。この先アニール処理とは
、アモルファスシリコン半導体に対して高いエネルギー
を持つ光を照射し、アモルファスシリコン半導体を瞬時
に加熱し、その結晶性を高めるものであります。

本実施例においては、この高いエネルギーを持つ光とし
て２４８ｎｍの波長を持っＫｒＦエキシマレーザ光を用
いた。

このレーザ光のビーム寸ン去は５ｍＸ１０＋ａでありマ
スクを用いてＱ３）の領域にあたる部分のみに照射した
。レーザ光のエネルギー密度は１７０ｍＪ／Ｃ＋ａであ
り、レーザ光の照射パルスレートは１５ｐｐｓで２．８
秒間レーザ光を照射した。

このレーザアニールを施された部分は透過型電子顕微鏡
にて観察を行ったところ約８００−１゜００大程度の大
きさのグレインが膜全面に渡って見られ、多結晶状態と
なっていた。

またこの膜中の水素量は１原子％以下であり、モビリテ
ィ−の大きな多結晶半導体０３）が得られていた。本実
施例においては、このレーデ光の照射をマスクを用いて
行ったが、照射するレーザ光のビーム寸法及び形状を光
学手段を用いて素子外形寸法と同じように集光し、照射
するとマスクを必要とせず素子部のみを多結晶化するこ
とも可能であった。

本実施例ではレーザ光を照射して多結晶化を行ったが、
この時同時に基板加熱を行い、さらにレーザ光の照射時
間を長くすることにより、単結晶状態に近い半導体層を
得ることも可能であった。

本実施例で得られた、レーザアニール後の第１の半導体
層０つの禁制帯幅は１．２３ｅＶであった。

この上面にスパッタリング法によりアモルファスシリコ
ン半導体側をｌ０〜２００人の範囲、本実施例では８０
大の厚さに形成し、第２の半導体層０４）とした。この
アモルファスシリコン半導体中には水素をできるだけ含
まない条件で作製を行った。すなわち、この第２の半導
体ＪｉＱ４）中に水素が多量に存在すると、この水素が
移動してゲート絶縁膜付近で５ｉ−０結合と反応し、こ
の付近で新たに界面準位を形威する。そのため、この第
２の半導体層０４には余分な水素、多量の水素を含まな
いようにすることが重要であった。

この得られた第２の半導体ＩｇＧ１）の禁制帯幅は１゜
５７ｅＶであり、通常のアモルファスシリコン半導体の
それより、若干小さく余分な水素が含まれていない状態
であった。

次に第２の半導体層０４の全面にＣＶＤ法により酸化珪
素絶縁膜を約ｌＩＪｍの厚さで形成し、前のレーザアニ
ール工程にて使用した、第１のマスクを用いて、この酸
化珪素膜をバクーニングし、素子周辺の絶縁領域０５）
を形威し、第１図（Ｃ）の状態を得た。

次にこの基板表面にプラズマ酸化処理を施し、全面に酸
化珪素膜を８０人の厚さに形成する。次にこの酸化珪素
膜上にリンが多量にドープされた多結晶珪素をＣＶＤ法
にて２０００人の厚さに形成する。次に第２のフォトマ
スク■を用いてゲート電極０′ｆ）とゲート絶縁１１１
０ωとをセルファライン構造で形成した。本実施例では
ゲート絶縁膜としてプラズマ酸化処理によって得られた
酸化珪素膜を使用したが、その他に窒化珪素膜等の絶縁
膜を使用することも可能である。特にこの窒化珪素膜を
光ＣＶＤ法にて形成した場合、ゲート絶縁膜と半導体層
との界面に形成される界面準位は５．３×１０゛０個／
　ｃｆｆｌと非常に少ないものが得られ、よりホットキ
ャリア効果の少ない信頼性の高い電界効果型半導体装置
を実現することができた。

次にこの工程によって形成された開口部０８）を通して
不純物を導入し、ソース、ドレイン領域の形成を以下に
示す順序で行った。

前工程にて使用した、レジストマスクを残した状態でこ
の開口部０８）を通してリンをイオン注入した、そのド
ーズ量は６Ｘ１０”個／ｃｔＡであった。

開口部ＱＢ］を通して第２の半導体層Ｑ４）が外部に露
出しており、この部分にリンがドーピングされ、ソース
、ドレイン領域０９）、（１９’）が形成される。この
第２の半導体層側は本実施例においては、アモルファス
シリコン半導体を使用しているため、十分な深さまでリ
ンがドーピングされる。しかし、このイオン注入された
リンは、十分に活性化状態となっていないので、このド
ーピングされた部分に対し、再度レーザ光を照射し、こ
の領域を活性化すると同時に、ソース、ドレイン領域０
９）、（１９’）を多結晶化し、より導通性を高くした
。この時レーザ光は、エネルギー密度１２０ｍＪ／ｃｄ
で１０ｐｐｓのパルス光を５秒間照射した。

このようにして、第１図（Ｄ）に示す状態を得る。

最後に、公知のスパッタリング方法により、モリブデン
金属を３０００人の厚みに形成し、第３のマスク■を使
用して、公知のフォトリソグラフィーにより、ソース、
ドレイン電極Ｑｌ、（２０’）を形成して、電界効果型
半導体装置を完成させた。

この素子を動作状態で１ケ月連続動作させた結果■７並
びにｇｍは、はとんど変化せず、このデータを基にして
外挿し、１０年後の■７並びにｇｍの変化量は５％以内
であった。

本実施例において、第１の半導体層として多結晶シリコ
ン半導体を第２の半導体層として、アモルファスシリコ
ン半導体を用いた、この２つの半導体層の禁制帯幅の差
は過大なものではない。そのため、第２の半導体層の厚
みが１０〜１０００人特に禁制帯幅の差が０．２ｅＶ以
下である場合は、１０〜２００人とすることで、チャネ
ルがゲート絶縁膜直下に形成されることを防止すること
が、可能であると実験的な知見が得られている。

すなわち、第２の半導体層の厚みを２００Å以下とすれ
ば、ゲート絶縁膜直下ではなく、第１の半導体層付近に
チャネルを形成することが可能であった。

ｒ実施例２」 実施例１と同様に、前処理とに基板洗浄、紫外光処理並
びにブロッキング層が形成された基板を本実施例におい
ても使用した。また、作製工程も一部を除き第１図に示
す通りである。この基板（１）上にＣ’ＶＤ法にてアモ
ルファスシリコン半導体０２１を約６０００人の厚さに
形成した。この時、基板の作製温度は２５０°Ｃであり
、真性または若干Ｐ型を示す半導体層とするため、原料
気体である珪化物気体に対し１０〜１１００ｐｐの割合
でジボラン気体を混入し、半導体層中に微量のボロンを
添加した。

この時に添加するボロンの量によって、電界効果型半導
体装置のＶＴＲのコントロールが可能である。

次に、第１の半導体層領域の外に外形寸法と同しレーザ
ビームをこの半導体層に照射し、この照射領域を多結晶
シリコンとした。このレーザ光は、３０８ｎｍの波長の
ＸｅＣｌエキシマレーザ−光を使用した。レーザビーム
の寸法は、２５０μｍ×１５０μｍであり、マスクを用
いることなく、第１の半導体層領域０３）を多結晶化し
、その領域の禁制帯幅は１．２５ｅＶであった。レーザ
ビームのエネルギー密度は２００ｍＪ／ａｊ、パルスレ
ート１０ｐｐｓで４秒間レーザパルスを照射した。

さらにこの第１の半導体層０３）を含む全面に、第２の
半導体１１ｉ０４）としてプラズマＣＶＤ法により、炭
化珪素半導体層を２００人の厚さで形成した。

その時の条件を以下に示す。

基板温度　　　３００℃ 反応気体　５ｉｚＨ４＋ＣＨｎ （ｃ　Ｈ４／ｓ　ｉ　＊Ｈｈ＝　５％）Ｒｆパワー　　
１５０Ｗ 反応圧力　　　０．１３Ｔｏｒｒ この第２の半導体０４である炭化珪素半導体層の禁制置
幅は２．０６ｅＶと、広い禁制帯幅を持つものであった
。この後、実施例１と同様の方法にて素子周辺領域０５
）、ゲート絶縁膜００．ゲート電極０７）。

ソース、ドレイン領域０９）、（１９°）並びにソース
、ドレイン電極（ハ）、（２０’）を３枚のフォトマス
クを用いて形成し、電界効果型半導体装置を完成させた
。

特に本実施例においては、ゲート電極並びにソース、ド
レイン電極として、珪化物金属、例えばタングステンシ
リサイドを使用した。そのため同一の基板上に複数の素
子を設ける集積化構造に本発明を適用した場合、半導体
装置完成後の後工程で、加える温度が少々高＜　（５０
０〜６００°Ｃ）なっても素子特性が悪化しない。また
、電極の配線抵抗が下がるため、発熱を防止でき、素子
の応答速度を速くできる特徴があった。

本実施例において、第１の半導体層θ印と第２の半導体
層（ロ）との禁制帯幅の差は０．８１８Ｖと相当大きい
、このような場合、チャネルはゲート絶縁膜直下ではな
く、第１の半導体層付近に形成される。よってゲート電
圧を加えることによって、チャネルが第１の半導体付近
に形成される範囲内で、第２の半導体層の厚みを変化さ
せることにより、ゲート絶縁膜からチャネル形成領域ま
での距離を変化させることが可能である。

しかし、チャネルをよりゲート絶縁膜より離れて形成す
るために、第２の半導体層のＪｌみを厚くしすぎると、
ゲート電圧をより高くする必要が生してくる。このよう
に電圧を高くすることは、実用的ではなく、第２の半導
体層の厚みは２０００Å以下で？Ｊ１整することが必要
であった。

ｊ実施例３」 本実施例においても実施例１と同様に前処理として、基
板洗浄紫外光処理並びにブロッキング層が形成されたガ
ラス基板を使用する。ただし、ガラス基板はコーニング
７０５９ガラスではなく、通常のソーダガラスを使用し
た。この基板上にＣＶＤ法にて、リンが高濃度にドープ
された多結晶シリコンでゲート電極（２１）を形成した
。その作製条件を以下に示す。

基板温度　　　３５０°Ｃ 反応気体　　　ＳｉＨ４＋ＰＨｚ 反応圧力　　　３，３Ｔｏｒｒ このように形成されたリンドープ多結晶シリコンを第１
のマスクを用いてゲート電極（２１）のパターンにエツ
チングを行い、次にプラズマＣＶＤ法によりゲート絶縁
膜（２２）として窒化珪素膜を約１００入厚さに形成し
、第２のマスクを使用して、エンチングし第４図（Ａ）
の状態を得る。

次に実施例１と同様にこの上にアモルファスシリコン半
導体層（２３）を形成した。この半導体層の禁制帯幅は
１．６７ｅＶであった。また、厚みは８０人とした。

次に実施例１と同様にこの半導体層中に不純物をイオン
注入し、ソース、ドレイン領域に不純物をドーピングし
たこの時、マスクはゲート絶縁膜のパターニングに使用
した第２のマスクを用い、フォトレジストをマスクとし
て、リンをドープした。この後イオン注入されたリンを
活性化する為に窒素雰囲気下にて、３５０°Ｃで２０分
アニール処理を行いソースドレイン領域（２４）　（２
４’）を形成した。次にこの上面に実施例１と同様にス
パッタリング法により非単結晶珪素半導体（２５）を形
成する。次に実施例２と同様に光学手段にて集光された
エキシマレーザ光（１００）を照射して禁制帯幅の狭い
多結晶珪素半導体領域（２６）を形成し本発明の電界効
果型半導体装置を完成させた。

本実施例においては、電界効果型半導体装置を作製する
際に必要とするマスクが２枚で良く、低コスト化を達成
することが可能となった。

本実施例においては、逆コプレナー型の薄膜の電界効果
型半導体装置について記載したが、その他の構造におい
ても、本発明の基本思想を応用することは可能である。

また、高エネルギーを有する光として、本実施例にて記
載のレーザ光のみに限定されず、キセノンランプ、高圧
水銀灯、赤外ランプ等幅広いものを用いることができる
。

特に、レーザ光は光学手段によって、微細なパターンに
集光する事ができるので、電界効果型半導体装置を作製
する際にはマスクを一枚少なくして作製することが可能
となる。

〔効果］ 本発明構成によって作製された電界効果型半導体装置の
チャネルはゲート絶縁膜直下ではなく、離れた位置に形
成され、ホットキャリア現象による素子特性の劣化を防
止機能有し、信頼性の高い電界効果型半導体装置を容易
に低コストで実現することができた。

さらに、電界効果型半導体装置の寸法を縮小することが
可能となった。

また、電界効果型半導体装置の作製マスクの数を少なく
して、できるので、製造の歩留りを向上することが可能
で、それによっても、コストを下げることが可能となっ
た。

【図面の簡単な説明】

第１図及び第４図は本発明の電界効果型半導体装置の作
製方法の概略図を示す。 第２図は本発明の電界効果型半導体装置の概略断面図を
示す。 第３図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 １・・・基板 ２、１３．２６・ ３、１４．２３・ ４．４’、１９．１９ ６．１６゜ ７．１７゜ １０　　・　・ １　ｌ　・　・ １００・ ・・第１の半導体層 ・・第２の半導体層 ２４．２４’　　・ソース、ドレイ ２２・・・ゲート絶縁膜 ２１・・・ゲート電極 ・チャネル部 ・窒化珪素膜 ・・レーザ光 ン領域

Claims (1)

1. 【特許請求の範囲】 １、第１の非単結晶半導体層を形成する工程と前記第１
   の非単結晶半導体層の少なくとも一部に対し、高エネル
   ギーを有する光を照射し禁制帯幅の狭い多結晶または単
   結晶半導体層を形成する工程と、前記第１の非単結晶半
   導体層並びに前記禁制帯幅の狭い半導体層に接するよう
   に禁制帯幅の広い第２の半導体層を形成する工程を有す
   ることを特徴とする電界効果型半導体装置の作製方法。 ２、特許請求の範囲第１項において、前記高エネルギー
   を有する光は光学手段にて、特定の領域のみに集光され
   て照射されることを特徴とする電界効果型半導体装置の
   作製方法。 ３、特許請求の範囲第１項において、前記高エネルギー
   を有する光として、エキシマレーザ光を用いたことを特
   徴とする電界効果型半導体装置の作製方法。