JPH05175231A - 薄膜トランジスタおよび薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタおよび薄膜トランジスタの製造方法Info
- Publication number
- JPH05175231A JPH05175231A JP34134791A JP34134791A JPH05175231A JP H05175231 A JPH05175231 A JP H05175231A JP 34134791 A JP34134791 A JP 34134791A JP 34134791 A JP34134791 A JP 34134791A JP H05175231 A JPH05175231 A JP H05175231A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- silicon layer
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 質量非分離型の装置で薄膜トランジスタのソ
ース・ドレイン領域にイオン注入するとき、高エネルギ
ーの水素粒子のチャンネル部のシリコン層への注入を防
止するために、ゲート絶縁膜を酸化シリコン層と誘電率
の高い酸化タンタルの２層とする薄膜トランジスタの製
造方法である。 【効果】 界面準位を増加させないので、伝達特性が優
れた自己整合型の薄膜トランジスタを大面積の絶縁基板
上にわたって形成することができる。アクティブマトリ
クス基板用の優れた薄膜トランジスタを提供できる。
ース・ドレイン領域にイオン注入するとき、高エネルギ
ーの水素粒子のチャンネル部のシリコン層への注入を防
止するために、ゲート絶縁膜を酸化シリコン層と誘電率
の高い酸化タンタルの２層とする薄膜トランジスタの製
造方法である。 【効果】 界面準位を増加させないので、伝達特性が優
れた自己整合型の薄膜トランジスタを大面積の絶縁基板
上にわたって形成することができる。アクティブマトリ
クス基板用の優れた薄膜トランジスタを提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶ディスプレイや、イメージセンサや、液晶
シャッターアレイや、３次元集積素子などに応用される
薄膜トランジスタの製造方法に関する。
ス方式の液晶ディスプレイや、イメージセンサや、液晶
シャッターアレイや、３次元集積素子などに応用される
薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】従来、絶縁基板上の半導体薄膜は、アク
ティブマトリクス型の液晶表示体の絵素に応用されてい
るように、次のような利点を有することが知られてい
る。
ティブマトリクス型の液晶表示体の絵素に応用されてい
るように、次のような利点を有することが知られてい
る。
【０００３】シリコン基板では実現が困難な可視光線
を透過するような透明の基板上に均一な特性のトランジ
スタを形成できる。Ｐ−Ｎ接合面積を小さくすること
により、浮遊容量を小さくできる。
を透過するような透明の基板上に均一な特性のトランジ
スタを形成できる。Ｐ−Ｎ接合面積を小さくすること
により、浮遊容量を小さくできる。
【０００４】また、バルク半導体の技術を応用して石英
基板上に薄膜トランジスタを形成して、同じ基板上に絵
素トランジスタや、同じ基板上にこの絵素を駆動するた
めの薄膜トランジスタによるＣ−ＭＯＳ回路を構成して
いる例もある。ところが、このＣ−ＭＯＳ回路は１００
０℃以上の温度で形成したゲート絶縁膜や、イオン注入
後の不純物の活性化を行っているため、歪点が８００℃
以下の安価な大面積のガラス基板が使えない欠点があっ
た。
基板上に薄膜トランジスタを形成して、同じ基板上に絵
素トランジスタや、同じ基板上にこの絵素を駆動するた
めの薄膜トランジスタによるＣ−ＭＯＳ回路を構成して
いる例もある。ところが、このＣ−ＭＯＳ回路は１００
０℃以上の温度で形成したゲート絶縁膜や、イオン注入
後の不純物の活性化を行っているため、歪点が８００℃
以下の安価な大面積のガラス基板が使えない欠点があっ
た。
【０００５】また、サファイア等の単結晶絶縁基板が高
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ2膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ2膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ2膜やＳｉＮ膜は単結晶でないため、その
上シリコン層を被着形成し１０００℃以上の温度のプロ
セスで結晶化すると基板上には多結晶が成長する。この
多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳト
ランジスタを形成しても、そのキャリア移動度はバルク
シリコン上のＭＯＳトランジスタの数分の１程度であ
る。
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ2膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ2膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ2膜やＳｉＮ膜は単結晶でないため、その
上シリコン層を被着形成し１０００℃以上の温度のプロ
セスで結晶化すると基板上には多結晶が成長する。この
多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳト
ランジスタを形成しても、そのキャリア移動度はバルク
シリコン上のＭＯＳトランジスタの数分の１程度であ
る。
【０００６】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。
【０００７】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる３次元ＩＣの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる３次元ＩＣの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。
【０００８】また、３次元素子や液晶表示体の薄膜トラ
ンジスタの形成のために、自己整合型の構造を得るため
に、イオン注入法により不純物を注入し、レーザービー
ムの照射によって薄膜トランジスタのソース領域および
ドレイン領域を形成する試みがなされている。この方法
によれば、６００℃以下の低温プロセスにより、自己整
合型の薄膜トランジスタを形成できる。
ンジスタの形成のために、自己整合型の構造を得るため
に、イオン注入法により不純物を注入し、レーザービー
ムの照射によって薄膜トランジスタのソース領域および
ドレイン領域を形成する試みがなされている。この方法
によれば、６００℃以下の低温プロセスにより、自己整
合型の薄膜トランジスタを形成できる。
【０００９】プラズマＣＶＤあるいは減圧ＣＶＤ、スパ
ッタ法で被着形成された非晶質のシリコン層を、レーザ
ビームの照射により結晶化して、薄膜トランジスタの移
動度を上昇させる試みがなされているが、多結晶シリコ
ン層を薄膜トランジスタの活性層に用いる場合、活性層
が２０ｎｍ〜５０ｎｍ程度の膜厚であると移動度が大き
くソース・ドレイン間のリーク電流が少ない特性が得ら
れることが知られているが、薄膜トランジスタの、ゲー
ト電極とソース領域と間のおよびゲート電極とドレイン
領域の間の寄生容量を発生しないようにゲート電極に対
して自己整合型の薄膜トランジスタ製作するためには、
２０ｎｍ〜５０ｎｍの薄膜の多結晶シリコン層に不純物
を注入し活性化する必要がある。しかしながら、イオン
注入法などで２０ｎｍ〜５０ｎｍの薄膜の多結晶シリコ
ン層に注入し活性化するためには、熱アニール法では６
００時間で３０時間以上もの熱アニール処理を施す必要
がある。または、最近レーザービームを不純物が注入さ
れたシリコン層に照射して活性化する試みがなされてい
る。
ッタ法で被着形成された非晶質のシリコン層を、レーザ
ビームの照射により結晶化して、薄膜トランジスタの移
動度を上昇させる試みがなされているが、多結晶シリコ
ン層を薄膜トランジスタの活性層に用いる場合、活性層
が２０ｎｍ〜５０ｎｍ程度の膜厚であると移動度が大き
くソース・ドレイン間のリーク電流が少ない特性が得ら
れることが知られているが、薄膜トランジスタの、ゲー
ト電極とソース領域と間のおよびゲート電極とドレイン
領域の間の寄生容量を発生しないようにゲート電極に対
して自己整合型の薄膜トランジスタ製作するためには、
２０ｎｍ〜５０ｎｍの薄膜の多結晶シリコン層に不純物
を注入し活性化する必要がある。しかしながら、イオン
注入法などで２０ｎｍ〜５０ｎｍの薄膜の多結晶シリコ
ン層に注入し活性化するためには、熱アニール法では６
００時間で３０時間以上もの熱アニール処理を施す必要
がある。または、最近レーザービームを不純物が注入さ
れたシリコン層に照射して活性化する試みがなされてい
る。
【００１０】１辺３０ｃｍ程度の正方形あるいは長方
形、あるいは直径３０ｃｍの円形の基板上に形成されて
いるシリコン層中に、質量非分離型のバケット型のイオ
ンソース装置により均一に不純物を注入する方法が盛ん
に試みられている。イオンソース源となるガスにＰＨ3
を、このイオンソース源ガスの希釈ガスとして水素を用
いて、１５０ｎｍのゲート絶縁膜を貫いてソース・ドレ
イン領域に不純物を注入する場合には、１１０ｋＶの加
速電圧で薄膜トランジスタのソース・ドレイン領域に不
純物であるリンを注入する。質量非分離型のイオン注入
装置の場合には目的とする不純物の他にこの場合には電
荷を有した水素粒子も同時に注入される。
形、あるいは直径３０ｃｍの円形の基板上に形成されて
いるシリコン層中に、質量非分離型のバケット型のイオ
ンソース装置により均一に不純物を注入する方法が盛ん
に試みられている。イオンソース源となるガスにＰＨ3
を、このイオンソース源ガスの希釈ガスとして水素を用
いて、１５０ｎｍのゲート絶縁膜を貫いてソース・ドレ
イン領域に不純物を注入する場合には、１１０ｋＶの加
速電圧で薄膜トランジスタのソース・ドレイン領域に不
純物であるリンを注入する。質量非分離型のイオン注入
装置の場合には目的とする不純物の他にこの場合には電
荷を有した水素粒子も同時に注入される。
【００１１】しかしながら、電荷を有した水素粒子は、
１００ＫｅＶ程度のエネルギーを持っているために、ゲ
ート電極とゲート絶縁膜を通過し、薄膜トランジスタの
チャンネル領域にも水素粒子が注入され、シリコン結晶
の状態を変質させ、あるいはゲート絶縁膜中に捕獲さ
れ、あるいはチャンネルシリコン層とゲート絶縁膜の間
の界面に捕獲されるため、できあがった薄膜トランジス
タの特性はデプレション側にしきい電圧がシフトした
り、捕獲電荷密度の増加、界面準位の増加のために電界
効果移動度が低下する問題があった。
１００ＫｅＶ程度のエネルギーを持っているために、ゲ
ート電極とゲート絶縁膜を通過し、薄膜トランジスタの
チャンネル領域にも水素粒子が注入され、シリコン結晶
の状態を変質させ、あるいはゲート絶縁膜中に捕獲さ
れ、あるいはチャンネルシリコン層とゲート絶縁膜の間
の界面に捕獲されるため、できあがった薄膜トランジス
タの特性はデプレション側にしきい電圧がシフトした
り、捕獲電荷密度の増加、界面準位の増加のために電界
効果移動度が低下する問題があった。
【００１２】
【発明が解決しようとする課題】本発明は、上記の点に
鑑み安価なガラス基板が使用できるプロセス温度で、ゲ
ート電極に対して、バケット型の質量非分離方式のイオ
ン注入装置を使用してソース領域およびドレイン領域を
自己整合的に形成された電気的特性の優れた薄膜トラン
ジスタの製造方法を提供するものである。
鑑み安価なガラス基板が使用できるプロセス温度で、ゲ
ート電極に対して、バケット型の質量非分離方式のイオ
ン注入装置を使用してソース領域およびドレイン領域を
自己整合的に形成された電気的特性の優れた薄膜トラン
ジスタの製造方法を提供するものである。
【００１３】また、本発明は、基板全面に渡って均一
に、ソース領域およびドレイン領域を自己整合的に形成
する薄膜トランジスタの製造方法を提供するものであ
る。
に、ソース領域およびドレイン領域を自己整合的に形成
する薄膜トランジスタの製造方法を提供するものであ
る。
【００１４】また、本発明は、安価なガラス基板が使用
できるプロセス温度で、ソース・ゲート間およびドレイ
ン・ゲート間のリーク電流の発生が少ない自己整合型の
薄膜トランジスタの製造方法を提供するものである。
できるプロセス温度で、ソース・ゲート間およびドレイ
ン・ゲート間のリーク電流の発生が少ない自己整合型の
薄膜トランジスタの製造方法を提供するものである。
【００１５】
【課題を解決するための手段】本発明は、絶縁基板上に
シリコン層を被着形成する工程と、上記シリコン層をパ
ターニングする工程と、上記シリコン層を覆うように第
１の絶縁薄膜を被着形成する工程と、上記絶縁薄膜を覆
うように、第１の絶縁薄膜と異なる誘電率である第２の
絶縁薄膜を被着形成する工程と、上記第２の絶縁薄膜上
にゲート電極を被着形成する工程と、上記ゲート電極を
マスクにして第２の絶縁薄膜をパターニングする工程
と、第１の絶縁薄膜を通して上記シリコン層に不純物を
イオン注入する工程と、レーザービームを照射すること
によって該不純物を活性化する工程とを含むことを特徴
とする薄膜トランジスタの製造方法である。
シリコン層を被着形成する工程と、上記シリコン層をパ
ターニングする工程と、上記シリコン層を覆うように第
１の絶縁薄膜を被着形成する工程と、上記絶縁薄膜を覆
うように、第１の絶縁薄膜と異なる誘電率である第２の
絶縁薄膜を被着形成する工程と、上記第２の絶縁薄膜上
にゲート電極を被着形成する工程と、上記ゲート電極を
マスクにして第２の絶縁薄膜をパターニングする工程
と、第１の絶縁薄膜を通して上記シリコン層に不純物を
イオン注入する工程と、レーザービームを照射すること
によって該不純物を活性化する工程とを含むことを特徴
とする薄膜トランジスタの製造方法である。
【００１６】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。
説明する。
【００１７】図１〜図５は薄膜トランジスタの製造方法
をの実施例を示す。
をの実施例を示す。
【００１８】図１に示すように、耐熱性ガラス基板など
の絶縁性基板上に、常圧化学気相成長法（ＡＰＣＶＤ
法）、あるいは電子サイクロトロンＣＶＤ法（ＥＣＲ−
ＣＶＤ法）により酸化シリコン層ＵＬＹを２５０ｎｍ被
着形成する。この酸化シリコン薄膜の役目は、耐熱性ガ
ラス基板の構成元素であるＡｌ原子、Ｐ原子などの原子
が薄膜トランジスタのシリコン層中への拡散を防止す
る。耐熱性ガラスが若干の、たとえば原子数比にして１
００ｐｐｍ程度のＮａ原子を含むときには、このＮａ原
子の拡散を防止するために、ガラス基板上にプラズマＣ
ＶＤ法により窒化珪素膜を１５０ｎｍ被着形成する。ま
たは、上記の方法によって形成された窒化珪素膜上にさ
らに酸化シリコン膜を被着形成してもよい。
の絶縁性基板上に、常圧化学気相成長法（ＡＰＣＶＤ
法）、あるいは電子サイクロトロンＣＶＤ法（ＥＣＲ−
ＣＶＤ法）により酸化シリコン層ＵＬＹを２５０ｎｍ被
着形成する。この酸化シリコン薄膜の役目は、耐熱性ガ
ラス基板の構成元素であるＡｌ原子、Ｐ原子などの原子
が薄膜トランジスタのシリコン層中への拡散を防止す
る。耐熱性ガラスが若干の、たとえば原子数比にして１
００ｐｐｍ程度のＮａ原子を含むときには、このＮａ原
子の拡散を防止するために、ガラス基板上にプラズマＣ
ＶＤ法により窒化珪素膜を１５０ｎｍ被着形成する。ま
たは、上記の方法によって形成された窒化珪素膜上にさ
らに酸化シリコン膜を被着形成してもよい。
【００１９】次に、酸化シリコン膜ＵＬＹの上に不純物
を含んだ厚みが１５０ｎｍであるシリコン層を減圧化学
気相成長法により被着形成する。ｎ型の薄膜トランジス
タを製造する場合にはＰ、Ａｓを不純物とすればよい。
またｐ型の薄膜トランジスタを製造する場合には、減圧
化学気相成長法（ＬＰＣＶＤ）により、不純物を含まな
いシリコン層を形成し、イオン注入法によりＢを注入
し、６００℃２時間のアニールあるいはレーザビームを
照射して不純物を活性化することにより、ｐ型の不純物
を含んだシリコン層を形成することができる。さらに、
上記で形成した不純物を含んだシリコン層をフォトリソ
グラフィー法によりパターニングして、不純物を含んだ
シリコン島ＰＡＤを形成する。
を含んだ厚みが１５０ｎｍであるシリコン層を減圧化学
気相成長法により被着形成する。ｎ型の薄膜トランジス
タを製造する場合にはＰ、Ａｓを不純物とすればよい。
またｐ型の薄膜トランジスタを製造する場合には、減圧
化学気相成長法（ＬＰＣＶＤ）により、不純物を含まな
いシリコン層を形成し、イオン注入法によりＢを注入
し、６００℃２時間のアニールあるいはレーザビームを
照射して不純物を活性化することにより、ｐ型の不純物
を含んだシリコン層を形成することができる。さらに、
上記で形成した不純物を含んだシリコン層をフォトリソ
グラフィー法によりパターニングして、不純物を含んだ
シリコン島ＰＡＤを形成する。
【００２０】次に、ＬＰＣＶＤ法により、５５０℃の温
度で不純物を含まないシリコン層ＣＰＳを上で形成した
不純物を含んだシリコン層を覆うように２５ｎｍの厚み
で被着形成する。この不純物を含まないシリコン層を形
成するときのＬＰＣＶＤの反応ガスであるモノシランの
流量が２０ｓｃｃｍであるときには、不純物を含まない
シリコン層は非晶質である。この非晶質シリコン層に波
長３０８ｎｍのＸｅＣｌエキシマレーザを非晶質シリコ
ン層直前で２３０ｍＪｃｍ-2の強度で照射して、この非
晶質シリコン層を結晶化する。あるいは、６００℃４８
時間の窒素雰囲気中の熱アニールによって固相成長する
ことにより多結晶シリコンにした後に、ＸｅＣｌエキシ
マレーザを照射した多結晶シリコン層を形成しても良
い。
度で不純物を含まないシリコン層ＣＰＳを上で形成した
不純物を含んだシリコン層を覆うように２５ｎｍの厚み
で被着形成する。この不純物を含まないシリコン層を形
成するときのＬＰＣＶＤの反応ガスであるモノシランの
流量が２０ｓｃｃｍであるときには、不純物を含まない
シリコン層は非晶質である。この非晶質シリコン層に波
長３０８ｎｍのＸｅＣｌエキシマレーザを非晶質シリコ
ン層直前で２３０ｍＪｃｍ-2の強度で照射して、この非
晶質シリコン層を結晶化する。あるいは、６００℃４８
時間の窒素雰囲気中の熱アニールによって固相成長する
ことにより多結晶シリコンにした後に、ＸｅＣｌエキシ
マレーザを照射した多結晶シリコン層を形成しても良
い。
【００２１】あるいは、シリコン層ＣＰＳは、ＬＰＣＶ
Ｄ法により６００℃の温度で多結晶シリコン膜を被着形
成しても良い。
Ｄ法により６００℃の温度で多結晶シリコン膜を被着形
成しても良い。
【００２２】次に、このシリコン層ＣＰＳをリソグラフ
ィー法によってパターニングする。次に、上記の酸化シ
リコン層ＵＬＹ、不純物を含むシリコン層ＰＡＤおよび
不純物を含まないシリコン層ＣＰＳを覆うように、ＥＣ
Ｒ−ＣＶＤにより厚み１３０ｎｍの酸化シリコン層ＦＩ
Ｓを被着形成する。
ィー法によってパターニングする。次に、上記の酸化シ
リコン層ＵＬＹ、不純物を含むシリコン層ＰＡＤおよび
不純物を含まないシリコン層ＣＰＳを覆うように、ＥＣ
Ｒ−ＣＶＤにより厚み１３０ｎｍの酸化シリコン層ＦＩ
Ｓを被着形成する。
【００２３】次に、上記の酸化シリコン層ＦＩＳを覆う
ように、スパッタ法により１４０ｎｍの厚みの酸化タン
タルＳＩＳを被着形成する。スパッタ法により形成され
た酸化タンタルは、被誘電率が２８から３０である一
方、酸化シリコン層の被誘電率は３．９であるので、Ｍ
ＯＳキャパシターの絶縁膜の電気的な効果は、２０ｎｍ
の二酸化シリコン層に匹敵する。よって、第１の絶縁膜
である１３０ｎｍの酸化シリコン層と第２の絶縁膜であ
る１４０ｎｍの酸化タンタルの２層の幾何学的な厚みは
２７０ｎｍであるが、ＭＯＳキャパシターの絶縁膜とし
ての電気的な効果は二酸化シリコン膜に換算して１５０
ｎｍと同じ作用がある。
ように、スパッタ法により１４０ｎｍの厚みの酸化タン
タルＳＩＳを被着形成する。スパッタ法により形成され
た酸化タンタルは、被誘電率が２８から３０である一
方、酸化シリコン層の被誘電率は３．９であるので、Ｍ
ＯＳキャパシターの絶縁膜の電気的な効果は、２０ｎｍ
の二酸化シリコン層に匹敵する。よって、第１の絶縁膜
である１３０ｎｍの酸化シリコン層と第２の絶縁膜であ
る１４０ｎｍの酸化タンタルの２層の幾何学的な厚みは
２７０ｎｍであるが、ＭＯＳキャパシターの絶縁膜とし
ての電気的な効果は二酸化シリコン膜に換算して１５０
ｎｍと同じ作用がある。
【００２４】次に、上記の第２の絶縁膜である酸化タン
タルＳＩＳ上にスパッタ法により１５０ｎｍの厚みのタ
ンタルＧＴＬを被着形成する。次にリソグラフィー法に
よりレジスト膜ＲＳＴを図１に示すように形成する。
タルＳＩＳ上にスパッタ法により１５０ｎｍの厚みのタ
ンタルＧＴＬを被着形成する。次にリソグラフィー法に
よりレジスト膜ＲＳＴを図１に示すように形成する。
【００２５】次に、図２に示すように図１で示したレジ
スト膜ＲＳＴをマスクにして、タンタル薄膜ＧＴＬと酸
化タンタルＳＩＳを４弗化メタンで化学的ドライエッチ
法でエッチングする。これによってゲート電極ＧＴＥが
形成される。酸化タンタルＳＩＳをエッチングした後に
レジスト膜ＲＳＴを除去することによって図２に示した
形状になる。
スト膜ＲＳＴをマスクにして、タンタル薄膜ＧＴＬと酸
化タンタルＳＩＳを４弗化メタンで化学的ドライエッチ
法でエッチングする。これによってゲート電極ＧＴＥが
形成される。酸化タンタルＳＩＳをエッチングした後に
レジスト膜ＲＳＴを除去することによって図２に示した
形状になる。
【００２６】次に、図３に示すようにバケット型の質量
非分離型のイオン注入装置によって、ゲート絶縁膜であ
る第１の絶縁膜ＦＩＳを貫いて、ゲート電極ＧＴＤに対
して自己整合的にシリコン層ＣＰＳに必要な不純物を注
入する。製造する薄膜トランジスタがｎ型である場合に
は、イオン注入装置に導入するガスにＰＨ3とＨ2を使
い、プラズマを発生させ、１００ｋＶの加速電圧でイオ
ン注入する。この発明で使用したイオン注入装置は質量
非分離型であるため、31Ｐ+のイオンばかりでなく電荷
を有した水素粒子もソース・ドレイン領域に注入され
る。１００ｋＶの高電圧で加速されて注入された水素粒
子は、絶縁膜に対する透過能力が大きいため１３０ｎｍ
の第１の絶縁膜を容易に通過してソース・ドレイン領域
のシリコン層中に到達する。31Ｐ+と同時に水素粒子が
シリコン層ＣＰＳ中に注入されると、６００℃程度の熱
アニールを加えなくても、不純物であるＰが活性化して
抵抗を得ることができるが、チャンネル層中に高エネル
ギーの電荷を持った水素粒子が注入されると、チャンネ
ルシリコン層と酸化シリコン膜ＦＩＳの界面の界面準位
を増加させる作用があり、薄膜トランジスタの伝達特性
を劣化させる。
非分離型のイオン注入装置によって、ゲート絶縁膜であ
る第１の絶縁膜ＦＩＳを貫いて、ゲート電極ＧＴＤに対
して自己整合的にシリコン層ＣＰＳに必要な不純物を注
入する。製造する薄膜トランジスタがｎ型である場合に
は、イオン注入装置に導入するガスにＰＨ3とＨ2を使
い、プラズマを発生させ、１００ｋＶの加速電圧でイオ
ン注入する。この発明で使用したイオン注入装置は質量
非分離型であるため、31Ｐ+のイオンばかりでなく電荷
を有した水素粒子もソース・ドレイン領域に注入され
る。１００ｋＶの高電圧で加速されて注入された水素粒
子は、絶縁膜に対する透過能力が大きいため１３０ｎｍ
の第１の絶縁膜を容易に通過してソース・ドレイン領域
のシリコン層中に到達する。31Ｐ+と同時に水素粒子が
シリコン層ＣＰＳ中に注入されると、６００℃程度の熱
アニールを加えなくても、不純物であるＰが活性化して
抵抗を得ることができるが、チャンネル層中に高エネル
ギーの電荷を持った水素粒子が注入されると、チャンネ
ルシリコン層と酸化シリコン膜ＦＩＳの界面の界面準位
を増加させる作用があり、薄膜トランジスタの伝達特性
を劣化させる。
【００２７】ところが、チャンネル部シリコン層中に注
入される水素粒子のエネルギーが３０ｋＶ程度と小さい
場合には、界面準位を増加することはなく、かえって界
面準位を減少させる働きがある。これは水素プラズマ処
理によって界面準位が減少することと同じ作用であると
考えられる。
入される水素粒子のエネルギーが３０ｋＶ程度と小さい
場合には、界面準位を増加することはなく、かえって界
面準位を減少させる働きがある。これは水素プラズマ処
理によって界面準位が減少することと同じ作用であると
考えられる。
【００２８】そこで、本発明のように、チャンネル部シ
リコン層を覆っているゲート絶縁膜を、第１の絶縁膜で
ある酸化シリコン層ＦＩＳと第２の絶縁膜である酸化タ
ンタル層ＳＩＳを重ねると２７０ｎｍの厚みもあるた
め、１００ｋＶの加速電圧で注入された水素粒子は、上
記２層の絶縁膜によって減速され、チャンネル部のシリ
コン層と酸化シリコン層の界面に界面準位を増加させる
ことはない。
リコン層を覆っているゲート絶縁膜を、第１の絶縁膜で
ある酸化シリコン層ＦＩＳと第２の絶縁膜である酸化タ
ンタル層ＳＩＳを重ねると２７０ｎｍの厚みもあるた
め、１００ｋＶの加速電圧で注入された水素粒子は、上
記２層の絶縁膜によって減速され、チャンネル部のシリ
コン層と酸化シリコン層の界面に界面準位を増加させる
ことはない。
【００２９】また、ｐ型の薄膜トランジスタを製造する
ときには、Ｂ2Ｈ4とＨ2をイオン注入装置のバケットに
導入してプラズマを発生させ、７５ｋＶの加速電圧で、
ホウ素粒子をソース・ドレイン領域に注入する。この方
法でイオン注入されるホウ素粒子は11Ｂ+ではなく、二
つあるいは複数のホウ素原子が構成するクラスターと考
えられるため、質量分離型のイオン注入法に比べ加速電
圧が大きい。このため、リン粒子のイオン注入と同じ理
由で、酸化シリコン層と酸化タンタルで構成する二重の
絶縁膜を形成する必要がある。
ときには、Ｂ2Ｈ4とＨ2をイオン注入装置のバケットに
導入してプラズマを発生させ、７５ｋＶの加速電圧で、
ホウ素粒子をソース・ドレイン領域に注入する。この方
法でイオン注入されるホウ素粒子は11Ｂ+ではなく、二
つあるいは複数のホウ素原子が構成するクラスターと考
えられるため、質量分離型のイオン注入法に比べ加速電
圧が大きい。このため、リン粒子のイオン注入と同じ理
由で、酸化シリコン層と酸化タンタルで構成する二重の
絶縁膜を形成する必要がある。
【００３０】次に、図４に示すようにソース・ドレイン
領域に注入された不純物を活性化するため、波長３０８
ｎｍのＸｅＣｌエキシマレーザを照射する。レーザ照射
条件は、ＦＷＨＭ５０ｎｓのエキシマレーザで酸化シリ
コン膜ＦＩＳ直前のエネルギー密度が２００ｍＪｃｍ-2
である。レーザ照射する時の基板周辺の雰囲気は、大気
で問題ない。このレーザ照射によりソース・ドレイン領
域の抵抗は、１．５×１０-2Ωｃｍ-1となった。
領域に注入された不純物を活性化するため、波長３０８
ｎｍのＸｅＣｌエキシマレーザを照射する。レーザ照射
条件は、ＦＷＨＭ５０ｎｓのエキシマレーザで酸化シリ
コン膜ＦＩＳ直前のエネルギー密度が２００ｍＪｃｍ-2
である。レーザ照射する時の基板周辺の雰囲気は、大気
で問題ない。このレーザ照射によりソース・ドレイン領
域の抵抗は、１．５×１０-2Ωｃｍ-1となった。
【００３１】次に、図５に示すように ゲート電極ＧＴ
Ｅおよび酸化シリコン膜ＦＩＳを覆うように、５００ｎ
ｍの厚みの酸化シリコン層ＩＬＩをＡＰＣＶＤ法により
３００℃で被着形成する。
Ｅおよび酸化シリコン膜ＦＩＳを覆うように、５００ｎ
ｍの厚みの酸化シリコン層ＩＬＩをＡＰＣＶＤ法により
３００℃で被着形成する。
【００３２】次に、図５に示すようにリアクティブイオ
ンエッチング法で配線用の穴を形成し、数％の銅とシリ
コンを含有するアルミニウム薄膜をスパッタ法で被着形
成しリソグラフィー法で、ソース電極ＳＥＤとドレイン
電極ＤＥＤを形成する。ソース電極ＳＥＤとドレイン電
極ＤＥＤが同じ材質で形成されている場合には、この薄
膜トランジスタはシフトレジスタなどの回路構成に用い
られる。また、ソース電極を上記のアルミニウム薄膜
で、ドレイン電極をインジウム・すず酸化物（ＩＴＯ）
をスパッタ法で被着形成しリソグラフィー法で形成すれ
ば、アクティブマトリックス基板の画素トランジスタを
製造できる。
ンエッチング法で配線用の穴を形成し、数％の銅とシリ
コンを含有するアルミニウム薄膜をスパッタ法で被着形
成しリソグラフィー法で、ソース電極ＳＥＤとドレイン
電極ＤＥＤを形成する。ソース電極ＳＥＤとドレイン電
極ＤＥＤが同じ材質で形成されている場合には、この薄
膜トランジスタはシフトレジスタなどの回路構成に用い
られる。また、ソース電極を上記のアルミニウム薄膜
で、ドレイン電極をインジウム・すず酸化物（ＩＴＯ）
をスパッタ法で被着形成しリソグラフィー法で形成すれ
ば、アクティブマトリックス基板の画素トランジスタを
製造できる。
【００３３】次に、ソース電極ＳＤＥとドレイン電極Ｄ
ＥＤおよび酸化シリコン膜ＩＬＩを覆うように、プラズ
マＣＶＤ法により形成した窒化シリコン膜を２００ｎｍ
の厚みで被着形成する。この窒化シリコン膜は、湿度や
不純物などの外部環境から薄膜トランジスタを保護する
ために用いられる。
ＥＤおよび酸化シリコン膜ＩＬＩを覆うように、プラズ
マＣＶＤ法により形成した窒化シリコン膜を２００ｎｍ
の厚みで被着形成する。この窒化シリコン膜は、湿度や
不純物などの外部環境から薄膜トランジスタを保護する
ために用いられる。
【００３４】
【発明の効果】以上説明したように、本発明は、バケッ
ト型の質量非分離型のイオン注入装置で、薄膜トランジ
スタのソース・ドレイン領域に不純物を注入する際に、
ゲート絶縁膜を酸化シリコン膜と誘電率が極めて高い酸
化タンタルの２層構造にすることにより、チャンネル領
域に高エネルギーの水素粒子が注入されないため、界面
準位を増加させることがなく、優れた伝達特性を持つ自
己整合型の薄膜トランジスタを製造することができる。
特に、チャンネル部が固相成長法またはレーザアニール
法により結晶化された移動度が３０ｃｍ2Ｖ-1ｓ-1以上
と極めて高い多結晶シリコン層である場合には、高エネ
ルギーの水素粒子の注入による界面準位の増加する現象
が発生し易いが、本発明によりチャンネル部に高エネル
ギーの水素粒子は注入されないため、移動度の高い伝達
特性の優れた自己整合型の薄膜トランジスタを形成する
ことができる。
ト型の質量非分離型のイオン注入装置で、薄膜トランジ
スタのソース・ドレイン領域に不純物を注入する際に、
ゲート絶縁膜を酸化シリコン膜と誘電率が極めて高い酸
化タンタルの２層構造にすることにより、チャンネル領
域に高エネルギーの水素粒子が注入されないため、界面
準位を増加させることがなく、優れた伝達特性を持つ自
己整合型の薄膜トランジスタを製造することができる。
特に、チャンネル部が固相成長法またはレーザアニール
法により結晶化された移動度が３０ｃｍ2Ｖ-1ｓ-1以上
と極めて高い多結晶シリコン層である場合には、高エネ
ルギーの水素粒子の注入による界面準位の増加する現象
が発生し易いが、本発明によりチャンネル部に高エネル
ギーの水素粒子は注入されないため、移動度の高い伝達
特性の優れた自己整合型の薄膜トランジスタを形成する
ことができる。
【００３５】また、本発明は、バケット型の質量非分離
型のイオン注入装置を用いるため、直径３０ｃｍの円板
以上の大面積にわたって自己整合型の薄膜トランジスタ
を形成することができる。
型のイオン注入装置を用いるため、直径３０ｃｍの円板
以上の大面積にわたって自己整合型の薄膜トランジスタ
を形成することができる。
【００３６】また、本発明は、ソース・ドレイン領域に
注入された不純物を、レーザビームの照射により活性化
するので、１．５×１０-2Ωｃｍ-1以下の低い抵抗を持
つソース・ドレイン領域をもつ薄膜トランジスタを形成
することができる。これにより、チャンネル部が固相成
長法またはレーザアニール法により結晶化された移動度
が３０ｃｍ2Ｖ-1ｓ-1以上と極めて高い多結晶シリコン
層であっても、ソース・ドレイン領域が寄生抵抗となら
ない優れた薄膜トランジスタを製造することができる。
注入された不純物を、レーザビームの照射により活性化
するので、１．５×１０-2Ωｃｍ-1以下の低い抵抗を持
つソース・ドレイン領域をもつ薄膜トランジスタを形成
することができる。これにより、チャンネル部が固相成
長法またはレーザアニール法により結晶化された移動度
が３０ｃｍ2Ｖ-1ｓ-1以上と極めて高い多結晶シリコン
層であっても、ソース・ドレイン領域が寄生抵抗となら
ない優れた薄膜トランジスタを製造することができる。
【００３７】また、本発明は、ゲート絶縁膜が２７０ｎ
ｍと大変厚いため、ソース電極とゲート電極、およびゲ
ート電極とドレイン電極の間の絶縁耐圧が１×１０7Ｖ
ｃｍ-1以上と極めて高い、ゲート電極に対して自己整合
的な薄膜トランジスタを形成することができる。
ｍと大変厚いため、ソース電極とゲート電極、およびゲ
ート電極とドレイン電極の間の絶縁耐圧が１×１０7Ｖ
ｃｍ-1以上と極めて高い、ゲート電極に対して自己整合
的な薄膜トランジスタを形成することができる。
【００３８】また、本発明による薄膜トランジスタをア
クティブマトリックス型の液晶表示帯の画素に用いる場
合には、前記寄生容量の少ない自己整合的な薄膜トラン
ジスタであるために、前記画面全体に渡って、色ムラ、
フリッカー、ゲート信号の遅延などのない良質な画像を
得ることができる。
クティブマトリックス型の液晶表示帯の画素に用いる場
合には、前記寄生容量の少ない自己整合的な薄膜トラン
ジスタであるために、前記画面全体に渡って、色ムラ、
フリッカー、ゲート信号の遅延などのない良質な画像を
得ることができる。
【００３９】また、本発明の薄膜トランジスタの製造方
法では、絶縁基板に安価なガラスを用いることができる
ため、大面積の液晶表示体を製造することができる。
法では、絶縁基板に安価なガラスを用いることができる
ため、大面積の液晶表示体を製造することができる。
【００４０】さらに、本発明は高性能の三次元素子の製
造にも適用可能である。
造にも適用可能である。
【図１】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図２】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図３】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図４】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図５】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
ＧＬＳ …耐熱性ガラス基板 ＰＡＤ …不純物を含んだシリコン層 ＣＰＳ …シリコン層 ＦＩＳ …酸化シリコン膜 ＳＩＳ …酸化タンタル膜 ＧＴＬ …タンタル薄膜 ＲＳＴ …レジスト層 ＧＴＥ …ゲート電極 ＩＩＰ …バケット型質量非分離型のイオン注入 ＬＳＲ …レーザビームの照射 ＩＬＩ …酸化シリコン層 ＳＥＤ …ソース電極 ＤＥＤ …ドレイン電極 ＰＳＬ …窒化シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/266 27/12 Ｚ 8728−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｍ 8617−4Ｍ Ｈ 9056−4Ｍ 29/78 ３１１ Ｇ
Claims (2)
- 【請求項１】 誘電率の異なる複数の絶縁膜によってゲ
ート絶縁膜が形成されているゲート電極に対して自己整
合的にソース・ドレイン領域が構成されていることを特
徴とする薄膜トランジスタ。 - 【請求項２】 絶縁基板上にシリコン層を被着形成する
工程と、上記シリコン層をパターニングする工程と、上
記シリコン層を覆うように複数の異なる絶縁膜を順次被
着形成する工程と、上記ゲート電極をマスクにしてシリ
コン層に接触している絶縁膜以外の絶縁膜をパターニン
グする工程と、シリコン層に接触している絶縁膜を通し
て上記シリコン層に不純物を質量非分離型のイオン注入
装置により不純物をイオン注入する工程と、レーザービ
ームを照射することによって該不純物を活性化する工程
とを含むことを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34134791A JPH05175231A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34134791A JPH05175231A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175231A true JPH05175231A (ja) | 1993-07-13 |
Family
ID=18345362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34134791A Pending JPH05175231A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175231A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| KR20170028986A (ko) * | 2014-09-02 | 2017-03-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 산화물 반도체 tft 기판의 제작방법 및 구조 |
| JP2019054301A (ja) * | 2011-05-11 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-12-24 JP JP34134791A patent/JPH05175231A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2019054301A (ja) * | 2011-05-11 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20170028986A (ko) * | 2014-09-02 | 2017-03-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 산화물 반도체 tft 기판의 제작방법 및 구조 |
| JP2017526185A (ja) * | 2014-09-02 | 2017-09-07 | 深▲セン▼市華星光電技術有限公司 | 酸化物半導体ｔｆｔ基板の製造方法及びその構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954855A (en) | Thin film transistor formed on insulating substrate | |
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| CN100461378C (zh) | 制造具有驱动集成电路的阵列衬底的方法 | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05175231A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2523019B2 (ja) | 電界効果型半導体装置 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0750418A (ja) | 半導体装置の製造方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP3097254B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| EP0043691A2 (en) | Semiconductor device having a polycrystalline semiconductor film | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20030057150A (ko) | 박막트랜지스터 제조방법 | |
| JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 |