JP3310321B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JP3310321B2 JP3310321B2 JP4988592A JP4988592A JP3310321B2 JP 3310321 B2 JP3310321 B2 JP 3310321B2 JP 4988592 A JP4988592 A JP 4988592A JP 4988592 A JP4988592 A JP 4988592A JP 3310321 B2 JP3310321 B2 JP 3310321B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- transistor
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000011159 matrix material Substances 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- 239000010432 diamond Substances 0.000 claims description 34
- 229910003460 diamond Inorganic materials 0.000 claims description 34
- 239000010408 film Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩや、アクティブ
マトリックス方式の液晶ディスプレイや、イメージセン
サや、液晶シャッターアレイや、３次元集積素子などに
応用される電界効果トランジスタ、特に薄膜トランジス
タとアクティブマトリクス基板の製造方法に関する。
マトリックス方式の液晶ディスプレイや、イメージセン
サや、液晶シャッターアレイや、３次元集積素子などに
応用される電界効果トランジスタ、特に薄膜トランジス
タとアクティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】従来、絶縁基板上の半導体薄膜は、アク
ティブマトリクス型の液晶表示体の画素に応用されてい
るように、次のような利点を有することが知られてい
る。
ティブマトリクス型の液晶表示体の画素に応用されてい
るように、次のような利点を有することが知られてい
る。
【０００３】シリコン基板では実現が困難な、可視光
線を透過するような透明の基板上に均一な特性のトラン
ジスタを形成できる。Ｐ−Ｎ接合面積を小さくするこ
とにより、浮遊容量を小さくできる。
線を透過するような透明の基板上に均一な特性のトラン
ジスタを形成できる。Ｐ−Ｎ接合面積を小さくするこ
とにより、浮遊容量を小さくできる。
【０００４】また、バルク半導体の技術を応用して石英
基板上に薄膜トランジスタを形成して、同じ基板上に画
素トランジスタや、同じ基板上にこの画素を駆動するた
めの薄膜トランジスタによるＣ−ＭＯＳ回路を構成して
いる例もある。ところが、このＣ−ＭＯＳ回路は１００
０℃以上の温度で、ゲート絶縁膜を形成したり、イオン
注入後の不純物の活性化を行っているため、歪点が８０
０℃以下の安価な大面積のガラス基板が使えない欠点が
あった。
基板上に薄膜トランジスタを形成して、同じ基板上に画
素トランジスタや、同じ基板上にこの画素を駆動するた
めの薄膜トランジスタによるＣ−ＭＯＳ回路を構成して
いる例もある。ところが、このＣ−ＭＯＳ回路は１００
０℃以上の温度で、ゲート絶縁膜を形成したり、イオン
注入後の不純物の活性化を行っているため、歪点が８０
０℃以下の安価な大面積のガラス基板が使えない欠点が
あった。
【０００５】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
の薄膜トランジスタでは、１０００℃以上のプロセスを
利用することが出来ないので、減圧化学気相成長法でシ
リコン層を堆積しても、多結晶の粒径は高々数ｎｍであ
るため、この上にＭＯＳトランジスタを形成しても、そ
のキャリア移動度は、バルクシリコン上のＭＯＳトラン
ジスタの数十分の１程度である。
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
の薄膜トランジスタでは、１０００℃以上のプロセスを
利用することが出来ないので、減圧化学気相成長法でシ
リコン層を堆積しても、多結晶の粒径は高々数ｎｍであ
るため、この上にＭＯＳトランジスタを形成しても、そ
のキャリア移動度は、バルクシリコン上のＭＯＳトラン
ジスタの数十分の１程度である。
【０００６】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる３次元ＩＣの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる３次元ＩＣの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。
【０００７】シリコン基板に構成された電界効果トラン
ジスタの移動度は300cm2V-1・s-1以上の移動度であるた
めきわめて高速な回路を構成できる。高速駆動している
とき、電流経路のシリコンには、ジュール熱による熱の
発生が問題になるが、シリコン基板は熱伝導率が、室温
で１４５Ｗｍ-1Ｋ-1であるため、ジュール熱の発生によ
りトランジスタの特性が劣化することは希である。とこ
ろが、従来の石英基板などのガラス基板上の駆動回路の
移動度が２００ｃｍ2Ｖ-1・ｓ-1程度の薄膜トランジス
タは、チャンネル部の活性シリコン層は酸化シリコン薄
膜などの熱伝導率の低い材質で挟んでいるため、活性シ
リコン層に流れる電流により発生する４００Ｗｃｍ-2程
度のジュール熱の放散ができないため、薄膜トランジス
タの動作温度が上昇し、長時間の使用で閾値の変化や移
動度の低下などの電気的特性が劣化する問題点があっ
た。シリコン薄膜を活性層に利用した薄膜トランジスタ
は活性シリコン層の厚みが薄いほど、移動度が上昇し、
ソース・ドレイン間のリーク電流が極めて小さくなる性
質がある。
ジスタの移動度は300cm2V-1・s-1以上の移動度であるた
めきわめて高速な回路を構成できる。高速駆動している
とき、電流経路のシリコンには、ジュール熱による熱の
発生が問題になるが、シリコン基板は熱伝導率が、室温
で１４５Ｗｍ-1Ｋ-1であるため、ジュール熱の発生によ
りトランジスタの特性が劣化することは希である。とこ
ろが、従来の石英基板などのガラス基板上の駆動回路の
移動度が２００ｃｍ2Ｖ-1・ｓ-1程度の薄膜トランジス
タは、チャンネル部の活性シリコン層は酸化シリコン薄
膜などの熱伝導率の低い材質で挟んでいるため、活性シ
リコン層に流れる電流により発生する４００Ｗｃｍ-2程
度のジュール熱の放散ができないため、薄膜トランジス
タの動作温度が上昇し、長時間の使用で閾値の変化や移
動度の低下などの電気的特性が劣化する問題点があっ
た。シリコン薄膜を活性層に利用した薄膜トランジスタ
は活性シリコン層の厚みが薄いほど、移動度が上昇し、
ソース・ドレイン間のリーク電流が極めて小さくなる性
質がある。
【０００８】ＸｅＣｌエキシマレーザビームを照射して
２５ｎｍの超薄膜のシリコン薄膜を結晶化すると、平面
方向について最大１５０ｎｍ程度の粒径の多結晶シリコ
ンが得られ、この多結晶シリコン薄膜を利用すると薄膜
トランジスタの特性が、レーザビームを照射しないもの
に比べて２ｃｍ2Ｖ-1・ｓ-1から１５０ｃｍ2Ｖ-1・ｓ-1
へ著しく向上するが、しかしながら、図１４の特性曲線
ａに示すように最大粒径を得る為のレーザビームの照射
エネルギーの照射範囲△Ｅ1が極めて狭く、量産性に乏
しい問題点があった。
２５ｎｍの超薄膜のシリコン薄膜を結晶化すると、平面
方向について最大１５０ｎｍ程度の粒径の多結晶シリコ
ンが得られ、この多結晶シリコン薄膜を利用すると薄膜
トランジスタの特性が、レーザビームを照射しないもの
に比べて２ｃｍ2Ｖ-1・ｓ-1から１５０ｃｍ2Ｖ-1・ｓ-1
へ著しく向上するが、しかしながら、図１４の特性曲線
ａに示すように最大粒径を得る為のレーザビームの照射
エネルギーの照射範囲△Ｅ1が極めて狭く、量産性に乏
しい問題点があった。
【０００９】この原因は、熱伝導率の低い絶縁膜上に形
成されていると、レーザ照射されたシリコン薄膜中に発
生した過剰の熱エネルギーがスムースに放散できずに、
シリコン薄膜が非晶質化してしまうからである。
成されていると、レーザ照射されたシリコン薄膜中に発
生した過剰の熱エネルギーがスムースに放散できずに、
シリコン薄膜が非晶質化してしまうからである。
【００１０】
【発明が解決しようとする課題】本発明は、透明基板周
辺に高移動度の薄膜トランジスタによって構成された駆
動回路のジュール熱発生による特性劣化を防止する構造
を有するアクティブマトリクス基板の製造方法を提供す
るものである。
辺に高移動度の薄膜トランジスタによって構成された駆
動回路のジュール熱発生による特性劣化を防止する構造
を有するアクティブマトリクス基板の製造方法を提供す
るものである。
【００１１】また、本発明は、エキシマレーザー等のエ
ネルギービームの照射により大粒径で結晶性の優れた多
結晶シリコン薄膜を形成し、特性の優れた薄膜トランジ
スタで構成されたC-MOS回路を有するアクティブマトリ
クス基板の製造方法を提供するものである。
ネルギービームの照射により大粒径で結晶性の優れた多
結晶シリコン薄膜を形成し、特性の優れた薄膜トランジ
スタで構成されたC-MOS回路を有するアクティブマトリ
クス基板の製造方法を提供するものである。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のアクティブマトリクス基板の製造方法
は、可視光線を透過する基板上に酸化シリコン膜を形成
する工程と、フォトリソグラフィー法により、少なくと
も薄膜トランジスタを形成する領域の基板表面を露出さ
せる工程と、前記薄膜トランジスタを形成する領域に選
択的に多結晶ダイヤモンド薄膜を形成する工程と、該多
結晶ダイヤモンド薄膜を平坦化する工程と、該平坦化さ
れた多結晶ダイヤモンド薄膜上にチャネル領域となるシ
リコン薄膜を形成する工程と、該シリコン薄膜にエネル
ギービームを照射して結晶化する工程と、該シリコン薄
膜上にゲート絶縁膜を成膜してなる薄膜トランジスタを
形成する工程とを有することを特徴とする。
めに、本発明のアクティブマトリクス基板の製造方法
は、可視光線を透過する基板上に酸化シリコン膜を形成
する工程と、フォトリソグラフィー法により、少なくと
も薄膜トランジスタを形成する領域の基板表面を露出さ
せる工程と、前記薄膜トランジスタを形成する領域に選
択的に多結晶ダイヤモンド薄膜を形成する工程と、該多
結晶ダイヤモンド薄膜を平坦化する工程と、該平坦化さ
れた多結晶ダイヤモンド薄膜上にチャネル領域となるシ
リコン薄膜を形成する工程と、該シリコン薄膜にエネル
ギービームを照射して結晶化する工程と、該シリコン薄
膜上にゲート絶縁膜を成膜してなる薄膜トランジスタを
形成する工程とを有することを特徴とする。
【００１３】
【００１４】
【実施例】以下に、本発明の詳細を図に示しながら説明
する。
する。
【００１５】図１に本発明を応用したアクティブマトリ
クス基板の構成図を示す。実施例のアクティブマトリク
ス基板は、表示領域に配置されている画素トランジスタ
や画素ダイオードを駆動するための薄膜トランジスタで
構成された駆動回路が、表示領域ＤＰＡの周囲に構成さ
れている。駆動回路はデーター線に信号を送る信号線側
駆動回路ＤＤＡと走査線側駆動回路ＳＤＡで構成されて
いる。表示領域の解像度が１２８０×１０２４画素であ
り、走査線の駆動周波数が６０Ｈｚで画素を点順次方式
で駆動する場合には、ＣＭＯＳの信号線側駆動回路のバ
ッファー用の薄膜トランジスタは、チャンネル部が長さ
４μｍであり幅４００μｍの寸法であれば、１０ｍＡの
電流が必要になる。このとき、バッファートランジスタ
は５８０Ｗｃｍ-2のジュール熱を発生する。この大量の
熱を放散するために、駆動回路を構成する領域にダイヤ
モンド薄膜ＤＭＦを形成する。ダイヤモンド薄膜ＤＭＦ
は駆動回路領域より広く基板に被着形成すると、より良
い。ダイヤモンドは極めて熱伝導率が高いので、薄膜ト
ランジスタの冷却材の能力があり、薄膜トランジスタの
劣化を防止できる。
クス基板の構成図を示す。実施例のアクティブマトリク
ス基板は、表示領域に配置されている画素トランジスタ
や画素ダイオードを駆動するための薄膜トランジスタで
構成された駆動回路が、表示領域ＤＰＡの周囲に構成さ
れている。駆動回路はデーター線に信号を送る信号線側
駆動回路ＤＤＡと走査線側駆動回路ＳＤＡで構成されて
いる。表示領域の解像度が１２８０×１０２４画素であ
り、走査線の駆動周波数が６０Ｈｚで画素を点順次方式
で駆動する場合には、ＣＭＯＳの信号線側駆動回路のバ
ッファー用の薄膜トランジスタは、チャンネル部が長さ
４μｍであり幅４００μｍの寸法であれば、１０ｍＡの
電流が必要になる。このとき、バッファートランジスタ
は５８０Ｗｃｍ-2のジュール熱を発生する。この大量の
熱を放散するために、駆動回路を構成する領域にダイヤ
モンド薄膜ＤＭＦを形成する。ダイヤモンド薄膜ＤＭＦ
は駆動回路領域より広く基板に被着形成すると、より良
い。ダイヤモンドは極めて熱伝導率が高いので、薄膜ト
ランジスタの冷却材の能力があり、薄膜トランジスタの
劣化を防止できる。
【００１６】駆動回路を構成する薄膜トランジスタは、
上記のように大量の熱を発生するが、アクティブマトリ
ックスの表示領域の画素トランジスタは大電流を必要と
しないため、つまり、大量の熱を発生しないためダイヤ
モンド薄膜を必ずしも形成する必要はない。しかし、画
素トランジスタが大量の熱を発生する場合には高速駆
動、画素電極以外の部分にダイヤモンド薄膜を形成して
も良い。図２〜図１４に、アクティブマトリクス基板の
製造工程の断面図を示しながら、本発明の詳細を説明す
る。
上記のように大量の熱を発生するが、アクティブマトリ
ックスの表示領域の画素トランジスタは大電流を必要と
しないため、つまり、大量の熱を発生しないためダイヤ
モンド薄膜を必ずしも形成する必要はない。しかし、画
素トランジスタが大量の熱を発生する場合には高速駆
動、画素電極以外の部分にダイヤモンド薄膜を形成して
も良い。図２〜図１４に、アクティブマトリクス基板の
製造工程の断面図を示しながら、本発明の詳細を説明す
る。
【００１７】まず、図２に示すように結晶性ガラス基板
ＧＬＳの上に、常圧化学気相成長法（ＡＰＣＶＤ）によ
り酸化シリコン膜ＳＤＯを２００ｎｍ被着形成する。酸
化シリコン膜の形成方法には上記の他に、減圧化学気相
成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＣ
ＶＤ）などを用いることができる。次に、ポジレジスト
膜を、スピンコーティング法により酸化シリコン膜ＳＤ
Ｏ上に被着形成し、プリベークしてレジストを硬化す
る。ついで、必要な部分が残るようにマスクを使用して
レジストを感光し、現像液で不必要なレジストを除去す
る。さらにポストベークすることによりマスクを使って
必要な部分を感光して現像しパターニングされたレジス
ト膜ＲＳＳを形成する。
ＧＬＳの上に、常圧化学気相成長法（ＡＰＣＶＤ）によ
り酸化シリコン膜ＳＤＯを２００ｎｍ被着形成する。酸
化シリコン膜の形成方法には上記の他に、減圧化学気相
成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＣ
ＶＤ）などを用いることができる。次に、ポジレジスト
膜を、スピンコーティング法により酸化シリコン膜ＳＤ
Ｏ上に被着形成し、プリベークしてレジストを硬化す
る。ついで、必要な部分が残るようにマスクを使用して
レジストを感光し、現像液で不必要なレジストを除去す
る。さらにポストベークすることによりマスクを使って
必要な部分を感光して現像しパターニングされたレジス
ト膜ＲＳＳを形成する。
【００１８】次に、図３に示すようにフッ酸とフッ化ア
ンモニウムの混合液でレジスト膜ＲＳＳに覆われていな
い部分の酸化シリコン膜ＳＤＯと結晶化ガラスの表面を
エッチング除去する。これによって結晶化ガラスの結晶
成分ＣＲＹが表面に露出する。結晶成分ＣＲＹとして
は、例えばガーネット結晶がよい。次に、レジスト膜Ｒ
ＳＳを硫酸と過酸化水素の混合液で除去する。
ンモニウムの混合液でレジスト膜ＲＳＳに覆われていな
い部分の酸化シリコン膜ＳＤＯと結晶化ガラスの表面を
エッチング除去する。これによって結晶化ガラスの結晶
成分ＣＲＹが表面に露出する。結晶成分ＣＲＹとして
は、例えばガーネット結晶がよい。次に、レジスト膜Ｒ
ＳＳを硫酸と過酸化水素の混合液で除去する。
【００１９】次に、図４に示すように、多結晶ダイヤモ
ンド膜ＰＣＤを化学気相成長法で結晶性ガラス表面が露
出した部分に被着形成する。多結晶ダイヤモンド膜ＰＣ
Ｄの形成条件は、有磁場マイクロプラズマＣＶＤ法によ
り、多結晶ダイヤモンドをガラス基板ＧＬＳ上に平均し
て５００ｎｍの膜厚で被着形成する。このとき、図２で
示すようにガラス表面に露出した結晶成分ＣＲＹが多結
晶ダイヤモンドの結晶の成長核となる。多結晶ダイヤモ
ンド薄膜ＤＩＡを成膜する条件は、例えば、水素ガスで
希釈したＣＨ４とＣＯ２の混合ガスを用い、１Ｔｏｒｒ
以下の低圧で、６００℃の温度で、基板表面の直上で約
１ｋＧの磁界の強さの電子サイクロトロン共鳴条件の反
応条件でダイヤモンド薄膜を形成する。この方法により
形成されたダイヤモンド薄膜は２００〜３００ｎｍの粒
径を持ち、アモルファス成分が極めて少ないダイヤモン
ド結晶である。ダイヤモンド薄膜の形成方法は上記の方
法ばかりでなく、熱フィラメントＣＶＤ法、マイクロ波
プラズマＣＶＤ法、電子サイクロトロン条件ではない有
磁場マイクロ波プラズマＣＶＤ法、熱焼炎法、直流放電
プラズマ法などでもこの発明を構成することができる。
ンド膜ＰＣＤを化学気相成長法で結晶性ガラス表面が露
出した部分に被着形成する。多結晶ダイヤモンド膜ＰＣ
Ｄの形成条件は、有磁場マイクロプラズマＣＶＤ法によ
り、多結晶ダイヤモンドをガラス基板ＧＬＳ上に平均し
て５００ｎｍの膜厚で被着形成する。このとき、図２で
示すようにガラス表面に露出した結晶成分ＣＲＹが多結
晶ダイヤモンドの結晶の成長核となる。多結晶ダイヤモ
ンド薄膜ＤＩＡを成膜する条件は、例えば、水素ガスで
希釈したＣＨ４とＣＯ２の混合ガスを用い、１Ｔｏｒｒ
以下の低圧で、６００℃の温度で、基板表面の直上で約
１ｋＧの磁界の強さの電子サイクロトロン共鳴条件の反
応条件でダイヤモンド薄膜を形成する。この方法により
形成されたダイヤモンド薄膜は２００〜３００ｎｍの粒
径を持ち、アモルファス成分が極めて少ないダイヤモン
ド結晶である。ダイヤモンド薄膜の形成方法は上記の方
法ばかりでなく、熱フィラメントＣＶＤ法、マイクロ波
プラズマＣＶＤ法、電子サイクロトロン条件ではない有
磁場マイクロ波プラズマＣＶＤ法、熱焼炎法、直流放電
プラズマ法などでもこの発明を構成することができる。
【００２０】酸化シリコン膜ＳＤＯの表面にはダイヤモ
ンド結晶が成長するための核が存在しないため、多結晶
ダイヤモンド薄膜が成長しない。この方法により多結晶
ダイヤモンド薄膜ＰＣＤを選択的に形成することが可能
である。
ンド結晶が成長するための核が存在しないため、多結晶
ダイヤモンド薄膜が成長しない。この方法により多結晶
ダイヤモンド薄膜ＰＣＤを選択的に形成することが可能
である。
【００２１】次に、図５に示すように、レジスト膜ＲＳ
Ｔを基板全面にスピンコーティング法により塗布する。
次に、適当な温度によりベーキングしてレジスト膜ＲＳ
Ｔを硬化する。
Ｔを基板全面にスピンコーティング法により塗布する。
次に、適当な温度によりベーキングしてレジスト膜ＲＳ
Ｔを硬化する。
【００２２】つぎに、酸素プラズマを含んだガスで、レ
ジスト膜ＲＳＴと多結晶ダイヤモンド膜ＰＣＤのエッチ
ング速度が同じ条件でドライエッチングを施して、多結
晶ダイヤモンド薄膜を図６に示すように平坦化する。図
６のうち、領域ＤＲＡは駆動回路を構成する薄膜トラン
ジスタが形成される部分を、領域ＰＸＡは表示領域の薄
膜トランジスタが形成される部分を示す。この実施例で
は駆動回路が形成される領域だけ多結晶ダイヤモンドを
形成しているが、必要によっては表示領域の薄膜トラン
ジスタの形成部分にも形成しても良い。
ジスト膜ＲＳＴと多結晶ダイヤモンド膜ＰＣＤのエッチ
ング速度が同じ条件でドライエッチングを施して、多結
晶ダイヤモンド薄膜を図６に示すように平坦化する。図
６のうち、領域ＤＲＡは駆動回路を構成する薄膜トラン
ジスタが形成される部分を、領域ＰＸＡは表示領域の薄
膜トランジスタが形成される部分を示す。この実施例で
は駆動回路が形成される領域だけ多結晶ダイヤモンドを
形成しているが、必要によっては表示領域の薄膜トラン
ジスタの形成部分にも形成しても良い。
【００２３】図７に示すように、酸化シリコン膜ＳＤＯ
と多結晶ダイヤモンドＰＣＤ上に、減圧化学気相成長法
（ＬＰＣＶＤ）で６００℃の温度でフォスフィンとモノ
シランガスの混合ガスで、リンを含んだ多結晶シリコン
膜を被着形成し、フォトリソグラフィー法によりパター
ニングすることにより不純物を含んだ島状のシリコン薄
膜ＩＤＳを１５０ｎｍの厚みで被着形成する。次に、不
純物を含んだシリコン薄膜を覆うように、シリコン薄膜
ＳＬＦを２５ｎｍの厚みで被着形成する。シリコン薄膜
の形成方法は、モノシランを反応ガスにしたＬＰＣＶＤ
法、あるいはプラズマＣＶＤ法、スパッタ法などにより
形成することが可能である。
と多結晶ダイヤモンドＰＣＤ上に、減圧化学気相成長法
（ＬＰＣＶＤ）で６００℃の温度でフォスフィンとモノ
シランガスの混合ガスで、リンを含んだ多結晶シリコン
膜を被着形成し、フォトリソグラフィー法によりパター
ニングすることにより不純物を含んだ島状のシリコン薄
膜ＩＤＳを１５０ｎｍの厚みで被着形成する。次に、不
純物を含んだシリコン薄膜を覆うように、シリコン薄膜
ＳＬＦを２５ｎｍの厚みで被着形成する。シリコン薄膜
の形成方法は、モノシランを反応ガスにしたＬＰＣＶＤ
法、あるいはプラズマＣＶＤ法、スパッタ法などにより
形成することが可能である。
【００２４】次に、図８に示すように、シリコン薄膜を
フォトリソグラフィー法により不純物を含んだシリコン
薄膜ＩＤＳを繋ぐようにパターニングして、駆動回路を
形成する領域のシリコン薄膜を、ＸｅＣｌエキシマレー
ザビームを照射することにより結晶化する。
フォトリソグラフィー法により不純物を含んだシリコン
薄膜ＩＤＳを繋ぐようにパターニングして、駆動回路を
形成する領域のシリコン薄膜を、ＸｅＣｌエキシマレー
ザビームを照射することにより結晶化する。
【００２５】ＸｅＣｌエキシマレーザビームの照射強度
と、レーザ照射により形成した厚みが２５ｎｍの多結晶
シリコン薄膜のＴＥＭで観察した結晶粒径の相関グラフ
を図１５に示す。酸化シリコン層上のシリコン薄膜をレ
ーザ照射すると図１４のグラフの曲線ａに示すように、
粒径が１５０ｎｍ以上のシリコン層を得るためのレーザ
強度の範囲△Ｅ1がわずか２５ｍＪｃｍ-2であるが、多
結晶ダイヤモンド上のシリコン薄膜では、図１５の曲線
ｂに示すように粒径が１５０ｎｍ以上のシリコン層を得
るためのレーザ強度の範囲△Ｅ2が１００ｍＪｃｍ-2と
なり、レーザ発振器の出力の変動が多少あっても、安定
して結晶粒径が１５０ｎｍの多結晶シリコン薄膜を形成
することができる。
と、レーザ照射により形成した厚みが２５ｎｍの多結晶
シリコン薄膜のＴＥＭで観察した結晶粒径の相関グラフ
を図１５に示す。酸化シリコン層上のシリコン薄膜をレ
ーザ照射すると図１４のグラフの曲線ａに示すように、
粒径が１５０ｎｍ以上のシリコン層を得るためのレーザ
強度の範囲△Ｅ1がわずか２５ｍＪｃｍ-2であるが、多
結晶ダイヤモンド上のシリコン薄膜では、図１５の曲線
ｂに示すように粒径が１５０ｎｍ以上のシリコン層を得
るためのレーザ強度の範囲△Ｅ2が１００ｍＪｃｍ-2と
なり、レーザ発振器の出力の変動が多少あっても、安定
して結晶粒径が１５０ｎｍの多結晶シリコン薄膜を形成
することができる。
【００２６】シリコン薄膜がＬＰＣＶＤ法で６００℃で
形成したシリコン薄膜ならば、真空雰囲気で３００ｍＪ
ｃｍ-2のエネルギー強度でＸｅＣｌエキシマレーザーを
照射することにより、図９に示すように平均結晶粒径が
１５０ｎｍの良質の多結晶シリコン薄膜ＰＣＳを形成す
ることができる。上記の実施例ではシリコン薄膜ＳＬＦ
をパターニングした後にレーザ照射による結晶化を施し
たが、パターニングする以前にレーザ照射して、多結晶
シリコン薄膜ＰＣＳを形成しても良い。
形成したシリコン薄膜ならば、真空雰囲気で３００ｍＪ
ｃｍ-2のエネルギー強度でＸｅＣｌエキシマレーザーを
照射することにより、図９に示すように平均結晶粒径が
１５０ｎｍの良質の多結晶シリコン薄膜ＰＣＳを形成す
ることができる。上記の実施例ではシリコン薄膜ＳＬＦ
をパターニングした後にレーザ照射による結晶化を施し
たが、パターニングする以前にレーザ照射して、多結晶
シリコン薄膜ＰＣＳを形成しても良い。
【００２７】次に、図１０に示すように、基板を覆うよ
うに酸素とモノシランを反応ガスに用いた有磁場サイク
ロトロンＣＶＤ法により１２０ｎｍの厚みの酸化シリコ
ン薄膜によるゲート絶縁膜ＧＩＬ被着形成する。次に、
金属薄膜あるいは多結晶シリコン薄膜でゲート電極ＧＥ
Ｌを形成する。次に、ソース・ドレイン領域を形成する
ためにゲート電極ＧＥＬをマスクにして不純物を注入す
る。Ｐ型の薄膜トランジスタを形成にはホウ素、ヒ素な
どを、Ｎ型の薄膜トランジスタの形成にはリンを不純物
にする。不純物のイオン注入条件は、例えば質量分離型
のイオン注入装置の場合、ホウ素をイオン注入するとき
には４０ｋｅＶのエネルギーで３×１０15ｃｍ-2濃度
で、またリンでは１００ｋｅＶのエネルギーで３×１０
15ｃｍ-2濃度である。
うに酸素とモノシランを反応ガスに用いた有磁場サイク
ロトロンＣＶＤ法により１２０ｎｍの厚みの酸化シリコ
ン薄膜によるゲート絶縁膜ＧＩＬ被着形成する。次に、
金属薄膜あるいは多結晶シリコン薄膜でゲート電極ＧＥ
Ｌを形成する。次に、ソース・ドレイン領域を形成する
ためにゲート電極ＧＥＬをマスクにして不純物を注入す
る。Ｐ型の薄膜トランジスタを形成にはホウ素、ヒ素な
どを、Ｎ型の薄膜トランジスタの形成にはリンを不純物
にする。不純物のイオン注入条件は、例えば質量分離型
のイオン注入装置の場合、ホウ素をイオン注入するとき
には４０ｋｅＶのエネルギーで３×１０15ｃｍ-2濃度
で、またリンでは１００ｋｅＶのエネルギーで３×１０
15ｃｍ-2濃度である。
【００２８】上記のイオン注入により、図１１に示すよ
うに不純物が注入されたソース・ドレイン領域ＩＰＳが
形成される。
うに不純物が注入されたソース・ドレイン領域ＩＰＳが
形成される。
【００２９】つぎに、図１２に示すようにソース・ドレ
イン領域ＩＰＳの不純物を活性化するために、ＸｅＣｌ
エキシマレーザを照射する。レーザ照射条件は、大気雰
囲気で、レーザビームの照射強度が２５０ｍＪｃｍ-2で
ある。このレーザ照射の不純物の活性化により、ソース
・ドレイン領域は２．５×１０-3Ωｃｍ-1の抵抗を得
る。このレーザ照射により図１３に示すように、不純物
が活性化されたソース・ドレイン領域ＡＤＳが形成され
る。
イン領域ＩＰＳの不純物を活性化するために、ＸｅＣｌ
エキシマレーザを照射する。レーザ照射条件は、大気雰
囲気で、レーザビームの照射強度が２５０ｍＪｃｍ-2で
ある。このレーザ照射の不純物の活性化により、ソース
・ドレイン領域は２．５×１０-3Ωｃｍ-1の抵抗を得
る。このレーザ照射により図１３に示すように、不純物
が活性化されたソース・ドレイン領域ＡＤＳが形成され
る。
【００３０】次に、図１４に示すように、まず、基板を
覆うようにＣＶＤ法により酸化シリコン膜による層間絶
縁膜ＩＩＬを５００ｎｍ被着形成する。つぎに、層間絶
縁膜ＩＩＬにコンタクト用の窓をフォトリソグラフィー
法により形成し、次にスパッタ法によりアルミニウム薄
膜を８００ｎｍ被着形成し、フォトリソグラフィー法に
よりパターニングしてソース電極ＳＥＤとドレイン電極
ＤＥＤを形成する。また、表示領域の画素トランジスタ
の画素電極ＰＸＥは、ＩＴＯ薄膜により形成する。つぎ
に、外部環境から、素子を保護するためのパッシベーシ
ョン膜ＰＶＬをプラズマＣＶＤ法による２００ｎｍの厚
みの窒化シリコン膜で被着形成して薄膜トランジスタを
完成する。
覆うようにＣＶＤ法により酸化シリコン膜による層間絶
縁膜ＩＩＬを５００ｎｍ被着形成する。つぎに、層間絶
縁膜ＩＩＬにコンタクト用の窓をフォトリソグラフィー
法により形成し、次にスパッタ法によりアルミニウム薄
膜を８００ｎｍ被着形成し、フォトリソグラフィー法に
よりパターニングしてソース電極ＳＥＤとドレイン電極
ＤＥＤを形成する。また、表示領域の画素トランジスタ
の画素電極ＰＸＥは、ＩＴＯ薄膜により形成する。つぎ
に、外部環境から、素子を保護するためのパッシベーシ
ョン膜ＰＶＬをプラズマＣＶＤ法による２００ｎｍの厚
みの窒化シリコン膜で被着形成して薄膜トランジスタを
完成する。
【００３１】
【発明の効果】以上説明したように、高易動度の大電流
を必要とする薄膜トランジスタでも、熱伝導率が極めて
高いダイヤモンド薄膜上に形成することにより、動作温
度が上昇しないので、駆動を長時間続けても閾値の変化
や易動度の低下等のない高性能で信頼性の高い薄膜トラ
ンジスタを形成することが出来る。さらに、ダイヤモン
ド薄膜の表面を平坦化するので、その上に形成されるシ
リコン薄膜も平坦となり、その結果、ゲート絶縁膜は前
記平坦なシリコン薄膜上に形成されることになるので、
極めて平坦なゲート界面を形成することが出来る。その
為に、オン電流や易動度の増大が実現され、従って、本
願発明は、薄膜トランジスタの特性向上に関して大きな
効果を有するものである。
を必要とする薄膜トランジスタでも、熱伝導率が極めて
高いダイヤモンド薄膜上に形成することにより、動作温
度が上昇しないので、駆動を長時間続けても閾値の変化
や易動度の低下等のない高性能で信頼性の高い薄膜トラ
ンジスタを形成することが出来る。さらに、ダイヤモン
ド薄膜の表面を平坦化するので、その上に形成されるシ
リコン薄膜も平坦となり、その結果、ゲート絶縁膜は前
記平坦なシリコン薄膜上に形成されることになるので、
極めて平坦なゲート界面を形成することが出来る。その
為に、オン電流や易動度の増大が実現され、従って、本
願発明は、薄膜トランジスタの特性向上に関して大きな
効果を有するものである。
【００３２】また、熱伝導率が極めて高いダイヤモンド
薄膜上にシリコン層を形成しているので、レーザビーム
の照射により超薄膜でありながら大粒径のシリコン結晶
で構成された多結晶シリコン薄膜を安定して形成するこ
とができる。したがって、高速動作をする駆動回路に必
要な高性能の薄膜トランジスタを工業的に量産化でき
る。
薄膜上にシリコン層を形成しているので、レーザビーム
の照射により超薄膜でありながら大粒径のシリコン結晶
で構成された多結晶シリコン薄膜を安定して形成するこ
とができる。したがって、高速動作をする駆動回路に必
要な高性能の薄膜トランジスタを工業的に量産化でき
る。
【００３３】これにより、高速動作する駆動回路が内蔵
されたアクティブマトリクス基板を製造できるので、ハ
イビジョンのような高精細、高密度の平面表示体を量産
することが可能である。
されたアクティブマトリクス基板を製造できるので、ハ
イビジョンのような高精細、高密度の平面表示体を量産
することが可能である。
【００３４】この発明は、アクティブマトリクス基板ば
かりでなく絶縁体上のＭＯＳトランジスタの製造にも非
常に有効な方法である。
かりでなく絶縁体上のＭＯＳトランジスタの製造にも非
常に有効な方法である。
【００３５】さらに、本発明は高性能の三次元素子の製
造にも適用可能である。
造にも適用可能である。
【図１】 本発明のアクティブマトリクス基板の概略
図。
図。
【図２】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図３】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図４】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図５】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図６】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図７】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図８】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図９】 本発明の薄膜トランジスタの製造方法の工程
図。
図。
【図１０】 本発明の薄膜トランジスタの製造方法の工
程図。
程図。
【図１１】 本発明の薄膜トランジスタの製造方法の工
程図。
程図。
【図１２】 本発明の薄膜トランジスタの製造方法の工
程図。
程図。
【図１３】 本発明の薄膜トランジスタの製造方法の工
程図。
程図。
【図１４】 本発明の薄膜トランジスタの製造方法の工
程図。
程図。
【図１５】 レーザ照射強度と多結晶シリコン薄膜の結
晶粒径の相関図。
晶粒径の相関図。
ＤＰＡ…表示領域 ＤＤＡ…信号線側駆動回路 ＳＤＡ…走査線側駆動回路 ＤＭＦ…ダイヤモンド薄膜 ＧＬＳ…結晶性ガラス基板 ＳＤＯ…酸化シリコン膜 ＲＳＳ…レジスト ＣＲＹ…結晶 ＰＣＤ…多結晶ダイヤモンド薄膜 ＲＳＴ…平坦化用のレジスト ＤＲＡ…駆動回路用トランジスタ形成領域 ＰＸＡ…表示用トランジスタ形成領域 ＩＤＳ…不純物を含んだシリコン島 ＳＬＦ…シリコン薄膜 ＬＳＲ…レーザビーム照射 ＰＣＳ…多結晶シリコン薄膜 ＧＩＬ…ゲート絶縁膜 ＧＥＬ…ゲート電極 ＩＩＰ…イオン注入 ＩＰＳ…不純物が注入されたソース・ドレイン領域 ＡＤＳ…不純物が活性化したソース・ドレイン領域 ＩＩＬ…層間絶縁膜 ＳＥＤ…ソース電極 ＤＥＤ…ドレイン電極 ＰＸＥ…画素電極 ＰＶＬ…パッシベーション膜
フロントページの続き (56)参考文献 特開 平２−259729（ＪＰ，Ａ) 特開 昭60−483（ＪＰ，Ａ) 特開 平２−30697（ＪＰ，Ａ) 特開 平３−183695（ＪＰ，Ａ) 特開 平４−68318（ＪＰ，Ａ) 特開 昭58−4180（ＪＰ，Ａ)
Claims (1)
- 【請求項１】薄膜トランジスタにより構成されるアクテ
ィブマトリクス基板の製造方法において、可視光線を透
過する基板上に酸化シリコン膜を形成する工程と、フォ
トリソグラフィー法により、少なくとも薄膜トランジス
タを形成する領域の基板表面を露出させる工程と、前記
薄膜トランジスタを形成する領域に選択的に多結晶ダイ
ヤモンド薄膜を形成する工程と、該多結晶ダイヤモンド
薄膜を平坦化する工程と、該平坦化された多結晶ダイヤ
モンド薄膜上にチャネル領域となるシリコン薄膜を形成
する工程と、該シリコン薄膜にエネルギービームを照射
して結晶化する工程と、該シリコン薄膜上にゲート絶縁
膜を成膜してなる薄膜トランジスタを形成する工程とを
有することを特徴とするアクティブマトリクス基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4988592A JP3310321B2 (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4988592A JP3310321B2 (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05249491A JPH05249491A (ja) | 1993-09-28 |
| JP3310321B2 true JP3310321B2 (ja) | 2002-08-05 |
Family
ID=12843495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4988592A Expired - Fee Related JP3310321B2 (ja) | 1992-03-06 | 1992-03-06 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310321B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| WO2011052385A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1992
- 1992-03-06 JP JP4988592A patent/JP3310321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05249491A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635861B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4092541B2 (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法 | |
| US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2002246310A (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002231628A (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JPH0777264B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| JPH0555582A (ja) | 薄膜状半導体素子およびその作製方法 | |
| JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
| JP2006518935A (ja) | アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11354444A (ja) | 多結晶半導体膜の製造方法 | |
| JP2003059833A (ja) | 連続的側面結晶化のための非晶質シリコン層の蒸着方法と非晶質シリコンの結晶化方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP4115582B2 (ja) | 半導体装置の作製方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| KR20040032401A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3326650B2 (ja) | 半導体装置の製造方法 | |
| JPH1174198A (ja) | 半導体薄膜およびその製造方法および薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |