JP2006518935A - アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 - Google Patents

アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 Download PDF

Info

Publication number
JP2006518935A
JP2006518935A JP2006501758A JP2006501758A JP2006518935A JP 2006518935 A JP2006518935 A JP 2006518935A JP 2006501758 A JP2006501758 A JP 2006501758A JP 2006501758 A JP2006501758 A JP 2006501758A JP 2006518935 A JP2006518935 A JP 2006518935A
Authority
JP
Japan
Prior art keywords
transistor
manufacturing
microcrystalline silicon
silicon film
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006501758A
Other languages
English (en)
Inventor
イ カバロカ, ペール ロケ
レジ ヴァンデルアゲン,
ベルナール ドレヴィロン,
Original Assignee
サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック (セ エヌ エール エス)
エコール ポリテクニク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック (セ エヌ エール エス), エコール ポリテクニク filed Critical サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック (セ エヌ エール エス)
Publication of JP2006518935A publication Critical patent/JP2006518935A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】
本発明はアクティブ・マトリックス・ディスプレー用トランジスタ1とこのトランジスタの製造方法に係るものであって、高い電界効果移動度、優れたスレショールド電圧安定性、高レベルの駆動回路集積、そして高いデュ-ティ比を実現する。
【解決手段】
トランジスタ1は微晶質シリコンフイルム5と絶縁体3とを備える。この微晶質シリコンフイルムの結晶質フラクションは80%以上である。本発明のトランジスタ1は絶縁体3と微晶質シリコンフイルム5との間にプラズマ処理されたインターフェース4を有し、トランジスタ1の線形移動度が1.5cm−1−1に等しいか、それよりも大きくなっており、スレショールド電圧安定性を示している。微晶質シリコンフイルム5の粒子6のサイズは10nmと400nmとの間にある、本発明はアクティブにアドレスされるピクセルのライン‐コラム・マトリックスを有するディスプレー・ユニットにも係るものであり、各ピクセルは少なくともトランジスタ1を含んでいる。

Description

本発明は、アクティブ・マトリックス・ディスプレー用トランジスタ、このトランジスタを備えるディスプレー・ユニットそしてそのトランジスタの製造方法に関するものである。
ポータブルの到来とフラットなディスプレーパネルの必要性が生じて以来、薄膜トランジスタ技術と液晶とを実施した電子ディスプレーが驚くべき成長を遂げ、遂には陰極線管ディスプレーと競争できるフルカラーディスプレーが実現された。アモルファスシリコントランジスタがアクティブマトリックス液晶ディスプレーにおけるピクセルチャージデバイスとして広く使用されている主たる理由は、大きいガラス基板へ適用できること、低コストそして液晶駆動の要件によく適合することである。ハイ・パフォーマンス(優れたコントラスト、色の均質性、輝度の高いこと、視覚が大きいことなど)を提供し、そして例えば携帯電話と言った「マイクロパネル」へ小型化した情報密度の高いディスプレーに対し過去十年にわたって急激に大きくなってきた要請は、ともすると、有機発光ダイオード(OLED)、ポリマー物質をベースとした発光ダイオード(PLED)などの新技術に対して大きな関心を高めることとなった。OLEDデバイスの応答時間はビデオの速さに完全に適応する。
この要請はアクティブ・マトリックス・ディスプレーの薄膜トランジスタに使用するアクティブ材料に制限を加える、すなわち、高度の安定性とアモルファスシリコン(a‐Si:H)の薄膜が与えられるよりももっと速いチャージとを要求する。また、高い集積化も必要とし、そして外部回路への接続の代わりにガラスパネルに直接駆動回路をつくって処理しディスプレーのコストをさらに低減することも必要とする。
微晶質シリコン(μc−Si:H)がアモルファスシリコン技術と両立し、そして低温度で、熱処理やレーザー処理をすることなく、プラズマ堆積技術を使って直接堆積させられることが知られている。
しかしながら、μc−Si:H薄膜についての今日までの研究(ROCA CABARROCAS,P等;J,Appl.Phys,86(1999)7079とその中での参照文献)はa‐Si:H薄膜トランジスタの線形移動度と同じ線形移動度を報告しているだけである。それ故、μc−Si:H薄膜トランジスタを使ったピクセルのチャージ時間について、そして駆動回路の集積について研究しても改善は期待できないと思われた。
本発明の目的は、上述の欠点を克服することであり、そして以下に述べる特徴と利点の一つもしくはそれ以上を有するアクティブ・マトリックス・ディスプレー用トランジスタを提案することである。すなわち、高い電界効果移動度、優れたスレショールド電圧安定性、高レベルの駆動回路集積、そして高いデューティ比であり、アクティブ・マトリック・スディスプレーに使用されるピクセルチャージデバイスのため低コストのトランジスタを提供することである。
さらに、本発明の目的はアクティブ・マトリックス・ディスプレー用トランジスタの製造方法を提供することであって、この製造方法は特に産業用トランジスタ製作デバイスと言う形で直ちに迅速克つ容易に実施できる。
この目的を達成する本発明は、微晶質シリコンフイルムと絶縁体とを備えるアクティブ・マトリックス・ディスプレー用トランジスタであって、結晶質フラクションが80%以上であるトランジスタに係るものである。
本発明に従って、そのトランジスタでは絶縁体と微晶質シリコンフイルムとの間にはプラズマ処理インターフェースがあって、トランジスタの線形移動度は1.5cm−1−1に等しいか、それよりも大きく、そしてスレショールド電圧安定性を示している。
微晶質シリコンフイルムはアモルファス組織と結晶化した粒子である晶子との混合物から成る。以下本文において、前記の粒子の体積比を「結晶質フラクション」と呼ぶ。100%の結晶質のフラクションにおいてアモルファス相のない微晶質シリコンフイルムが得られる。換言すれば、薄膜は完全に結晶化する。
以下本文において、薄膜トランジスタにバイアスストレスをかけたとき、時間につれての0.5ボルトに等しいか、それ以下のスレショールド電圧シフトを「スレショールド電圧安定性」と呼ぶ。典型的なストレス試験は例えば30Vのゲート電圧で、そして基板温度60℃で行う。
様々な実施例としての本発明は以下の特徴を単独でまたは技術的に可能な組合せとして有する。
・微晶質シリコンフイルムは、サイズが10nmと400nmとの間にある粒子を備える;
・粒子のサイズは100nmと200nmとの間にある;
・微晶質シリコンフイルムの厚みは100nmと450nmとの間にある。;
・トランジスタ1はトップ−ゲート電極を有する。;
・トランジスタ1はボトム−ゲート電極を有する;
・微晶質シリコンフイルムは熱線(hot wire)技術でつくられる;
・微晶質シリコンフイルムは無線周波数グロー放電技術でつくられる。
本発明は、アクティブにアドレスされるピクセルのライン‐コラム・マトリックスを有するディスプレーにも関するものである。本発明に従って、各ピクセルは少なくとも上述のトランジスタを備えている。
様々な実施例としての本発明は以下の特徴を単独でまたは技術的に可能な組合せとして有する。
・ピクセルは発光有機物質を含んでいる。
・ピクセルは液晶である。
・ピクセルは発光ポリマー物質である。
・各ピクセルを駆動する電子制御手段は対応微晶質シリコンフイルム上に少なくとも部分的に集積されている。
上述のディスプレー・ユニットは、コンピューター、ビデオカメラ、デジタルカメラ、ポータブル端末器、記録メディアのプレーヤー、電子ゲーム装置そしてプロジェクターから成るグループから選ばれたデバイスに使用して有利である。
本発明は、
アクティブ材料と電極とを形成する工程を含み、アクティブ材料は蒸着法によって形成されており、そしてトランジスタは絶縁体を備え、
前記絶縁体のトップにプラズマ処理したインターフェースを形成する工程、そして
少なくとも堆積ケミカルエレメントと結晶化ケミカルエレメントとを使って100℃と400℃の間の温度で前記の処理したインターフェースのトップに微晶質シリコンフイルムを形成する工程
を備えていることを特徴とするアクティブ・マトリックス・ディスプレー用トランジスタの製造方法にも関するものである。
様々な実施例としての本発明は以下の特徴を単独でまたは技術的に可能な組合せとして有する。
・プラズマ処理のインターフェースはSiNx層、SiNxOy層、SiO層そしてガラスから成るグループから選択される;
・N、O、NOそしてNHから成るグループから選択されたガスを使ってプラズマ処理インターフェースを形成する。
絶縁体は、プラズマ堆積法により処理されて、プラズマ処理インターフェースを形成し、核生成サイトの密度を減少する。
・Ar、Xe、KrそしてHeから成るグループから選択されたバッファーガスを使って微晶質シリコンフイルムを形成する;
・結晶化ケミカルエレメントがHである;
・堆積ケミカルエレメントがSiH、SiFから成るグループから選ばれている;
・堆積ケミカルエレメントのフラックスと結晶化ケミカルエレメントのフラックスとが微晶質シリコンフイルムの成長中平衡状態である;
・トップ・ゲートトランジスタを形成する;
・ソース電極とドレイン電極のパターンを形成する金属層を備える基板を形成する;
・ボトム・ゲートトランジスタを形成する;
・基板がゲート電極を備えている;
・微晶質シリコンフイルムの粒子は10nmと400nmとの間にある;
・微晶質シリコンフイルムの厚みは100nmと450nmとの間にある;
・蒸着法が無線周波数グロー放電技術を使う;
・13.56メガヘルツPECVDリアクターを使う。
「13.56メガヘルツPECVDリアクター」とは13.56メガヘルツの無線周波数のエネルギーにより付勢され、プラズマ強化化学蒸着法で使用されるリアクターのことである。
本発明の理解をさらに容易なものとするため以下に添付図を参照して説明する。添付図は例示だけのためであって、本発明の範囲をこれにより不当に限定すべきものではない。
本発明はアクティブ・マトリックス・ディスプレー用トランジスタ1の製造方法に関するものであり、アクティブ材料と電極2とを形成する工程を含み、そのアクティブ材料は蒸着法によって形成され、そしてトランジスタ1は絶縁体3を備えている。蒸着法は例えば、無線周波数グロー放電技術を使う。特に、13.56メガヘルツPECVDリアクターを使う。このリアクターは別の周波数で無線周波数エネルギーを受けている。蒸着法ではマイクロ波ECR(電子サイクロトロン共振)技術を実施している。
本発明では、絶縁体3のトップにプラズマ処理したインターフェース4を形成する。好ましい実施例では処理インターフェース4はSiNx層、SiNxOy層、SiO層そしてガラスから成るグループから選択されている。プラズマ処理のインターフェース4はN、O、NOそしてNHから成るグループから選択されたガスを使って形成する。
少なくとも堆積ケミカルエレメントと結晶化ケミカルエレメントとを使って100℃と400℃の間の温度で微晶質シリコンフイルム5を前記の処理したインターフェース4のトップに形成する。前記の結晶化ケミカルエレメントはμc-Si:H薄膜5の結晶化を促進すると言われており、そしてそれは例えば、Hである。堆積ケミカルエレメントと結晶化ケミカルエレメントとは一緒にまたは交互に堆積できる。堆積ケミカルエレメントはSiH、SiFから成るグループから選ばれている。バッファーガスを加えてプラズマ状態を最適化する。このガスはAr、Xe、KrそしてHeから成るグループから選択される。
特定の実施例ではμc-Si:H薄膜を形成するための結晶化ケミカルエレメントとしてプラズマ堆積を介して水素を使う。純粋シランから形成されたa-Si:H薄膜の水素プラズマへの露出は、それの表面と基板との反応を介してa‐Si:H薄膜を結晶化する。その方法は、時間τの間a‐Si:Hを堆積させ、それに続いてそれを時間τの間水素プラズマへ露出し、これを多数回繰り返すことである。μc-Si:H薄膜はSiH、H混合物からのプラズマ堆積により形成されると言われる。好ましい実施例では堆積ケミカルエレメントのフラックスと結晶化ケミカルエレメントのフラックスとは微晶質シリコンフイルム5の成長中平衡状態である。
微晶質シリコンフイルム5の厚みは100nmと450nmとの間にあり、そして微晶質シリコンフイルム5の粒子6のサイズは10nmと400nmとの間にある。
ボトム・ゲートもしくはトップ・ゲートトランジスタのどちらかをつくるには、絶縁体3の上に微晶質シリコンフイルム5を成長させる。高移動度(ハイ・モビリティ)微晶質シリコン5は、核生成サイトの密度が小さくなるように絶縁体3を処理するときに得られる。この処理をしてボトム・ゲートもしくはトップ・ゲートトランジスタのどちらかをつくる。
第1の実施例ではトップ・ゲートトランジスタを形成する。ソース電極2とドレイン電極2とを形成するため、基板に金属もしくはTCO(透明な導電性酸化物)層から成る電極パターンをつくる。
第2の実施例ではボトム・ゲートトランジスタを形成し、そして基板はゲート電極2を含む。
本発明はアクティブ・マトリックス・ディスプレーのためのトランジスタ1にも係るものである。図1は本発明の特定の実施例のそのようなトランジスタを示す。それは微晶質シリコンフイルム5と絶縁体3とを備え、結晶質フラクションは80%以上である。アクティブ・マトリックス・ディスプレー用トランジスタ1は絶縁体3と微晶質シリコンフイルム5との間にプラズマ処理したインターフェース4を備え、トランジスタ1の線形移動度(リニア-・モビリティ)は1.5cm−1−1に等しいか、それよりも大きく、そしてスレショールド電圧安定性を示している。好ましくは結晶質フラクションは85%以上である。この場合優れた電圧安定性が得られるからである(シフトは0.15ボルト以下)。
トランジスタ1の現在の理解では、プラズマ処理インターフェース4の形成が核生成サイトを減少させ、晶子6を横方向に成長させる。この成長は大きな粒子6を形成させ、その結果として高い移動度を測定した。
微晶質シリコンフイルム5は熱線技術もしくは無線周波数グロー放電技術によりつくれる。
微晶質シリコンフイルム5が含む晶子6はサイズが10nmと400nmとの間にある結晶化した粒子6である。この粒子のサイズは100nmと200nmとの間にあるのが有利である。
実施例では微晶質シリコンフイルム5の厚みは100nmと450nmとの間にあり、好ましくは低いオフ電流を持つように100nmと150nmとの間にある。高い線形移動度と安定性の他に、低いオフ電流が産業用途には必要である。それが電子光学変換器(液晶ディスプレー、有機エレクトロルミネッセント・ディスプレー…)における像品質を決定するからである。
図1はボトム・ゲート電極を有するアクティブ・マトリックス・ディスプレー用薄膜トランジスタ1を示すが、このトランジスタ1をトップ・ゲートトランジスタで実現することもできる。
更に本発明は少なくとも記述のトランジスタ1を備えるピクセルのライン‐コラム・マトリックスを有するディスプレー・ユニットにも係るものである。これらのピクセルはアクティブにアドレスされ、このことはフレーム時間にマトリックスタイプのディスプレーをライン毎に掃引し、そして全フレーム時間中ピクセルへ電流を供給していると言うことを意味している。このアドレッシング法はそれを発光有機材料もしくはポリマー材料から成るピクセルに完全に適応するようにしている。それは液晶から成るピクセルに使用するに有利である。好ましい実施例では各ピクセルを駆動する電子制御手段が少なくとも部分的に対応ディスプレーパネルに集積されている。それ故外部駆動回路の数は少なくなる。
本発明に従うアクティブ・マトリックス・ディスプレー用トランジスタとそのようなトランジスタの製造方法とはさまざまに実施でき、以下の実施例は得られる結果の質を示している。
実施例1
本発明によるトランジスタ1の製造方法を先ず実施して、SiF‐Ar‐H混合物からつくられたボトム・ゲート薄膜トランジスタを研究した。図2に示す実験値(円と逆三角形)は前記のμc‐Si:H薄膜トランジスタの線形移動度(cmV‐1‐1)8に対する「パーコレーション厚み」(nm)7の関数として得られた。「パーコレーション厚み」とは、フイルムにおける結晶質フラクションが100%に到達するときの厚みとして定義されるパラメーターである。破線9(実線10)は見やすくするためのガイドラインを与えるために示しているだけである。
円の値11は、35分間、240mW/cmの無線周波数電力と全圧力0.1トルのSiF-Ar-H混合の下でSiNx基板にプラズマ堆積して形成されたμc-Si:H薄膜について得たものである。逆三角形の値12は280mW/cmの無線周波数電力でプラズマ堆積法により形成したμc−Si:H薄膜について得られたものである。その混合の圧力は1.5Torrであった。四角の値13は、60分間、280mW/cmの無線周波数電力と全圧力0.1Torrの下でSiNx基板をSiF-Ar-H混合プラズマ処理して形成されたμc-Si:H薄膜について得たものである。すべてこれらの堆積は200℃の温度で実行された。
これらの実験値から両方のサンプルに認められる明確な傾向として、パーコレーション厚みの増加につれて移動度は増加するということである。緩慢な結晶化速度にも係わらず十分に結晶化することになるフイルムは最高の移動度を有する。3cm/V.sの移動度を有する薄膜トランジスタが報告されている。
実施例2
図3はμc-Si:Hの薄膜5の原子間力顕微鏡(AFM)レリーフを示している。このμc-Si:Hの薄膜5はSiNxの薄膜3をArプラズマへ曝し、そしてSiF-Ar-H混合プラズマで処理することにより形成される。像は5×5μmの面積にわたって横に広がる。μc-Si:Hの薄膜で造られる薄膜トランジスタの測定が0.02cmN.sのオーダーの線形移動度を示している。このAFM像は平均のサイズが80nm以下の小さい晶子6を示している。
図4は、SiF-Ar-H混合からつくられたμc-Si:Hの薄膜の原子間力顕微鏡レリーフを示す。このμc-Si:Hの薄膜はN処理を受けたSiNxの薄膜上に形成されている。像は2×2μmの面積にわたって横に広がる。前記のμc-Si:Hの薄膜で造られる薄膜トランジスタの測定が3cmN.sのオーダーの線形移動度を示している。このAFM像は平均のサイズが400nm以下の小さい晶子をはっきり示している。
μc-Si:Hの薄膜の堆積前にSiNx層3のトップにプラズマ処理してSiNxインターフェース4を形成することが、低温で大きな粒子6の材料の堆積を明らかに促進している。得られるフイルムの線形移動度は2cmN.sのオーダーである。
本発明によるボトム・ゲート・トランジスタである薄膜トランジスタ構造の略図である。 SiF‐Ar‐H混合物からつくられたμc‐Si:H薄膜の線形移動度の実験値をパーコレーション厚み(nm)の関数として示すグラフである。 SiF‐Ar‐H混合物からつくられたμc‐Si:H薄膜の原子間力顕微鏡検査のレリーフを示す。μc‐Si:H薄膜はArプラズマで処理したSiNxに形成された。像は2×2μmの面積にわたっている。 SiF‐Ar‐H混合物からつくられたμc‐Si:H薄膜の原子間力顕微鏡検査のレリーフを示す。μc‐Si:H薄膜はNプラズマで処理したSiNxに形成された。像は5×5μmの面積にわたっている。
符号の説明
1 アクティブ・マトリックス・ディスプレー用トランジスタ
2 電極
3 絶縁体
4 インターフェース
5 微晶質シリコンフイルム
6 晶子

Claims (27)

  1. 微晶質シリコンフイルム(5)と絶縁体(3)とを備え、結晶質フラクションが80%以上であるアクティブ・マトリックス・ディスプレー用トランジスタであって、前記絶縁体(3)と前記微晶質シリコンフイルム(5)との間にはプラズマ処理インターフェース(4)があって、トランジスタ(1)は、1.5cm−1−1に等しいか、それよりも大きい線形移動度を有し、スレショールド電圧安定性を示し、そして微晶質シリコンフイルム(5)は、サイズが10nmと400nmとの間にある粒子(6)備えていることを特徴とするアクティブ・マトリックス・ディスプレー用トランジスタ。
  2. 前記粒子のサイズは100nmと200nmとの間にある請求項1に記載のアクティブ・マトリックス・ディスプレー用トランジスタ。
  3. 微晶質シリコンフイルム(5)の厚みは100nmと450nmとの間にある請求項1もしくは2に記載のアクティブ・マトリックス・ディスプレー用トランジスタ。
  4. トランジスタ(1)はトップ−ゲート電極を有する請求項1ないし3のいずれかに記載のアクティブ・マトリックス・ディスプレー用トランジスタ。
  5. トランジスタ(1)はボトム−ゲート電極を有する請求項1ないし3のいずれかに記載のアクティブ・マトリックス・ディスプレー用トランジスタ。
  6. アクティブにアドレスされるピクセルのライン‐コラム・マトリックスを有するディスプレー・ユニットであって、各ピクセルが、請求項1ないし5のいずれかに記載のトランジスタを少なくとも備えている特徴とするディスプレー・ユニット。
  7. 前記ピクセルが発光有機材料を備えている請求項6に記載のディスプレー・ユニット。
  8. 前記ピクセルが液晶を備えている請求項6に記載のディスプレー・ユニット。
  9. 前記ピクセルが発光ポリマー材料を備えている請求項6に記載のディスプレー・ユニット。
  10. 各ピクセルを駆動する電子制御手段が対応微晶質シリコンフイルム上に少なくとも部分的に集積されている請求項6ないし9のいずれかに記載のディスプレー・ユニット。
  11. アクティブ材料と電極(2)とを形成する工程を備え、アクティブ材料が蒸着法によって形成されており、そしてトランジスタ(1)が絶縁体(3)を備えているアクティブ・マトリックス・ディスプレー用トランジスタの製造方法であって、
    前記絶縁体(3)のトップにプラズマ処理したインターフェース(4)を形成する工程、そして
    少なくとも堆積ケミカルエレメントと結晶化ケミカルエレメントとを使って100℃と400℃の間の温度で前記の処理したインターフェース(4)のトップに微晶質シリコンフイルム(5)を形成する工程
    を備え、前記結晶質フラクションは80%以上であり、そして前記微晶質シリコンフイルム5は、サイズが10nmと400nmとの間にある粒子6を備えていることを特徴とするアクティブ・マトリックス・ディスプレー用トランジスタの製造方法。
  12. プラズマ処理のインターフェース4はSiNx層、SiNxOy層、SiO層そしてガラスから成るグループから選択された請求項11に記載のトランジスタの製造方法。
  13. N、O、NOそしてNHから成るグループから選択されたガスを使ってプラズマ処理インターフェース4を形成する請求項12に記載のトランジスタの製造方法。
  14. Ar、Xe、KrそしてHeから成るグループから選択されたバッファーガスを使って微晶質シリコンフイルム5を形成する請求項11ないし13のいずれかに記載のトランジスタの製造方法。
  15. 結晶化ケミカルエレメントがHである請求項11ないし14のいずれかに記載のトランジスタの製造方法。
  16. 堆積ケミカルエレメントがSiH、SiFから成るグループから選ばれた請求項11ないし15のいずれかに記載のトランジスタの製造方法。
  17. 堆積ケミカルエレメントのフラックスと結晶化ケミカルエレメントのフラックスとが微晶質シリコンフイルムの成長中平衡状態である請求項11ないし16のいずれかに記載のトランジスタの製造方法。
  18. トップ・ゲートトランジスタを形成する請求項11ないし17のいずれかに記載のトランジスタの製造方法。
  19. ソース電極とドレイン電極のパターンを形成する金属層を備える基板を形成する請求項18に記載のトランジスタの製造方法。
  20. ボトム・ゲートトランジスタを形成する請求項11ないし17のいずれかに記載のトランジスタの製造方法。
  21. 基板がゲート電極を備えている請求項20に記載のトランジスタの製造方法。
  22. 微晶質シリコンフイルム(5)は、サイズが10nmと400nmとの間にある粒子(6)を備えている請求項11ないし21のいずれかに記載のトランジスタの製造方法。
  23. 微晶質シリコンフイルム5の厚みは100nmと450nmとの間にある請求項11ないし22のいずれかに記載のトランジスタの製造方法。
  24. 微晶質シリコンフイルム5が熱線技術でつくられる請求項11ないし23のいずれかに記載のトランジスタの製造方法。
  25. 微晶質シリコンフイルム5が無線周波数グロー放電技術でつくられる請求項11ないし24のいずれかに記載のトランジスタの製造方法。
  26. 蒸着法が無線周波数グロー放電技術を使う請求項11ないし25のいずれかに記載のトランジスタの製造方法。
  27. 13.56メガヘルツPECVDリアクターを使う請求項26に記載のトランジスタの製造方法。

JP2006501758A 2003-02-06 2004-02-06 アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 Pending JP2006518935A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03290304A EP1445802A1 (en) 2003-02-06 2003-02-06 Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
PCT/EP2004/001107 WO2004070848A1 (en) 2003-02-06 2004-02-06 Transistor for active matrix display and a method for producing said transistor

Publications (1)

Publication Number Publication Date
JP2006518935A true JP2006518935A (ja) 2006-08-17

Family

ID=32605442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501758A Pending JP2006518935A (ja) 2003-02-06 2004-02-06 アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US7863113B2 (ja)
EP (2) EP1445802A1 (ja)
JP (1) JP2006518935A (ja)
KR (1) KR20050105204A (ja)
WO (1) WO2004070848A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251351B1 (ko) * 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5503857B2 (ja) * 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
TW201017888A (en) * 2008-10-22 2010-05-01 Au Optronics Corp Bottom-gate thin-film transistor and method for fabricating the same
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
CN104992980B (zh) * 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
FR2951581B1 (fr) * 2009-10-19 2011-12-16 Ecole Polytech Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440548B2 (en) * 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
WO2013119617A1 (en) * 2012-02-06 2013-08-15 President And Fellows Of Harvard College Electrically-driven phase transitions in functional oxide heterostructures
US10224430B1 (en) * 2017-12-06 2019-03-05 International Business Machines Corporation Thin film transistors with epitaxial source/drain and drain field relief
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN114908336A (zh) * 2022-01-26 2022-08-16 贵州理工学院 管式pecvd增强气相沉积微晶硅的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JPH11177104A (ja) * 1997-12-12 1999-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体装置作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
KR0130955B1 (ko) * 1992-10-07 1998-04-14 쓰지 하루오 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JPH11177104A (ja) * 1997-12-12 1999-07-02 Semiconductor Energy Lab Co Ltd 薄膜半導体装置作製方法

Also Published As

Publication number Publication date
EP1604406A1 (en) 2005-12-14
KR20050105204A (ko) 2005-11-03
WO2004070848A1 (en) 2004-08-19
US20060240602A1 (en) 2006-10-26
EP1445802A1 (en) 2004-08-11
US7863113B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP6495979B2 (ja) 半導体装置
Kuo Thin film transistor technology—Past, present, and future
JP2006518935A (ja) アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法
CN100505313C (zh) 半导体器件及其制造方法
US6765552B2 (en) Semiconductor display device and driving circuit therefor
US7541229B2 (en) Thin film transistor and method for fabricating same
JP7302067B2 (ja) 表示装置
KR20080102029A (ko) ZnO 계 박막 트랜지스터 및 그 제조방법
US6861338B2 (en) Thin film transistor and method of manufacturing the same
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002299265A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP3310321B2 (ja) アクティブマトリクス基板の製造方法
KR20090127687A (ko) 투명 박막트랜지스터의 제조방법
KR20020091313A (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
CN1328768C (zh) 薄膜晶体管及其电路的制作方法
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
CN108231693A (zh) 阵列基板及其制作方法、显示装置
KR100652060B1 (ko) 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법
JP2002270526A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2004288754A (ja) 非晶質半導体膜の作製方法、及びそれを用いた薄膜トランジスタの作製方法
JPH0817238B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110809