KR0130955B1 - 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법

Info

Publication number
KR0130955B1
KR0130955B1 KR1019930020765A KR930020765A KR0130955B1 KR 0130955 B1 KR0130955 B1 KR 0130955B1 KR 1019930020765 A KR1019930020765 A KR 1019930020765A KR 930020765 A KR930020765 A KR 930020765A KR 0130955 B1 KR0130955 B1 KR 0130955B1
Authority
KR
South Korea
Prior art keywords
film
reaction chamber
semiconductor film
line
semiconductor
Prior art date
Application number
KR1019930020765A
Other languages
English (en)
Other versions
KR940010395A (ko
Inventor
유끼히꼬 나까따
Original Assignee
쓰지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시끼가이샤 filed Critical 쓰지 하루오
Publication of KR940010395A publication Critical patent/KR940010395A/ko
Application granted granted Critical
Publication of KR0130955B1 publication Critical patent/KR0130955B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터는 표면을 가지는 절연막과, 그 절연막의 표면상에 형성된 반도체막과, 그 반도체막과 접하는 소스 적극 및 드레인 전극과, 그 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비한다. 박막 트랜지스터에서, 그 절연막의 표면으로부터 500 Å 이내의 거리에서의 그 반도체막의 부분이, 적어도, 5×10-9S/㎝이상의 도전율의 미결정 구조를 가지는 실리콘을 포함한다.
또한, 그러한 박막 트랜지스터를 제조하는 방법이 설명되어 있다.
그 방법은 (1) 플라즈마 화학적 기상성장장치의 반응실에 도입된 실리콘을 포함하는 원료가스를 분해하여 실리콘층을 형성하는 단계 및 (2) 상시 반응실에 상기 수소가스를 도입함으로써 상기 실리콘층에 수소 플라즈마 처리를 행하여 상기 실리콘층을 미결정화하는 단계를 반복적으로 수행함으로써 미결정 구조를 가지는 실리콘층을 포함하는 반도체막을 형성하는 공정으로 이루어진다.

Description

박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
제1도는 본 발명에 사용된 수소 플라즈마 처리를 가능하게 하는 RF-PCVD장치의 일예를 나타내는 도면.
제2도는 수소 플라즈마 처리시간에 대한 실리콘막의 암도전율의 변화를 설명한 그래프.
제3도는 본 발명에 따른 일예의 액정표시장치의 주요부분을 나타낸 횡단면도.
제4도는 본 발명에 사용된 인-라인 CVD 장치를 나타낸 도면
본 발명은 액정표시장치에 사용된 박막 트랜지스터(이하, TET라 약칭함) 및 그 제조방법에 관한 것이며, 또한 액정표시장치에 관한 것이다.
액정표시장치에 있어서, 영상을 고해상도로 표시하기 위하여, TET와 같은 액티브 장치가 각각 화소에 제공된다.
다수의 TET가 큰 면적에 걸쳐 형성될 수 있으며, 훨씬 대량이 화소를 제어할 수 있기 위해서이다.
종래에는 TET의 반도체층과 같이, 고주파 방전을 사용한 반응성 플라즈마 화학적 기상성방법(RF-PCVD)으로 형성되는 비정질(amorphous) 실리콘(a-Si)막과, 열화학적 기상성장법(열 CVD)에 의해 우선 a-Si막을 형성하고 나서 고상 에피택시 또는 레이저 어닐링에 의해 a-Si막을 재결정화하여 얻어지는 다결정 실리콘(폴리-Si)막, 또는 다른 종류의 막이 사용되어 왔다.
한편, 미결정 구조(μc-Si)를 포함하는 실리콘막은 RF-PCVD에 의해, 고RF전력 및 고 수소희석 조건하에서 제조된다.
그 μc-Si가 핀(pin)구조를 가지는 비정질실리콘 태양전지에 사용될 때에, 비정질 실리콘 태양전지의 개방전압이 증가되며 광전변화 효율이 향상된다는 것을 안다. 또한 RF 전력이 높아지고 수소 희석률이 높아짐에 따라 μc-Si가 더 용이하게 제조된다는 것을 안다.
미결정 구조를 포함하는 실리콘막이 고RF 전력 및 고 수소희석 조건하에 제조되는 경우에 있어서, 실리콘의 결정화는 기판의 종류와 막의 두께에 의존한다. 예를 들면, 0.7% B2H5를 포함하는 SiH4의 유량이 20sccm, H2의 유량이 800sccm, 기판 온도가 260℃, RF 전력밀도가 0.04W/㎠, 그리고 압력이 100Pa인 조건하에서 형성되는 p-형 실리콘막의 두께와 암도전율 사이의 관계를 표 1에서 나타낸다.
표 1에 나타난 바와 같이, 상기 조건하에서 형성되는 p-형 실리콘막이 1000Å 이상의 두께를 가질 때, 상기의 암도전율은 약 9오더(orders)에 의해 500Å 이하의 두께를 가지는 막의 암도전율보다 더 크다.
상기에서 이해된 바와 같이, 상기 조건하에서 형성되는 p-형 실리콘막이 500Å 이하의 두께를 가지며, 그 막은 a-Si로 구성된다.
p-형 실리콘막이 1000Å 이상의 두께를 가진다면, 500Å 이상의 두께를 가지는 a-Si 상에 μc-Si가 형성된다.
0.5%의 PH을 포함하는 SiH의 유량이 20sccm, H2의 유량이 1400sccm, 기판온도가 260℃, RF 전력밀도가 0.05W/㎠ 및 압력이 110Pa인 조건하에서 형성되는 n-형 실리콘막의 두께와 암도전율 사이의 관례를 표 2에서 나타낸다.
표 2에 나타난 바와 같이, 상기 조건하에서 형성되는 n-형 실리콘막이 200Å이하의 두께를 가진다면, 그 막은 a-Si로 구성된다.
상기 막이 200Å 이상의 두께를 가진다면, 약 200Å의 두께를 가지는 a-Si 상에 μc-Si가 형성된다.
상술한 바와 같이, 종래에는, μc-Si를 용이하게 형성하는 조건하에서뿐만 아니라, 고RF 전력 및 고 수소희석 조건하에서, 실리콘막이 통상의 P-CVD 장치 내에서 연속퇴적을 행하여 형성되는 경우에, 퇴적개시에 따라 500Å의 두께 내에서 a-Si를 미결정화하여 μc-Si를 얻기란 어렵다.
일반적으로 TFT 내에서, 절연막과 접촉하는 훨씬 얇은 반도체층 내의 전계효과 이동도(field-effect mobility)가 TFT의 ON 전류의 크기를 결정한다. 반도체층의 두께는 통상의 TFT내에서 1000Å 이하이며, 더 바람직하게는 약 200∼600Å이다. 그러므로, TFT의 반도체층이 고RF 전력 및 고 수소희석 조건하에서 형성된다면, 반도체층은 a-Si로 구성된다.
따라서, TFT의 ON 전류는 증가될 수 없을 것이라고 생각된다.
하기의 문헌(1)은 통상의 RF-PCVD 장치를 가지고, 실리콘막의 형성과 수소플라즈마 처리를 반복적으로 행함으로써 μc-Si를 형성하는 방법을 나타낸다.
(1) K. Nomoto, Y. Urano, J. L. Guizot, G. Ganguly and A. Mat-suda, “수소첨가 미결정화 실리콘의 형성공정 내에서 수소원자의 역할, Japanese Journal of Applied Physics Vol. 29, No.8, August, 1990, pp. L1372-L1375.
상기 문헌(1)에 나타난 방법에 따라, SiH를 사용함으로써만 a-Si막이 먼저 형성되고, a-Si막에 수소 플라즈마 처리가 행하여진다.
따라서, 수소 플라즈마 처리의 종료후, 일정시간이 경과하고 나서, 다음으로 a-Si막이 형성된다.
그러나 상기 방법이 TFT에 이용된다는 보고는 없다.
대형 액정표시장치를 고해상도로 제조하기 위해서, 액정층에 의해 형성되는 커패시턴스 및 단시간의 게이트 스위칭 시간에 저장 커패시터를 충전하는 것이 필요하다. 그러나, 상기 a-Si막을 반도체층으로 사용한 TFT내에서, 반도체층의 낮은 전계효과 이동도 때문에 ON 전류를 증가시키는 것은 불가능하다.
그러나 TFT내에서 ON 전류를 증가시키기 위해서는 TFT의 크기를 증가시키는 것이 필요하다.
불리한 조건에서 이는 액정표시장치의 개구율의 감소원인이 된다.
한편, 폴리-Si막은 반도체층으로 사용하는 TFT 내에서, 반도체층의 높은 전계 이동도 때문에 TFT의 ON 전류를 증가시키는 것이 가능하다.
그러나, a-Si막을 고상 에피택시에 의해 결정화하여 폴리-Si막을 Si막을 얻기 위해서는, 600℃ 이상의 온도에서 약 10시간 동안 어닐링 처리를 행하는 것이 필요하다.
따라서, 통상의 글라스 기판을 사용하기란 어려우며, 큰 면적의 기판 위에 다수의 TFT를 형성하기란 불가능하다.
a-Si막을 레이저 어닐링에 의해 재결정함으로써 얻어지는 폴리-Si막의 또 다른 경우에 있어서, 낮은 속도에 고가인 레이저 어닐링 장치를 사용하는 것이 필요하므로, 그 방법은 대량생산에 적합하지 않다.
본 발명의 박막 트랜지스터는 표면을 가지는 절연막과, 상기 절연막의 상기 표면상에 형성된 i형의 반도체막과, 상기 반도체막과 접하는 소스 전극 및 드레인 전극 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하며, 상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 5×10 S/㎝ 이상의 도전율의 미결정 구조를 가지는 실리콘을 포함한다.
본 발명의 다른 양상에 따르면, 박막 트랜지스터는 표면을 가지는 절연막과, 상기 절연막의 상기 표면상에 형성된 p형 또는 n형의 반도체막과, 상기 반도체막과 접하는 소스 전극 및 드레인 전극 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하며, 상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 1×10 S/㎝ 이상이 도전율의 미결정 구조를 가지는 실리콘을 포함한다.
본 발명의 또 다른 양상에 따르면, 박막 트랜지스터는 표면을 가지는 절연막; 상기 절연막의 상기 표면상에 형성된 반도체막과, 상기 반도체막과 접하는 소스 전극 및 드레인 전극 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하며, 상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 결합수소량이 10 원자% 이하인 미결정 구조를 가지는 실리콘을 포함한다.
본 발명의 또 다른 양상에 따르면, 박막 트랜지스터는 표면을 가지는 절연막;상기 절연막의 상기 표면상에 형성된 반도체막과, 상기 반도체막과 접하는 소스 전극 및 드레인 전극 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하여, 상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 10% 이상의 결정 체적분율의 미결정 구조를 가지는 실리콘을 포함한다.
본 발명의 또 다른 양상에 따라, 박막 트랜지스터를 제조하는 방법을 제공한다.
그 방법은 (1) 플라즈마 화학적 기상성장 장치의 반응실에 도입된 실리콘을 포함하는 원료가스를 분해하여 실리콘층을 형성하는 단계 및
(2) 상기 반응실에 상기수소가스를 도입함으로서 상기 실리콘층에 수소 플라즈마 처리를 행하여 상기 실리콘층을 미결정화하는 단계를 반복적으로 수행함으로써 미결정 구조를 가지는 실리콘층을 포함하는 반도체막을 형성하는 고정으로 이루어진다.
본 발명의 일실시예에서, 그 방법은 상기 절연막 위에 상기 반도체막을 형성하는 공정 이전에 상기 반도체막이 형성되는 상기 절연막의 상측 표면에 수소 플라즈마 처리를 행하는 공정을 더 포함한다.
본 발명의 또 다른 실시예에서, 상기 실리콘층을 형성하는 상기 단계에서, 상기 실리콘층이 1∼1000Å의 범위 내의 두께를 가지고 형성된다.
본 발명의 또 다른 실시예에 따르면, 박막 트랜지스터를 제조하는 방법이 제공된다.
그 방법은 수소 희석률 200 이상인 상태에서, 미결정 구조를 가지는 100Å이하의 두께의 실리콘층을 형성하는 제1단계 및 수소 희석률 2∼100인 상태에서, 미결정 구조를 가지는 또 다른 실리콘층을 상기 실리콘층 위에 형성하는 제 2 단계로 이루어진다.
본 발명의 다른 양상에 따르면, 박막 트랜지스터를 포함하는 액정표시장치를 제조하는 방법이 제공된다.
그 방법에 있어서, 상기 박막 트랜지스터 각각에 대하여 반도체막을 형성하는 공정이:
(1) 플라즈마 화학적 기상성장 장치의 반응실에 도입된 실리콘을 포함하는 원료가스를 플라즈마에 의하여 분해함으로써 기판 상에 비정질 실리콘층을 형성하는 단계 및
(2) 상기 반응실에 수소가스를 도입함으로써 상기 비정질 실리콘층에 수소 플라즈마 처리를 행하는 단계를 반복적으로 수행함으로써 미결정 구조를 가지는 실리콘층으로 이루어지는 반도체막을 형성하는 공정으로 이루어진다.
본 발명의 또 다른 양상에 따르면, 얇은 반도체층을 형성하고 상기 얇은 반도체층에 수소 플라즈마 처리를 행하기 위한 반응실과, 상기 반응실에 연결되어 상기 반응실에 수소가스를 도입하기 위한 제1라인과, 상기 반응실에 연결되어 상기 얇은 반도체층을 형성하기 위하여 사용되는 원료가스를 상기 반응실에 도입하기 위한 제2라인과, 상기 제2라인에 연결되어 제2라인으로부터 상기 원료가스를 배출하기 위한 제3라인 및 상기 원료가스를 도입하기 위한 상기 제2라인과 상기 원료가스를 배출하기 위한 상기 제3라인 사이를 스위칭하기 위한 스위칭 수단을 포함한다.
본 발명의 또 다른 양상에 따르면, 얇은 반도체층을 형성하고 상기 얇은 반도체층에 수소 플라즈마 처리를 행하기 위한 반응실과, 상기 반응실에 연결되어 상기 반응실에 수소가스를 도입하기 위한 제1라인과, 상기 반응실에 연결되어 상기 얇은 반도체층을 형성하기 위하여 사용되는 원료가스를 상기 반응실에 도입하기 위한 제2라인과, 상기 제2라인에 연결되어 제2라인으로부터 상기 원료가스를 배출하기 위한 제3라인과, 상기 반응실과, 상기 제2라인과 상기 제3라인의 연결부 사이의 제2 라인 상에 설치된 제1밸브와, 상기 제3라인 상에 설치된 제2밸브 및 상기 제1밸브와 상기 제2밸브의 개폐를 제어하기 위한 제어수단으로 구성되 포함하는 플라즈마 화학적 기상성장 장치에 있어서, 상기 얇은 반도체층이 형성될 때에 상기 제어수단이 상기 제1밸브를 열고 제2 밸브를 닫도록 제어함으로써 상기 원료가스가 상기 반응실로 도입되고, 상기 얇은 반도체층에 상기 수소 플라즈마 처리가 행해질 때에 상기 제어수단이 상기 제2밸브를 열고 제1밸브를 닫도록 제어함으로써 상기 원료가스의 상기 반응실에의 도입만을 차단한다.
따라서, 여기에서 설명된 본 발명 (1) ON 전류를 증가시킬 수 있고, 저가이며 대량생산에 적합한 TFT를 제공할 수 있는 장점과, (2) 그러한 TFT를 장착한 고해상도의 대형 액정표시장치를 제조하는 방법을 제공할 수 있는 장점을 가능하게 한다.
본 발명의 이러한 장점과 다른 장점들은 그 기술분야에 숙련된 자들이라면, 첨부되는 도면을 참조하여 다음에 상세하게 설명되는 명세서를 읽고 분명하게 이해할 수 있을 것이다. 여기서부터, 본 발명은 도면을 참조하여 설명될 것이다.
[실시예 1]
첫째, μc-Si막을 형성하는 공정은 하기에 설명될 것이다.
이 공정에서는 통상의 RF-PCVD 장치 대신 제1도에 나타난 RF-PCVD 장치가 사용된다.
이 성막장치는 그 통상의 RF-PCVD 장치의 조성부분에 첨가하여 두 개의 수소가스 도입라인 즉, 수소가스 도입라인(1) 및 원료가스 도입라인(2)을 포함한다.
원료가스 도입라인(2)에 대한 밸브(3)가 열려 있고, 밸브(4)가 닫혀 있다면, 수소가스와 마찬가지로 원료가스도 반응실(30)에 도입된다.
그 밸브(3)가 닫혀있고 밸브(4)가 열려 있다면, 원료가스는 직접 배기펌프(도시되지 않음)에 의해 배출된다.
따라서, 수소가스만이 반응기(30)에 도입된다.
그 밸브(3,4)는 타이머(31)에 접속된 제어장치(32)에 의해 제어된다.
그 밸브(3,4)의 제어결과로서, 원료가스와 수소가스 둘 다 어느 정도의 설정시간 동안 반응실(30)에 도입되고, 수소가스만이 다음의 어느 정도의 설정시간 동안 반응실(30)에 도입된다.
제1도에 나타난 RF-RCVD 장치에 있어서, 양극전극(6)과 음극전극(7) 사이에서 고주파 전원(8)에 의해 전력이 가해지며, 플라즈마(9)는 발생된다.
원료가스와 수소가스가 반응실(30)에 도입되는 시간 동안, 원료가스와 수소가스는 플라즈마(9)내에서 분해되며, 기판(10)상에 Si층이 퇴적된다.
수소가스만이 도입되는 시간 동안, 기판(10) 상에 형성되는 Si층은 수소 플라즈마 처리 즉, H-플라즈마 처리를 받는다. Si층의 형성과 수소 플라즈마 처리가 그것은 위해 반복적으로 행해짐으로써, 원하는 두께를 가지는 μc-Si막이 얻어질 수 있다.
이 실시예에서 μc-Si막의 형성은 더욱 상세하게 하기에 설명된다.
첫째, 제1도에 표시된 RF-PCVD 장치가 설치된 원료가스 도입라인(2)을 통해서, 원료가스로서 모노실란(SiH)이 1sccm의 유량으로 도입되었고, 도핑(doping)가스와 같은 1%의 가스 도핑비가 반응실(30)로 도입되었다. 동시에 수소(H2)가 유량 100sccm에서 수소가스 도입라인(1)을 통해 반응실(30)로 도입되었다.
기판온도가 300℃, FR 전력밀도가 1W/㎠, 압력이 100Pa 조건하에서, 10Å의 두께를 가지는 Si층이 기판(10) 상에서 형성된다.
그 다음, 그 밸브(3)가 닫혀 있었고 그 밸브(4)가 열려 있었으므로, 원료가스의 도입이 차단되었다.
따라서, H만이 100sccm의 유량에서 도입되었고, 그 형성된 Si층이 H-플라즈마에 의해 처리되었다.
그러나 a-Si층의 형성 사이클과 수소 플라즈마 처리가 그것을 위해 반복되었으므로, 500Å의 두께에 가지는 μc-Si막이 마침내 얻어졌다.
제2도는 한 사이클 내에서 형성되는 수소 플라즈마 처리가 행해지는 시간과 상술된 바와 같이 형성되는 실리콘막의 암도전율 사이의 관계를 나타낸다.
이 실시예에서, 200W의 전력이 가해진다. 이 도면에서 보면, 각 사이클 내에서 약 50초동안 수소 플라즈마 처리를 행함으로써, 실리콘막의 암도전율이 약 7오더(orders)에 의해 갑자기 증가되며, 1×10 S/㎝ 이상의 암도전율이 얻어진다.
이는 박막 내에서 약 50초 동안 결정구조가 수소 플라즈마 처리에 의해 변화되어, 연속퇴적에 의해 막이 형성되는 종래의 방법으로는 그러한 미결정화가 어려운 범위인 형성개시부터 500Å이하의 두께까지의 영역 내의 미결정 구조를 실리콘막이 가질 수 있다.
이 실시예에서, 10Å의 두께를 가지는 a-Si층이 한 사이클 내에서 형성되었다.
한 사이클 내에서 형성된 그 층의 두께는 1∼1000Å이며, 그 층의 그 결정구조가 상술한 수소 플라즈마 처리에 의해 변하는 경우에 있어서 바람직하게는 5∼100Å이다.
상기 사이클을 반복함으로써 형성된 μc-Si 내의 결합수소량이 적외선 분광법에 의해 4∼10원자%로 표시되는 반면, 통상의 a-Si막내의 결합수소량은 13∼20원자%이다. 이는 a-Si와 함께 μc-Si막 내에서 포함된 결정 Si 내의 결합수소량이 거의 0원자%이기 때문이다.
따라서, 그 조성분석이 상술된 바와 같이 형성된 그 막을 위해 행해졌으며, 그 막은 반사 고에너지 전자선 회절 및 라만 분광법에 의해 분석되었다.
결과적으로, 상술된 바와 같이 형성된 막은 미결정 구조를 포함한 실리콘막임이 확인되었다.
따라서, 그 μc-Si막의 라만 스캐터링 스펙트럼이 약 480㎝ 에서 a-Si에 특정한 브로드(broad) 피크, 결정 Si의 샤프(sharp)피크, 즉, 520㎝ 에서 결합하는 Si-Si의 피크로 분할된다. 이러한 피크의 적분강도비를 기초로 하여, μc-Si막의 결정 Si%를 나타내는 그 결정 체적분율이 측정되었다.
결과적으로, 통상의 조건하에서 a-Si막의 퇴적을 형성하기 위해 통상의 CVD에 의해 형성된 그 a-Si막 내와, 수소 플라즈마 처리 없이 P-CVD 방법에 의해 500㎛의 두께를 가지도록 형성된 실리콘막내에서 결정 체적분율은 0%이었다.
한편, 고RF 전력 및 고 수소희석 조건하에서 a-Si층의 막의 형성과 상술한 바와 같은 수소 플라즈마 처리를 반복함으로써 형성된 μc-Si막 내에서, 결정 체적분율은 10% 이상이었으며, 최고로, 70%의 결정 체적분율을 가지는 μc-Si막이 얻어졌다.
상기방법에서, a-Si막이 형성되었을 때, p-형 μc-Si막이 다이보란(B2H6)을 도핑가스로 사용함으로써 형성되었다.
그렇지 않으면, n-형 μc-Si막은 다이보란(B2H6)대신 포스핀(PH3)가스를 사용함으로써 형성될 수 있다.
그러한 도핑가스를 사용하지 않으면, i-형 μc-Si막을 얻게 된다. 이 i-형 μc-Si막의 도전율은 5×10 /㎝ 이상이다.
상기문헌(1)에서, H2에 의해 실로콘층의 미결정화에 대한 영향을 분석하기 위해, 수소 플라즈마 처리의 종료후, 어느 정도의 시간이 경과한 후 다음 실리콘층의 형성이 개시된다.
따라서, 그 문헌(1)에 설명된 방법에 따라, 스루풋(throughput)이 감소된다.
한편, 이 실시예의 방법에 따라, 그 a-Si층의 형성과 수소 플라즈마 처리가 어떤 간격 없이 계속해서 행해지므로, 스루풋은 감소될 수 없다.
그 문헌(1)에 설명된 방법은 SiH및 H의 도입이 전환되기 때문에 압력변동이 커지며, 즉 SiH만이 a-Si층의 형성을 위해 도입되고 H만이 그 수소 플라즈마처리를 위해 반응실로 도입되는 문제를 가지고 있다.
그러나, 이 실시예에 따라, 수소가스 도입라인(1) 및 원료가스 도입라인(2)이 토앙의 RF-PCVD 장치에 부가적으로 설치되며, 그 원료가스 도입라인(2)에 대한 그 밸브(3,4)가 타이머(31)에 접속된 제어장치(32)에 의해 제어되므로, 원료가스 도입라인만이 차단될 수 있다.
따라서, 반응실(30)에 도입된 원료가스 및 수소가스의 총유량은 a-Si층 형성과 수소 플라즈마 처리 사이에 약 1%정도 변화되므로, 그 반응실(30)애네서의 압력변동은 억제될수 있다.
[실시예 2]
그 형성개시에서 미결정 구조를 포함하는 실리콘막을 형성하는 또 다른 방법이 설명될 것이다.
첫째, SiH와 수소가스를 포함하는 원료가스는 RF-PCVD 장치의 반응실에 도입된다.
따라서 수소 희석률(SiH/H비)이 200 이상이고, 전력밀도가 0.03∼1.5W/㎠(바람직하게는 0.1∼0.3W/㎠)인 조건하에서, 실리콘층은 약 100Å의 두께를 가지도록 형성된다. 그 후, 수소 희석률이 2∼100이 되도록 수소가스의 유량은 변화된다.
전력밀도가 0.03∼1.5W/㎠인 조건하에서 다른 실리콘층은 먼저 형성 실리콘층 상에 형성된다.
이 실시예에서, SiH이 유량이 1sccm, H의 유량이 1000sccm, 그 전력밀도가 1W/㎠, 그 기판온도가 300℃, 압력이 100Pa인 조건하에서 먼저 실리콘층이 약 100Å의 두께를 가지도록 형성되었다.
따라서, H의 유량은 70sccm으로 변화되었고, 다른 실리콘층은 상기에 형성된 실리콘층 상에 형성되었다.
최종적으로, 생겨나는 실리콘막은 100Å의 두께를 가졌다.
그렇게 형성된 실리콘막은 적외선 흡수 스펙트럼 방법, 반사 전자선 회절법라만 분광법 등에 의해 분석되었다.
결과로써, 실리콘막은 μc-Si막임이 확인되었다. μc-Si막 내에서 결합수소량은 0이었고, 그 결정 체적분율은 30% 이상이었다.
게다가, 그 i-형 μc-Si막의 암도전율은 2×10 S/㎝ 이상으로 측정되었다.
이 방법에 따라, 매우 좋은 암도전율이 얻어질 수 있다.
이 실시예에서, 수소 희석률은 200 이상으로 매우 높으며, 실리콘층이 형성된다. 따라서, 그 퇴적속도는 0.05Å/1초 이하로 매우 느리다.
그러나, 미결정 실리콘층은 그 막의 형성개시에서 약 100Å 이하인 두께까지도 얻어질 수 있다.
최초로 매우 높은 수소 희석률을 지닌 그 퇴적개시에서 약 100Å의 두께에 이르기까지 그 μc-Si층이 형성되며, 연속 실리콘층은 또한 상기에서 형성된 μc-Si층에 의해 영향을 받는 미결정 구조를 포함한다.
그 퇴적개시에서 약 100Å의 두께를 가지기 위해 그 μc-Si층이 형성될 때에 수소 희석률은 2∼100으로 변경된다.
따라서, 그 퇴적속도는 0.2∼0.3Å/초로 증가될 수 있다.
결과적으로 퇴적개시에서 100Å 이하의 두께를 가지는 그 실리콘층 내에서조차도 미결정 구조를 포함하는 실리콘막이 원하는 두께를 가지도록 형성될 수 있다.
제3도는, 반도체층이 상기 실시예 1에서 보여 준 방법에 의해 형성되는 TFT를 포함하는 액정표시장치의 주요부분을 나타낸다.
이 액정표시장치에 있어서, 글라스 기판(11) 상에, 게이트 전극(12)이 형성된다. 게이트 전극(12)의 표면상에, 양극 산화막(13)이 형성된다.
게이트 절연막(14)은 그 기판(11)의 전면을 덮기 위해 형성된다. 그 게이트 절연막(14) 상에 그 게이트 전극(12)을 중복하기 위해 P-형 μc-Si 반도체층(15)이 형성된다.
그 반도체층(15)의 중앙부분 위에, 에칭스토퍼(16)가 형성된다.
각각, 그 에칭스토퍼(16)의 단부 및 그 반도체층(15)의 일부를 덮기 위해 소스박막(17a)과 드레인박막(17b)이 형성된다.
에칭스토퍼(16) 상에서 그 소스박막(17a)과 드레인박막(17b)이 서로 분리된다.
그 소스박막(17a) 상에 소스전극(18a)이 형성된다.
그 드레인박막(17b) 상에 드레인전극(18b)이 형성된다.
보호막(20a)이 소스전극(18a)상에 형성되고, 화소전극(20b)이 그 드레인전극(18b) 상에 형성된다.
게다가, 최상층으로서 그 기판(11)의 전면을 덮기 위해 보호막(21)이 형성된다.
상기액정표시장치는 다음의 방식으로 제조된다.
첫째, 약 300nm의 두께를 가지는 탄탈룸(Ta) 박막이 글라스 기판(11)에 스퍼터링하여 형성된다.
그 Ta 박막은 포토리소그래피와 에칭에 의해 패턴되며, 게이트 전극(12)을 형성하기 위함이다.
그 후, 기판(11)은 암모늄타르타르산염 용액 속으로 들어가며, 외부에서 기판(11)을 양극간화시키기 위해서 전류를 흐르도록 한다.
결과적으로 300nm의 두께를 가지는 양극산화 절연막(13)이 게이트 전극(12)상에 형성된다.
다음에는, 제4도에 나타난 인-라인형 CVD 장치는 사용하여 질화실리콘(SiN)막(14), μc-Si막(15) 및 에칭스토퍼(16)용의 SiN막이 형성된다.
둘째, 글라스기판(11)은 반입실(22)에서 SiN성막실(23)로 반입된다.
노실란(SiN), 암모니아(Nh) 및 수소(H) 는 플라즈마 방전을 유도하기 위하여 그 SiN성막실(23)로 도입된다.
결과적으로 300nm의 두께를 가지는 SiN게이크 절연막(14)이 형성된다.
다음에는, 그 글라스 기판(11)이 μc-Si 성막실(24)에 반입되고, μc-Si막(15)은 게이트 절연막(14) 상에서 형성된다.
형성조건은, 원료가스로서 모노실란 (SiN4)의 유량은 1sccm, 1%의 가스도핑비를 가진 다이보란(B2H6)이 도핑가스로 사용되고, 수소(H2)의 유량은 100sccm으로, 전력밀도는 0.7W/㎠로, 기판온도는 300℃로, 압력은 100Pa로 정해진다.
상기 조건하에서 우선 10Å/사이클의 두께를 가지는 Si층이 성장된다.
다음에는 0.7W/㎠의 전력밀도를 가지는 전력이 가해짐으로써, 수소 플라즈마 처리는 약 50초 동안 행해진다. 그러한 Si층의 형성과 수소 플라즈마 처리가 반복됨으로써 300Å의 두께를 가지는 p-형 μc-Si막(15)을 형성하기 위함이다.
그 후, 글라스 기판(11)은 SiN성막실(25)로 반입된다. 모노실란(SiH4), 암모니아(NH), 및 수소(H)가 그 SiN성막실(25)로 도입됨으로써, 300nm의 두께를 가지는 SiN막이 μc-Si막(15) 상에서 플라즈마 방전에 의해 형성된다.
iN막의 형성이 완료될 때에 글라스 기판(11)은 반출실(26)을 통해 반출된다. SiN막은 에칭스 토퍼(16)를 형성하기 위해 패턴된다.
다음에는, n+ - 도프된 Si막이 CVD 등에 의해 형성되어 소스박막(17a) 및 드레인박막(17b)을 형성하기 위하여 패턴된다.
다음에는 스퍼터링에 의해, 티타늄(Ti)은 약 300nm 두께로 적층되어 소스전극(18a) 및 드레인전극(18b)을 형성하기 위하여 패턴된다.
실시예에서, 채널의 길이와 폭은 각각 10㎛와 40㎛로 정해진다.
그 후, 5% 주석(Sn)을 포함하는 산화인듐의 타켓을 사용하여, 산소 대기권내에서, 약 70nm 두께로 산화인듐막을 형성하기 위해 스퍼터링이 행해진다.
각각 소스전극(18a) 및 드레인전극(18b) 상에서 보호막(20a)과 화소전극(20b)을 형성하기 위해 산화인듐이 패턴된다.
2때, 300nm의 두께를 가지는 SiN막이 형성되어 보호막(21)을 형성하기 위하여 패턴된다.
상술한 바와 같이, 제3도에서 보여 준 액정표시장치의 한 쌍의 기판중 하나인 TFT를 가진 기판(11)이 형성된다.
이 상태에서, 상술한 방법에 의해 형성된 TFT의 특성이 측정된다.
10V의 게이트 전압이 가해질 때에 ON 전류가 1.5×10 A 이상이며, 그것은 반도체층으로 a-Si막을 사용하는 경우에는 있어서의 약 1.5배이다.
그 후, 그 액정표시장치의 한 쌍의 기판 중 다른 하나이며 컬러필터, 블랙매트릭스 및 ITO 전극이 형성되는 글라스 판은 그 사이에 있는 공간을 가지고 글라스기판(11)에 적층되고, 액정은 그 공간으로 주입된다.
편광판이 각각의 그 기판에 적층되고, 블랙라이트는 부착되며, 그로 인해 액정표시장치가 제조된다.
상술한 바와 같이, 상기 방법에 따라 TFT의 ON 전류는 향상 될 수 있으므로, 종래 기술에서 실현하기 어려웠던 16인치의 크기를 가지며 1280×1024화소를 가지는 엔지니어링 워크스테이션용인 액정표시장치가 제조될 수 있다.
더욱이, TFT의 반도체층은 저온에서 형성될 수 있으므로, 값싼 글라스 기판이 사용될 수 있다.
상기 실시예에서, TFT의 반도체층으로 p-형 μc-Si막이 사용된다. 본 발명은 이 특정한 형태로 한정되지는 않지만, i-형 또는 n-형 μc-Si가 사용될 수 있다.
상기 실시예에서, TFT의 반도체층과 같은 μc-Si막이 실시예 1에서 보여 준 방법에 의해 형성된다. 그러나 그 μc-Si막이 실시예 2에서 보여준 방법에 의해 형성 될 수도 있다.
상기 실시예는 역스태거 구조를 가지는 TFT를 사용함으로써 설명된다. 그렇지 않으면, 스태거 구조를 가지는 TFT를 사용하여도 같은 효과를 얻을 수 있다.
상술한 바가 명백하므로, 본 발명에 따라 우세한 전계효과 이동을 가지는 TFT는 대형기판을 사용하여 낮은 비용으로 제조될 수 있다.
따라서, 고해상도를 가지는 엔지니어링 워크스테이션용인 대형 액정표시장치는 실현될 수 있다.
본 발명의 범위 및 정신에서 벗어나지 않고서 그 기술분야에서 숙련된 자들에 의해 여러 가지 다른 변화가 보여질 것이며 즉시 생겨날 수도 있다.
따라서, 여기에 첨부된 청구항의 범위가 여기에 설명된 명세서에 제한됨을 의도하지는 않고, 오히려 청구항이 넓게 해석되도록 한다.

Claims (11)

  1. 표면을 가지는 절연막;상기 절연막의 상기 표면상에 형성된 i형의 반도체반;상기 반도체막과 접하는 소스 전극 및 드레인 전극; 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하는 박막 트랜지스터에 있어서, 상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 5×10-9S/㎝ 이상의 도전율의 미결정 구조를 가지는 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 표면을 가지는 절연막;상기 절연막의 상기 표면상에 형성된 p형 또는 n형의 반도체막;상기 반도체막과 접하는 소스 전극 및 드레인 전극; 및상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하는 박막 트랜지스터에 있어서,상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 1×10-3S/㎝ 이상의 도전율의 미결정 구조를 가지는 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 표면을 가지는 절연막;상기 절연막의 상기 표면상에 형성된 반도체막;상기 반도체막과 접하는 소스 전극 및 드레인 전극; 및 상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하는 박막 트랜지스터에 있어서,상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 결합수소량 10 원자% 이하인 미결정 구조를 가지는 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 표면을 가지는 절연막;상기 절연막의 상기 표면상에 형성된 반도체막;상기 반도체막과 접하는 소스 전극 및 드레인 전극; 및상기 반도체막으로부터 전기적으로 절연된 게이트 전극을 구비하는 박막 트랜지스터에 있어서,상기 절연막의 상기 표면으로부터 500Å 이내의 거리에서의 상기 반도체막의 부분이, 적어도, 10% 이상의 결정 체적분율의 미결정 구조를 가지는 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. (1) 프라지마 화학적 기상성장 장치의 반응실에 도입된 실리콘을 포함하는 원료가스를 분해하여 실리콘층을 형성하는 단계; 및(2) 상기 반응실에 상기 수소가스를 도입함으로써 상기 실리콘층에 수소 플라즈마 처리를 행하여 상기 실리콘층을 미결정화하는 단계를 반복적으로 수행함으로써 미결정 구조를 가지는 실리콘층을 포함하는 반도체막을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  6. 제5항에 있어서, 상기 절연막 위에 상기 반도체막을 형성하는 공정 이전에 상기 반도체막이 형성되는 상기 절연막의 상측 표면에 수소 플라즈마 처리를 행하는 공정을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  7. 제5항에 있어서, 상기 실리콘층을 형성하는 상기 단계에서, 상기 실리콘층이 1∼1000A의 범위 내의 두께를 가지고 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  8. (정정). 수소 희석률 200 이상인 상태에서, 미결정 구조를 가지는 100Å 이하의 두께의 실리콘층을 형성하는 제 1 단계; 및 수소 희석률 2∼100인 상태에서, 미결정 구조를 가지는 또 다른 실리콘층을 상기 실리콘층 위에 형성하는 제2단계로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  9. 박막 트랜지스터를 포함하는 액정표시장치를 제조하는 방법에 있어서, 상기 박막 트랜지스터 각각에 대하여 반도체막을 형성하는 공정이 : (1) 플라즈마 화학적 기상성장 장치의 반응실에 도입된 실리콘을 포함하는 원료가스를 플라즈마에 의하여 분해함으로써 기판 상에 비정질 실림콘층을 형성하는 단계; 및 (2) 상기 반응실에 수소가스를 도입함으로써 상기 비정질 실리콘층에 수소 플라즈마 처리를 행하는 단계를 반복적으로 수행함으로써 미결정 구조를 가지는 실리콘층으로 이루어지는 반도체막을 형성하는 공정으로 이루어지는 박막 트랜지스터를 호함하는 액정표시장치의 제조방법.
  10. 얇은 반도체층을 형성하고 상기 얇을 반도체층에 수소 플라즈마 처리를 행하기 위한 반응실; 상기 반응실에 연결되어 상기 반응실에 수소가스를 도입하기 위한 제1라인; 상기 반응실에 연결되어 상기 얇은 반도체층을 형성하기 위하여 사용되는 원료가스를 상기 반응실에 도입하기 위한 제2라인; 상기 제2라인에 연결되어 제2라인으로부터 상기 원료가스를 배출하기 위한 제3라인; 및 상기 원료가스를 도입하기 위한 상기 제2라인과 상기 원료가스를 배출하기 이한 상기 제3라인 사이를 스위칭하기 위한 스위칭 수단을 포함하는 것을 특징으로 하는 플라즈마 화학적 기상성장 장치.
  11. 얇은 반도체층을 형성하고 상기 얇은 반도체층에 수소 플라즈마 처리를 행하기 위한 반응실; 상기 반응실에 연결되어 상기 반응실에 수소가스를 도입하기 위한 제1라인; 상기 반응실에 연결되어 상기 얇은 반도체층을 형성하기 위하여 사용되는 원료가스를 상기 반응실에 도입하기 위한 제2라인; 상기 제2라인에 연결되어 제 2 라인에 연결되어 제2라인으로부터 상기 원료가스를 배출하기 위한 제3라인; 상기 반응실과, 상기 제2라인과 상기 제3라인의 연결부 사이의 제2라인 상에 설치된 제1벨브; 상기 제3라인 상에 설치된 제2밸브; 및 상기 제1밸브와 상기 제2밸브의 개폐를 제어하기 위한 제어수단으로 구성되는 플라즈마 화학적 기상성장 장치에 있어서, 상기 얇은 반도체층이 형성될 때에 상기 제어수단이 상기 제1밸브를 열고 제2밸브를 닫도록 제어함으로써 상기 원료가스가 상기 반응실로 도입되고; 상기 얇은 반도체층에 상기 수소 플라즈마 처리가 생해질 때에 상기 제어수단이 상기 제2밸브를 열고 제 1 밸브를 닫도록 제어함으로써 상기 원료가스의 상기 반응실에의 도입만을 차단하는 것을 특징으로 하는 플라즈마 화학적 기상성장 장치.
KR1019930020765A 1992-10-07 1993-10-07 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법 KR0130955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26898192 1992-10-07
JP92-268981 1992-10-07

Publications (2)

Publication Number Publication Date
KR940010395A KR940010395A (ko) 1994-05-26
KR0130955B1 true KR0130955B1 (ko) 1998-04-14

Family

ID=17465999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020765A KR0130955B1 (ko) 1992-10-07 1993-10-07 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법

Country Status (3)

Country Link
US (1) US5686349A (ko)
EP (1) EP0592227A3 (ko)
KR (1) KR0130955B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
CN1269196C (zh) * 1994-06-15 2006-08-09 精工爱普生株式会社 薄膜半导体器件的制造方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
FR2743193B1 (fr) * 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
US5966627A (en) * 1996-08-30 1999-10-12 Lucent Technologies Inc. In-situ doped silicon layers
US6329270B1 (en) 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US6653212B1 (en) * 1999-04-20 2003-11-25 Sony Corporation Method and apparatus for thin-film deposition, and method of manufacturing thin-film semiconductor device
JP2004146691A (ja) * 2002-10-25 2004-05-20 Chi Mei Electronics Corp 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US8142606B2 (en) * 2007-06-07 2012-03-27 Applied Materials, Inc. Apparatus for depositing a uniform silicon film and methods for manufacturing the same
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2009054719A (ja) * 2007-08-24 2009-03-12 Tokyo Electron Ltd 半導体製造方法、半導体製造装置および表示装置
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US20100237355A1 (en) * 2007-11-15 2010-09-23 Masao Moriguchi Thin film transistor, method for manufacturing thin film transistor, and display device
US20100295047A1 (en) * 2008-01-25 2010-11-25 Masao Moriguchi Semiconductor element and method for manufacturing the same
CN101933148B (zh) * 2008-01-25 2012-12-05 夏普株式会社 半导体元件及其制造方法
US8575615B2 (en) * 2008-09-17 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device
EP2332167A4 (en) * 2008-10-03 2012-06-20 Veeco Process Equipment Inc GAS PHASE epitaxy
EP2445011B1 (en) 2009-06-18 2018-01-10 Sharp Kabushiki Kaisha Semiconductor device
US8557687B2 (en) * 2009-07-23 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing thin film transistor
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
CN115132754B (zh) * 2022-06-30 2023-06-27 惠科股份有限公司 背光模组及其制备方法、显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5723216A (en) * 1980-07-17 1982-02-06 Matsushita Electric Ind Co Ltd Manufacture of plasma reactor and semiconductor element
JPS5767020A (en) * 1980-10-15 1982-04-23 Agency Of Ind Science & Technol Thin silicon film and its manufacture
JPS5994810A (ja) * 1982-11-22 1984-05-31 Agency Of Ind Science & Technol アモルファスシリコン膜の製造法
JPS59139682A (ja) * 1983-01-31 1984-08-10 Ricoh Co Ltd 光導電性薄膜
JPS6179259A (ja) * 1984-09-26 1986-04-22 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置
JPS639923A (ja) * 1986-07-01 1988-01-16 Matsushita Electric Ind Co Ltd 薄膜の製造方法
JPS6343157A (ja) * 1986-08-11 1988-02-24 Toshiba Corp 電子写真感光体
JPS6369220A (ja) * 1986-09-10 1988-03-29 Nec Corp ４族半導体薄膜の製造方法
JPS63157165A (ja) * 1986-12-19 1988-06-30 Kobe Steel Ltd 電子写真用感光体
JPH0775233B2 (ja) * 1987-09-14 1995-08-09 松下電器産業株式会社 大規模集積回路の製造方法
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
JPH01173640A (ja) * 1987-12-28 1989-07-10 Fujitsu Ltd 半導体装置の製造方法
JPH02159021A (ja) * 1988-12-13 1990-06-19 Agency Of Ind Science & Technol 微結晶の配向性制御方法
DE69012727T2 (de) * 1989-03-31 1995-02-09 Canon Kk Verfahren zur herstellung eines polykristallinen filmes mittels chemischen dampfniederschlags.
US5194398A (en) * 1989-06-28 1993-03-16 Mitsui Toatsu Chemicals, Inc. Semiconductor film and process for its production
JPH03126222A (ja) * 1989-10-12 1991-05-29 Canon Inc 堆積膜形成方法
JPH04137525A (ja) * 1990-12-03 1992-05-12 Agency Of Ind Science & Technol シリコン薄膜剥離防止方法
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon

Also Published As

Publication number Publication date
EP0592227A2 (en) 1994-04-13
US5686349A (en) 1997-11-11
EP0592227A3 (en) 1995-01-11
KR940010395A (ko) 1994-05-26

Similar Documents

Publication Publication Date Title
KR0130955B1 (ko) 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
US6271062B1 (en) Thin film semiconductor device including a semiconductor film with high field-effect mobility
US5644145A (en) Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma
US7041342B2 (en) Thin-film solar cells and method of making
US5180690A (en) Method of forming a layer of doped crystalline semiconductor alloy material
EP0598409B1 (en) A method of manufacturing a semiconductor device
US5744818A (en) Insulated gate field effect semiconductor device
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US7915114B2 (en) Low temperature process for TFT fabrication
US6329269B1 (en) Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen
KR100336252B1 (ko) 미정질반도체막제조방법
US6078059A (en) Fabrication of a thin film transistor and production of a liquid display apparatus
JP3429034B2 (ja) 半導体膜の製造方法
JPH04266019A (ja) 成膜方法
US5949091A (en) Semiconductor device having polysilicon thin-film
JPH0897436A (ja) 薄膜半導体素子とその製造方法
JPH08148690A (ja) 薄膜トランジスタおよび半導体膜の製造方法
JPH06120499A (ja) 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法
JP4547857B2 (ja) トランジスタの製造方法
JPH06104283A (ja) 薄膜トランジスタ
JPH0897427A (ja) 薄膜半導体素子および薄膜トランジスタ並びにその製造方法
He et al. A low temperature plasma-assisted deposition process for microcrystalline thin film transistors, TFTs
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0613404A (ja) 半導体装置及びその製造方法
JPH05343713A (ja) 非晶質太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee