JPH01161826A - 気相エピタキシャル成長法 - Google Patents

気相エピタキシャル成長法

Info

Publication number
JPH01161826A
JPH01161826A JP62320431A JP32043187A JPH01161826A JP H01161826 A JPH01161826 A JP H01161826A JP 62320431 A JP62320431 A JP 62320431A JP 32043187 A JP32043187 A JP 32043187A JP H01161826 A JPH01161826 A JP H01161826A
Authority
JP
Japan
Prior art keywords
gas
epitaxial
epitaxial growth
vapor phase
growth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62320431A
Other languages
English (en)
Inventor
Yoshihiko Saito
芳彦 斉藤
Yoshiaki Matsushita
松下　嘉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62320431A priority Critical patent/JPH01161826A/ja
Priority to US07/284,512 priority patent/US4894349A/en
Priority to EP88121113A priority patent/EP0320970B1/en
Priority to DE3851417T priority patent/DE3851417T2/de
Priority to KR1019880016873A priority patent/KR930000609B1/ko
Publication of JPH01161826A publication Critical patent/JPH01161826A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は高速バイポーラ集積回路、Ｂ１−ＣＭＯＳ（パ
イポーラ・相補性絶縁ダート型）集積回路用などのウェ
ハの生産に使用され、特に埋込み層を有するシリコンウ
ェハに気相エピタキシャル成長を行う方法に関する。
（従来の技術） 高速パイポーラ、ｎｉ−ＣＭＯＳなどの素子は、高性能
化されるにつれて半導体基板の不純物ドー・ｆントの精
密制岬、不純物ドーパントの高濃度化が要求されている
。また、寄生容量低減のため、素子の微細化も考えられ
ており、トレンチ・アイソレーシヲンなどが考えられて
いる。
一方、高速／Ｊイポーラ集積回路、Ｂｉ−ＣＭＯ８集積
回路などのシリコンウェハは高濃度の不純物の埋込み層
を有しておシ、たとえばＮ＋埋込み層のドーノクントと
して、従来はｓｂが使用されている。
しかし、ドーパントとしてｓｂを使用していると、次の
ような問題がある。←）シリコン中の固溶限がｓｂ＋ｏ
場合には〜６　Ｘ　１０”７ｃｍ３（１２００’ＣＯ条
件）であり、Ａ３の〜１０”７ｃｍ３に比べて小さいの
で、高濃度化が制限される。伽）原子半径がＳｔは１．
１７Ｘ。
ｓｂは１．３６１％Ａ３は１．１７Ｘであり、シリコン
ウェハにｓｂを高濃度にドーピングした場合、原子半径
のミスマツチによるエピタキシャル成長膜の歪場などの
問題点がある。
そこで、シリコンウェハに対して原子半径がマツチして
おシ、高濃度化が可能なＡｓあるいはＢをイオン注入し
て埋込み層を形成してなるＡｓするいはＢイオン注入基
板が用いられようとしている。
しかし、このＡｓあるｈはＢイオン注入基板にエピタキ
シャル成長を行わせた場合、埋込み層からのオートドー
ピングが問題となる。このオートドーピングを抑制する
ためには、次のような方法があるが、それぞれ問題点が
ある。伽）減圧エピタキシャル成長法。これは、〜１０
５０℃以上の高温で減圧下でエピタキシャル成長を行わ
せる方法であるが、高温プロセスを通すので、埋込み層
の深さｘｊが拡がる、ドーパントのＡｓが蒸発して埋込
み濃度が減少するなどの問題がある。（ｂ）光エピタキ
シャル成長法などを用いて全プロセスを低温化する方法
は、現段階では研究段階であり、生産性などの問題があ
る。（ｃ）二段階エピタキシャル成長法。これは、１回
目のエピタキシャルプロセスでノンドープのエピタキシ
ャル膜を成長させ、続いて２回目のエピタキシャルプロ
セスで所望の１度のドーピングエピタキシャル膜を成長
させる方法であるが、やはり高温プロセスを通すので、
埋込み層の深さＸｊの拡がシ、ドー・やン）　（Ａｓ）
の蒸発による埋込み濃度の減少などが問題となる。
（発明が解決しようとする問題点） 本発明は、上記したようにＡｓｈるいはＢを高濃度に含
む埋込み層を有するシリコンウェハ・に気相工ぎタキシ
ャル成長を行わせる場合、埋込み層からのオートドーピ
ングを抑制しようとすると、埋込み層の深さＸｊの拡が
り、ドーパントの蒸発による埋込み濃度の減少、生産性
の低下などの問題点が生じることを解決すべくなされた
もので、上記高濃度埋込み層の深さＸｊ、ドーパント濃
度の変化を極力抑制でき、オートドーピングが抑制され
たエピタキシャル成長層を°高い生産性で形成し得る気
相エピタキシャル成長法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明の気相エピタキシャル成長法は、高濃度埋込み層
のドーパントとしてＡｓまたはＢを用いたシリコンウェ
ハ上に気相エピタキシャル成長を行わせる際、第１回目
のエピタキシャルプロセスとして、弗化シランおよびま
たは弗化ジシランとシランおよびまたはジシランとの混
合物を原料とする反応ガスを用い、６００℃〜９００℃
下で薄い第１のエピタキシャル成長層を形成し、引き続
き第２回目のエピタキシャルプロセスとして、シランお
よびまたはジシラン、または前記第１回目のエピタキシ
ャルプロセスと同じ混合物を原料とする反応ガスを用い
、成長速度の大きい条件下で所望の膜厚の第２のエピタ
キシャル成長層を形成することを特徴とする。
（作用） 第１のエピタキシャルプロセスでは、低温成長可能な反
応ガスを用いて不純物濃度の深さ方向分布の精密制御と
ドーパント濃度の制御が可能である。第２のエピタキシ
ャルプロセスでは、生産性良く成長を行わせることがで
きる。したがって、高濃度埋込み層の深さｘｊ、ドー・
ぐント濃度の変化を極力抑制でき、オートドーピングが
抑制されたエピタキシャル成長層を高い生産性で形成す
ることができる。なお、第１のエピタキシャルプロセス
を１００　ｔｏｒｒ以下の低い圧力下で行うようにすれ
ば、成長温度の低温化が容易になる。大口径化の場合、
低温化はスリップ発生に対しても有利である。
（実施例） 以下、同語を参照して本発明の一実施例を詳細に説明す
る。
第１図は本発明方法に使用される気相エピタキシャル成
長装置の一例として縦型反応装置を概略的に示している
。即ち、１は石英製のベルジャであり、このベルジャ１
の内部には回転可能なサセプタ２と、サセプタ２上に搭
載されたシリコンウェハ３と、ウェハ３を加熱するため
の加熱コイル４と、外部のガス制御装置５から供給され
る反応がスを先端のノズルからベルジャ１の内部上方へ
流入するガスバイブロが設けられておシ、７はベルジャ
１の底部に設けられたがス排出口である。
上記加熱コイル４は、高周波加熱方式によってウェハ３
を加熱するものであるが、つ□エバ加熱方式はウェハ温
度を所望通シ制御できれば、特に限定されるものではな
い。また、反応装置の型式も上記縦型炉に限定されるも
のではない。
次に、上記反応装置を用いて、Ａｓが高濃度にドープさ
れた埋込み層を有するウェハ３に対して気相エピタキシ
ャル成長を行わせる方法の一実施例を第２図を参照しな
がら説明する。第１回目のエピタキシャルプロセスでは
、５１Ｈ２Ｆ２（弗化シラン）ガスと５１２Ｈ６（ジシ
ラン）ガスとを混合した原料ガスおよびキャリアがス（
たとえばＨ２ガス）を供給し、６００℃〜９００℃の温
度範囲内、１００　ｔｏｒｒ以下の圧力で〜０．１μｍ
程度の薄い第１のエピタキシャル成長層を形成させる。
このプロセスは、昇温中または定温中のいずれでもよい
が、生産性の点からは昇温中が望ましい。また、Ｓ　Ｉ
Ｉ（２Ｆ２と８１２Ｈ６との混合比は、エピタキシャル
層として良質な単結晶が成長するように５〜３０対１種
度が望ましい。引き続いて、第２のエピタキシャルプロ
セスでは、原料ガスとして５ｔ２Ｈ６およびまたは５Ｉ
Ｈ２Ｆ２を用い、温度条件としてはたとえば８５℃の一
定温度で、生産性を考慮した適当な成長速度（〜０．１
μｍ以上）で第２のエピタキシャル成長層を形成する。
なお、上記第１の工、ピタキシャルゾロセス、第２のエ
ピタキシャルプロセスのいずれでも、ドーピングを実行
可能である。
上記実施例の気相エピタキシャル成長法においては、１
回目のエピタキシャルプロセスでは低温成長可能な反応
ガスを用いて低温成長を行わせるので、従来の高温プロ
セスに比べて不純物濃度の深さ方向分布を高精度で制御
することができ、埋込み層の深さＸｊの拡がシ、Ａｓ濃
度の変化を抑制することができる。また、２回目のエピ
タキシャルプロセスでは成長速度が大きい条件下で成長
を行わせ、高い生産性を持之せているので、全工程を１
時間以内で終了することができる。
ここで、第３図に成長温度と埋込み層の深さＸｊ、不純
物濃度の遷移領域幅との関係を実測したデータを示して
いる。成長温度Ｔが低い方が上記Ｘｊ、遷移領域幅が小
さくなることが分る。
また、本実施例のプロセスにより得られたシリコンウェ
ハの基板深さ方向における不純物濃度分布の実測データ
を第４図中に太線で示しており、比較のため、従来のプ
ロセス（１１００℃でのアニールｆｆ１Ｋ８５０℃でエ
ピタキシャル成長を行う場合）による不純物濃度分布デ
ータを細線で示している。このデータから、本実施例で
は高濃度のＡｓ埋込み層の深さｘｊの拡がりが少なく、
不純物濃度の深さ方向分布が高精度で制御されているこ
とが分る。
また、高濃度の埋込み層の形成のためにＡ８イオンをド
ーズ量５Ｘ１０　Ｌｙｎ　、加速電圧５０　ｋｅＶの条
件下で注入した後、ドライブインを行わないでエピタキ
シャルプロセスを行う場合、本実施例のように９００℃
以下の工程を通した場合のＡｓ濃度のピーク直は二１０
２’／ｃｍ’であシ、従来のように１１００℃を含む工
程を通した場合のＡｓ濃度値のピーク値（〜６　Ｘ　１
０１９α３）に比べて大きい。したがって、上記イオン
注入後のドライブインを必要としなくなる。
なお、第１回目のエピタキシャルプロセスで用いる反応
ガスとして、上記実施例では弗化シランゴスとジシラン
がスとの混合ガスを用い念が、これに限らず、弗化シラ
ンおよびまたは弗化ジンランとシランおよびまたはジシ
ランとの混合物を原料とするガスを用いても上記実施例
と同様な効果が得られる。また、第２回目のエピタキシ
ャルプロセスとして、上記実施例ではジシランガスおよ
びまたは弗化シランガスを用いたが、これに限らず、シ
ランおよびまたはジシラン、または第１回目のエピタキ
シャルプロセスと同じガスを用いても上記実施例と同様
な効果が得られる。
［発明の効果］ 上述したように本発明の気相エピタキシャル成長法によ
れば、ＡｓあるいはＢを高濃度に含む埋込み層を有する
シリコンウェハに気相工♂タキシャル成長を行わせる場
合、上記高濃度埋込み層の深さＸｊ、ドーパント濃度の
変化を極力抑制でき、オートドーピングが抑制されたエ
ピタキシャル成長層を高い生産性で形成することができ
る。
【図面の簡単な説明】
第１図は本発明の気相エピタキシャル成長法で使用され
るエピタキシャル装置の一例を示す構成説明図、第２図
は本発明方法の一実施例を示すプロセスフローチャート
、第３図は気相エピタキシャルプロセスにおける埋込み
層深さ、遷移領域幅の成長温度依存性を示す特性図、第
４図は本発明方法の一実施例によシ形成されたシリコン
ウェハにおける不純物濃度の基板深さ方向分布を従来例
方法による分布と対比して示すデータである。 １・・・ペルツヤ、２・・・サセプタ、３・・・シ＋）
　：ｙ　ｙ　’）エバ、４・・・加熱コイル、５・・・
ガス制御装置。 出願人代理人　弁理士　鈴　江　武　産業１図 第２図 エヒＯグヘシャノＬｉ＼°長門　　ンＴ′ｍ３図

Claims (3)

    【特許請求の範囲】
  1. （１）高濃度埋込み層のドーパントとしてＡｓまたはＢ
    を用いたシリコンウェハ上に気相エピタキシャル成長を
    行わせる際、第１回目のエピタキシャルプロセスとして
    、弗化シランおよびまたは弗化ジシランとシランおよび
    またはジシランとの混合物を原料とする反応ガスを用い
    、６００℃〜９００℃下で薄い第１のエピタキシャル成
    長層を形成し、引き続き第２回目のエピタキシャルプロ
    セスとして、シランおよびまたはジシラン、または前記
    第１回目のエピタキシャルプロセスと同じ混合物を原料
    とする反応ガスを用い、成長速度の大きい条件下で所望
    の膜厚の第２のエピタキシャル成長層を形成することを
    特徴とする気相エピタキシャル成長法。
  2. （２）前記第１回目のエピタキシャルプロセスは、前記
    シリコンウェハの昇温中に、または一定温度状態で行う
    ことを特徴とする前記特許請求の範囲第１項記載の気相
    エピタキシャル成長法。
  3. （３）前記第１回目のエピタキシャルプロセスは圧力１
    ００ｔｏｒｒ以下で行うことを特徴とする前記特許請求
    の範囲第１項または第２項記載の気相エピタキシャル成
    長法。
JP62320431A 1987-12-18 1987-12-18 気相エピタキシャル成長法 Pending JPH01161826A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62320431A JPH01161826A (ja) 1987-12-18 1987-12-18 気相エピタキシャル成長法
US07/284,512 US4894349A (en) 1987-12-18 1988-12-15 Two step vapor-phase epitaxial growth process for control of autodoping
EP88121113A EP0320970B1 (en) 1987-12-18 1988-12-16 Vapour-phase epitaxial growth process
DE3851417T DE3851417T2 (de) 1987-12-18 1988-12-16 Epitaxiales Wachstumsverfahren aus der Gasphase.
KR1019880016873A KR930000609B1 (ko) 1987-12-18 1988-12-17 기상 에피택셜 성장법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62320431A JPH01161826A (ja) 1987-12-18 1987-12-18 気相エピタキシャル成長法

Publications (1)

Publication Number Publication Date
JPH01161826A true JPH01161826A (ja) 1989-06-26

Family

ID=18121371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62320431A Pending JPH01161826A (ja) 1987-12-18 1987-12-18 気相エピタキシャル成長法

Country Status (5)

Country Link
US (1) US4894349A (ja)
EP (1) EP0320970B1 (ja)
JP (1) JPH01161826A (ja)
KR (1) KR930000609B1 (ja)
DE (1) DE3851417T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249163B1 (ko) * 1996-12-20 2000-03-15 김영환 에피막형성방법
JP2005150364A (ja) * 2003-11-14 2005-06-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2009135230A (ja) * 2007-11-29 2009-06-18 Nuflare Technology Inc 気相成長膜形成装置および気相成長膜形成方法
JP2009302230A (ja) * 2008-06-12 2009-12-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法
JP2010003735A (ja) * 2008-06-18 2010-01-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714840B2 (ja) * 1988-10-18 1995-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン エピタキシャル膜成長方法
US5024972A (en) * 1990-01-29 1991-06-18 Motorola, Inc. Deposition of a conductive layer for contacts
US5385850A (en) * 1991-02-07 1995-01-31 International Business Machines Corporation Method of forming a doped region in a semiconductor substrate utilizing a sacrificial epitaxial silicon layer
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
US5279987A (en) * 1991-10-31 1994-01-18 International Business Machines Corporation Fabricating planar complementary patterned subcollectors with silicon epitaxial layer
KR0130955B1 (ko) * 1992-10-07 1998-04-14 쓰지 하루오 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
EP0762484B1 (en) * 1995-08-31 2004-04-14 Texas Instruments Incorporated Method of forming an epitaxial layer with minimal autodoping
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JPH1116838A (ja) * 1997-06-24 1999-01-22 Nec Corp 多結晶シリコン膜の成長方法およびｃｖｄ装置
US6033950A (en) * 1998-04-10 2000-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dual layer poly deposition to prevent auto-doping in mixed-mode product fabrication
US6232172B1 (en) 1999-07-16 2001-05-15 Taiwan Semiconductor Manufacturing Company Method to prevent auto-doping induced threshold voltage shift
IT1306181B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la formazione di strutture di diversa conduttivita'presentanti una regione di transizione iperfina, ai fini della
KR20030007758A (ko) * 2001-03-30 2003-01-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 낮은 온도 Ｓｉ 및 ＳｉＧｅ 에피택시에서 ｎ-타입오토도핑의 억제
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
CN101783289B (zh) * 2010-03-05 2011-11-30 河北普兴电子科技股份有限公司 反型外延片制备方法
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
KR20200137259A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189494A (en) * 1963-08-22 1965-06-15 Texas Instruments Inc Epitaxial crystal growth onto a stabilizing layer which prevents diffusion from the substrate
US3660180A (en) * 1969-02-27 1972-05-02 Ibm Constrainment of autodoping in epitaxial deposition
US3716422A (en) * 1970-03-30 1973-02-13 Ibm Method of growing an epitaxial layer by controlling autodoping
US3853974A (en) * 1970-04-06 1974-12-10 Siemens Ag Method of producing a hollow body of semiconductor material
US3847686A (en) * 1970-05-27 1974-11-12 Gen Electric Method of forming silicon epitaxial layers
US3669769A (en) * 1970-09-29 1972-06-13 Ibm Method for minimizing autodoping in epitaxial deposition
US3765960A (en) * 1970-11-02 1973-10-16 Ibm Method for minimizing autodoping in epitaxial deposition
US3941647A (en) * 1973-03-08 1976-03-02 Siemens Aktiengesellschaft Method of producing epitaxially semiconductor layers
US3885061A (en) * 1973-08-17 1975-05-20 Rca Corp Dual growth rate method of depositing epitaxial crystalline layers
JPS5322029B2 (ja) * 1973-12-26 1978-07-06
JPS5361273A (en) * 1976-11-12 1978-06-01 Nec Home Electronics Ltd Production of semiconductor device
JPS53135571A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Vapor phase growth method for semiconductor
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4504330A (en) * 1983-10-19 1985-03-12 International Business Machines Corporation Optimum reduced pressure epitaxial growth process to prevent autodoping
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249163B1 (ko) * 1996-12-20 2000-03-15 김영환 에피막형성방법
JP2005150364A (ja) * 2003-11-14 2005-06-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2009135230A (ja) * 2007-11-29 2009-06-18 Nuflare Technology Inc 気相成長膜形成装置および気相成長膜形成方法
JP2009302230A (ja) * 2008-06-12 2009-12-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法
JP2010003735A (ja) * 2008-06-18 2010-01-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Also Published As

Publication number Publication date
DE3851417D1 (de) 1994-10-13
KR930000609B1 (ko) 1993-01-25
KR890011029A (ko) 1989-08-12
DE3851417T2 (de) 1995-01-19
US4894349A (en) 1990-01-16
EP0320970A2 (en) 1989-06-21
EP0320970B1 (en) 1994-09-07
EP0320970A3 (en) 1990-09-12

Similar Documents

Publication Publication Date Title
JPH01161826A (ja) 気相エピタキシャル成長法
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
EP1374291B1 (en) Deposition method over mixed substrates using trisilane
IE914500A1 (en) Process for producing a smooth, polycrystalline silicon¹layer doped with arsenic for highly integrated circuits
JPH05343316A (ja) 半導体装置の製造方法
JPH03233937A (ja) マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法
JPH02208293A (ja) 多結晶シリコン膜の製造方法
JPH04174517A (ja) ダイヤモンド半導体の製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2911694B2 (ja) 半導体基板及びその製造方法
JP2003209059A (ja) エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
CN102790007A (zh) 一种厚膜tm-soi硅片的制备方法
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JPH04298023A (ja) 単結晶シリコン薄膜の製造方法
JPH04318921A (ja) 薄膜トランジスタの製造方法
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびｃｖｄ装置
JPS6248014A (ja) 半導体層の固相成長方法
JP3064363B2 (ja) Ｓｉ薄膜の形成方法
JPH04298022A (ja) 単結晶シリコン薄膜の製造方法
JPS6223451B2 (ja)
JPH02103924A (ja) 半導体装置の製造方法
JPH03248417A (ja) 減圧エピタキシャル成長方法
JPH0350823A (ja) 半導体装置の製造方法