JP2004281591A

JP2004281591A - 半導体エピタキシャルウエハとその製法，半導体装置及びその製法

Info

Publication number: JP2004281591A
Application number: JP2003069068A
Authority: JP
Inventors: Hironori Inoue; 洋典井上; Akihiro Miyauchi; 昭浩宮内
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2003-03-14
Filing date: 2003-03-14
Publication date: 2004-10-07

Abstract

【課題】本発明は、結晶欠陥が非常に少なく、且つゲッタリング作用も高く均一な膜厚を有する大口径のＳｉエピウエハの半導体基板の構造及びその製造方法に関する。
【解決手段】Ｓｉの単結晶基板ウエハ表面にＳｉ単結晶薄層（エピ層）を形成したエピウエハにおいて、前記Ｓｉ単結晶基板とＳｉ単結晶薄層の間に、少なくとも前述Ｓｉ単結晶基板及びＳｉ単結晶薄層両者との界面において、結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記Ｓｉ単結晶基板とほぼ同等であって、結晶欠陥が非常に少ないＳｉ_１−ｘＧｅ_ｘ単結晶薄層を設ける。
【効果】従来エピウエハに比べて結晶欠陥が非常に少なく、且つゲッタリング作用も高く均一な膜厚を有する大口径のＳｉエピウエハを、高い生産性で得ることができる。
また、本発明により微細構造ＭＯＳトランジスタの製造歩留まりを大幅に向上することができ、且つ半導体装置の信頼性が向上する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体の気相成長方法に係わり、特に半導体単結晶膜の成長方法、及び半導体単結晶膜を形成した基板ウエハとそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
シリコン（Ｓｉ）の単結晶基板（ウエハ）の上に基板と同じ方位をもつＳｉ単結晶薄膜を高温度（１０００℃以上）の気相化学反応で形成するＳｉエピタキシャル（ｅｐｉｔａｘｉａｌ、エピ）成長は半導体工業における主要なプロセス技術のひとつである。この技術で形成されるエピタキシャルウエハ（エピウエハ）はトランジスタ，ダイオード，サイリスタなどの個別半導体素子等の製造に広く適用されている。最近、ＣＺウエハのボイド欠陥がＬＳＩの歩留まり低下の要因であることが判明し、この対策としてＬＳＩ製造の基板ウエハとしてＣＺウエハに薄いエピ層（約０．５μｍ）を形成した薄膜エピウエハを使用する傾向にあり、エピウエハの需要は益々拡大しつつある。
【０００３】
従来、エピウエハはいわゆるディスク型やバレル型とよばれるエピタキシャル成長炉を用い行われている。これらの方式は回転するディスク状、あるいはバレル状の加熱台に基板ウエハ（ＣＺウエハ）を平面的に並べて加熱し、エピ層の原料となるＳｉ化合物ガスとエピ層の抵抗率を決めるドーピングガスをキャリヤガスの水素中に一定濃度混入した原料ガスを供給しエピ成長する方式である。
【０００４】
近年、大口径化するウエハ径（１２インチ以上）への対応やウエハ・チャージ数の増大による生産性の向上を目的とし、いずれの方式のエピタキシャル炉においても装置を改善し、大型化したサセプタを用いたエピタキシャル成長が実施されている。また、ウエハ処理を自動化した枚葉処理方式のエピ炉も開発，実用化されている。
【０００５】
【特許文献１】
特開２０００−３４４５９８号公報
一方、エピウエハでは成長に用いる塩化物系原料ガスに起因した塩化鉄によりエピ層に鉄が混入しＬＳＩ素子の特性が劣化する問題があるが、基板ウエハの内部の結晶欠陥を制御してゲッタリングすることで対策している。
【０００６】
【発明が解決しようとする課題】
上記従来例の大型サセプタによるエピ成長は、サセプタ表面の全ての領域に対する原料ガスの均一供給が困難となり、回転によってこの不均一を補償してもサセプタ全領域にチャージした基板ウエハに対するエピ層膜厚を均一にすることは非常に困難である。また、装置の大型化は加熱エネルギーや使用ガスの増大、更に装置コストの高額化を招き、エピウエハ価格を高額とする原因になっている。さらに、前述枚葉処理方式のエピ炉においても時間当たりの生産性の点で未だ十分と言えず、この点がエピウエハの価格低減の妨げとなっている。また、含有酸素濃度による基板ウエハ内部の結晶欠陥を制御する方法は酸素濃度の許容範囲も小さく、十分なゲッタリングを達成していると言えない。
【０００７】
本発明は前述した問題点を解消する十分なゲッタリング効果を有するエピウエハの構造、及び大口径のエピウエハを高い生産性で作成するエピ成長製法、さらにこのエピウエハを用いる信頼性の高い半導体装置、及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
１）上記目的は、Ｓｉの単結晶基板ウエハ表面にＳｉ単結晶薄層（エピ層）を形成したエピウエハにおいて、前記Ｓｉ単結晶基板とＳｉ単結晶薄層の間に、少なくとも前述Ｓｉ単結晶基板及びＳｉ単結晶薄層両者との界面において、（結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記
Ｓｉ単結晶基板とほぼ同等であって、結晶欠陥が非常に少ない）Ｓｉ_１−ｘＧｅ_ｘ単結晶薄層を設けることにより達成される。
【０００９】
２）また上記目的は、モノシラン（ＳｉＨ_４）などのＳｉ化合物ガスとゲルマン（ＧｅＨ_４）ガスなどのＧｅ化合物ガスを用いるＣＶＤ法により、Ｓｉ基板ウエハ上に前記混合ガスの流量比を調節してＳｉ_１−ｘＧｅ_ｘ（ここでｘはＧｅ組成比）のアモルファス膜を形成し、該Ｓｉ_１−ｘＧｅ_ｘのアモルファス膜表面にモノシランなどのＳｉ化合物原料を用いるＣＶＤ法によりアモルファスＳｉ膜を形成した後、Ｓｉ_１−ｘＧｅ_ｘアモルファス膜とアモルファスＳｉ膜を形成した前記Ｓｉ基板ウエハを略６００℃以上の熱処理を加えて前記２層のアモルファス膜を単結晶化する製造方法により達成される。
【００１０】
３）上記目的は、絶縁膜で埋めた素子分離用溝で囲まれた単結晶Ｓｉ領域の一部にゲート絶縁膜とゲート電極を積層状に形成し、前記ゲート領域以外のＳｉ領域にソース及びドレイン領域を形成するＭＯＳトランジスタにおいて、前記ゲート絶縁膜の下層のチャネル形成領域を、少なくとも前述Ｓｉ単結晶基板及びＳｉ単結晶薄層両者との界面において結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記Ｓｉ単結晶基板とほぼ同等であって、結晶欠陥が非常に少ないＳｉ_１−ｘＧｅ_ｘ単結晶薄層の上に単結晶Ｓｉ層を積層した多層構造とすることにより達成される。
【００１１】
４）また上記目的は、Ｓｉ基板ウエハ上に素子分離用の溝を形成し、次いでこの溝を絶縁膜で埋めた後、前記Ｓｉ領域に形成したゲート絶縁膜上にゲート電極を形成し、前記ゲート領域以外のＳｉ領域にソース及びドレイン領域を形成するＭＯＳトランジスタの製造方法において、前記ゲート絶縁膜形成前にアモルファスＳｉ_１−ｘＧｅ_ｘ膜と、前記アモルファスＳｉ_１−ｘＧｅ_ｘ膜上にアモルファスＳｉ膜を積層した後、略６００℃以上の高温の熱処理を加えて前記２層のアモルファス膜を単結晶化する製造方法により達成される。
【００１２】
【発明の実施の形態】
（実施例１）
次に本発明の実施例について説明する。
【００１３】
図１は本発明を説明する断面略図である。４は本発明のエピウエハ、１は単結晶のＳｉ基板ウエハ、３はＳｉ薄層（エピ層）である。また、２は少なくとも前述単結晶Ｓｉ基板ウエハ１及びＳｉ単結晶薄層３両者との界面において結晶学的単位格子における単結晶Ｓｉ基板ウエハ１表面にほぼ平行な方向の格子間隔が前記単結晶Ｓｉ基板ウエハ１とほぼ同等であって、結晶欠陥が非常に少ない
Ｓｉ_１−ｘＧｅ_ｘ、単結晶薄層である。
【００１４】
図２の断面写真（透過型電子顕微鏡写真）に示すように、単結晶Ｓｉ基板ウエハ１上にはＳｉ_１−ｘＧｅ_ｘ単結晶層２とＳｉ単結晶層３が単結晶Ｓｉ基板ウエハ１と欠陥もなく格子整合している。この結晶の格子間隔をＸ線回折で調べた結果、Ｓｉ_１−ｘＧｅ_ｘ単結晶層２上のＳｉ単結晶層３は従来のエピウエハと同様に格子定数が単結晶Ｓｉ基板ウエハ１と同一のエピ層であることが分かった。
【００１５】
一般に、Ｓｉ原子に比べ原子半径の大きなＧｅ原子を含むＳｉ_１−ｘＧｅ_ｘ単結晶はその組成比ｘの割合分Ｓｉ単結晶に比べ格子定数は大きくなる。したがって、この上に無欠陥でヘテロエピ成長したＳｉ単結晶は格子定数がＳｉ_１−ｘＧｅ_ｘ単結晶と同一になりＳｉ単結晶には圧縮歪を生じる。しかしながら、本発明エピウエハのＳｉ単結晶層は従来のエピウエハと同様にＳｉ本来の格子定数を有し、逆にＳｉ_１−ｘＧｅ_ｘ単結晶層２の結晶学的単位格子における単結晶Ｓｉ基板ウエハ１の表面に平行な方向の間隔が小さくなって単結晶Ｓｉ基板ウエハ１の間隔とほぼ同一に変化し、さらに単結晶Ｓｉ基板ウエハ１の表面に垂直方向の間隔は大きくなっていることが判明した。このことはＳｉ_１−ｘＧｅ_ｘ単結晶層２に圧縮の歪が生じており、このような圧縮歪が生じた層には熱処理中に移動する鉄などの重金属原子が冷却時に集まり易く、したがって本発明構造のエピウエハは従来のエピウエハに比ベゲッタリング作用が大きくなることも分かった。
【００１６】
（実施例２）
次に本発明のエピウエハ４の製造方法の一実施例について、図３に従って詳細に説明する。
【００１７】
最初に直径が２００ｍｍで面方位（１００）の単結晶Ｓｉ基板ウエハ１を用意する｛図３（ａ）｝。この基板ウエハの単結晶Ｓｉ基板ウエハ１表面にモノシラン（ＳｉＨ_４）などのＳｉ化合物ガスとゲルマン（ＧｅＨ_４）ガスなどのＧｅ化合物ガスを用いるＣＶＤ法により、Ｓｉ基板ウエハ上に前記混合ガスの流量比を調節してＳｉ_１−ｘＧｅ_ｘのアモルファス膜１２を形成する｛図４（ｂ）｝。この場合、Ｇｅ組成比や膜厚はあとの固相成長工程での欠陥発生を最少にするため最適化する必要が有るが、目安としてはＧｅ組成比は０．５以下が、また膜厚は組成比に対する欠陥発生の臨界膜厚以下が適当である。本実施例においては減圧ＣＶＤ法により、成膜圧力を１３３Ｐａ、成膜温度をおよそ４５０℃としてＳｉの原料ガスとしてシランガスを用い２０ｍｌ／ｍｉｎ、Ｇｅの原料ガスとしてゲルマンガスを２ｍｌ／ｍｉｎ供給しアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２を堆積した。この場合の
Ｇｅ組成比は０．２５、膜厚は２５ｎｍであった。
【００１８】
次いでアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２の表面にアモルファスＳｉ膜１３を形成する｛図３（ｃ）｝。本実施例ではゲルマンガスの供給を止め、成膜圧力は一定として、シランガスが単体で分解し始める下限温度に近い５８０℃まで成膜温度を高め３０ｎｍのアモルファスＳｉ膜１３を堆積した。またこの場合、単結晶Ｓｉ基板ウエハ１と同等の導電型と抵抗率を得るために所定量のジボランガス
（Ｂ_２Ｈ_６）をドーピングガスとして添加した。
【００１９】
以上の図３（ｂ），（ｃ）の工程はアモルファス膜を低温度で堆積する工程であり、従来の縦型ホットウォール方式ＣＶＤ装置により１００枚から２００枚の基板ウエハを一度に処理することが可能で、高い生産性が得られる。更に堆積反応が表面反応律速であることから膜厚均一性はガスの流れでなく温度で決まり、大口径ウエハの膜厚の均一性確保も容易である。
【００２０】
次いでアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２とアモルファスＳｉ膜１３を形成した積層体を高温度で熱処理して二つの膜を単結晶化する｛図３（ｄ）｝。
【００２１】
一般に、アモルファスのＳｉ_１−ｘＧｅ_ｘやシリコンでは未結合手が水素原子で終端されている。したがって、アモルファス膜を結晶化するためには前述終端水素原子の脱離が開始される略６００℃以上の温度が必要である。本実施例では前述積層体を形成後、高純度の窒素雰囲気中で７５０℃，１０分の熱処理を行った。以上の熱処理によりアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２は基板Ｓｉの結晶方位に従い固相成長し単結晶のＳｉ_１−ｘＧｅ_ｘ層２となり、さらに上方のアモルファスＳｉ膜もＳｉ_１−ｘＧｅ_ｘ層の格子間隔を引き継ぎ結晶欠陥が非常に少ないＳｉ単結晶層３が得られた。
【００２２】
メカニズムの詳細は不明であるが以下のことが推定される。
【００２３】
一般にアモルファスＳｉの固相エピ成長においては、エピ成長の核がアモルファスＳｉ中に多数存在することから結晶化がランダムに起き、それぞれの面方位の結晶粒が成長し多結晶化したり、結晶欠陥が多発する場合が多い。しかしながら、本発明においては成長の種となる単結晶Ｓｉ基板ウエハ１の表面に熱エネルギーを受けた場合の原子移動がＳｉ原子に比べて大きいＧｅ原子を含むアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２が形成されており、熱処理による最初の結晶化がこのアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２から始まることから、単結晶Ｓｉ基板ウエハ１の格子が完全に引き継がれるものと推定される。このような固相エピ成長はＳｉやＧｅ原子に限られることはなく、エピ層と単結晶基板の間に基板と同一結晶系を有し、且つ基板に比べて融点の低い元素の混層でなる緩衝層を設けることにより達成される。
【００２４】
以上の工程により、結晶欠陥が非常に少なく、且つ高い膜厚均一性を有する大口径のＳｉエピウエハ４を、高い生産性で得ることができる。
【００２５】
（実施例３）
次に本発明の半導体装置の他の実施例について詳細に説明する。図４は本発明のＭＯＳトランジスタの断面概略図である。１は単結晶のＳｉ基板ウエハ、３はＳｉ単結晶薄層である。また、２は少なくとも前述の単結晶Ｓｉ基板ウエハ１及びＳｉ単結晶薄層３両者との界面において結晶学的単位格子における単結晶Ｓｉ基板ウエハ１表面にほぼ平行な方向の格子間隔が前記単結晶Ｓｉ基板ウエハ１とほぼ同等であって、結晶欠陥が非常に少ないＳｉ_１−ｘＧｅ_ｘ単結晶薄層である。さらに、１０１は溝状に加工された領域にＳｉＯ_２などの絶縁膜を埋め込んで形成された素子分離領域である。１０２はゲート絶縁膜、１０３，１０７はそれぞれゲート領域、ゲート電極、また１０４は絶縁性の膜で形成する所謂サイドウォールである。１０５，１０８はそれぞれソース領域，ソース電極、さらに１０６，１０９はそれぞれドレイン領域，ドレイン電極を示す。
【００２６】
このような断面構造のＭＯＳトランジスタは実施例１で述べたように、結晶欠陥が非常にすくなく、且つゲッタリング作用が高いことからチャネル領域の結晶欠陥に起因した動作不良の軽減，高温動作時などにおける高い信頼性を得ることができる。
【００２７】
なお、本構成は単結晶Ｓｉ基板ウエハ１の上に形成されていることから、絶縁基板状に極薄のＳｉ単結晶層が形成されているＳＯＩ基板を用いれば、ＳＯＩ構造のＭＯＳトランジスタに対しても適用可能である。
【００２８】
（実施例４）
次に本発明を適用した半導体装置の製造方法の一実施例について、図５の断面概略図に従って詳細に説明する。
【００２９】
最初に直径が３００ｍｍで面方位（１００）のｐ型、約１０Ωｃｍの単結晶Ｓｉ基板ウエハ１を用意し、この単結晶Ｓｉ基板ウエハ１の一部をドライエッチング法で溝状にエッチングした後、ＳｉＯ_２などの酸化物を溝内に入れることで素子分離領域１０１を形成する｛図５（ａ）｝。
【００３０】
次いで、この単結晶Ｓｉ基板ウエハ１表面に前述実施例２と同様の方法のＣＶＤ法にＳｉ_１−ｘＧｅ_ｘのアモルファス膜を形成する。本実施例においては原料ガスにモノシランガスを２０ｍｌ／ｍｉｎ、ゲルマンガスを２ｍｌ／ｍｉｎ、水素ガスを１ｌ／ｍｉｎ供給して圧力は１３３Ｐａ、温度は４５０℃で堆積した。
【００３１】
この場合ゲルマンガスは溝領域の酸化物と反応して酸化ゲルマニウム（ＧｅＯ）を生成する。このＧｅＯは蒸気圧が小さく気体になり易く、アモルファスＳｉ_１−ｘＧｅ_ｘ膜は溝に埋め込まれた素子分離領域１０１表面には堆積せず、単結晶Ｓｉ基板ウエハ１のＳｉ表面のみに選択的に堆積することができる｛図５（ｂ）｝。
【００３２】
引き続きアモルファスＳｉ_１−ｘＧｅ_ｘ膜１２表面に、前述アモルファスＳｉ膜
１３を形成する｛図５（ｃ）｝。この場合は、アモルファスＳｉ_１−ｘＧｅ_ｘ膜１２上にのみアモルファスＳｉ膜１３選択堆積するために、原料ガスのモノシランと共にＨＣｌなどのエッチングガスを少量添加する。この条件の一実施例として、原料ガスにモノシランガスを２０ｍｌ／ｍｉｎ、塩化水素ガスを５ｍｌ／ｍｉｎ、水素ガスを１ｌ／ｍｉｎ、成長圧力は１３３Ｐａ、成長温度は５８０℃などである。またこの場合、単結晶Ｓｉ基板ウエハ１と同等の導電型と抵抗率を得るために所定量のジボランガス（Ｂ_２Ｈ_６）をドーピングガスとして添加した。
【００３３】
次いで、アモルファスＳｉ_１−ｘＧｅ_ｘ膜１２とアモルファスＳｉ膜１３を選択的に形成した単結晶Ｓｉ基板ウエハ１を高温度で熱処理して二つの膜を単結晶化する｛図５（ｄ）｝。
【００３４】
以上の工程は、アモルファスＳｉ_１−ｘＧｅ_ｘ膜１２とアモルファスＳｉ膜１３を素子分離領域１０１の形成後に選択的に形成する場合について説明した。
【００３５】
実施例１に示すエピウエハ４を作成した後、この単結晶Ｓｉ基板ウエハ１の一部をドライエッチング法で溝状にエッチング、ＳｉＯ_２などの酸化物で溝内を埋めて素子分離領域１０１を形成しても良い。
【００３６】
以下の工程は通常のＬＳＩの製造工程とほぼ同等である。
【００３７】
ゲート絶縁膜１０２を熱酸化などの方法により形成後、多結晶Ｓｉを熱ＣＶＤ法で形成し、フォトリソグラフィとドライエッチングによってゲート領域１０３を形成する｛図５（ｅ）｝。
【００３８】
次に、熱ＣＶＤ法による絶縁膜形成とフォトリソグラフィ，ドライエッチング加工を施してゲート領域１０３側壁に絶縁膜のサイドウォール１０４を形成した後、リンをイオン打ち込みしソース／ドレイン領域１０５，１０６を形成する
｛図１４（ｆ）｝。
【００３９】
最後にチタンなどのメタルを堆積したあとシリコン露出部のみをシリサイド化してゲート電極１０７，ソース電極１０８，ドレイン電極１０９夫々を形成してｎチャンネルのＭＯＳトランジスタの基本形状が完成する｛図５（ｇ）｝。
【００４０】
本実施例では半導体基板にｐ型を用いたｎチャネルのＭＯＳトランジスタを作製する概略を説明したが、通常のＬＳＩで実施されているように、最初にｎ型ウエル領域を形成しておき、この領域のソース／ドレイン層にはボロンをイオン打ち込みしてｐチャネルのＭＯＳトランジスタも同時に形成することも当然可能である。
【００４１】
以上の実施例で作製したＭＯＳトランジスタは製造歩留まりが良く、また高信頼性を有することが分かった。
【００４２】
【発明の効果】
本発明により結晶欠陥が非常に少なく、且つゲッタリング作用も高く均一な膜厚を有する大口径のＳｉエピウエハを、高い生産性で得ることができる。
【００４３】
また、本発明によりＳｉ層に微細構造のＭＯＳトランジスタなどの半導体装置を形成する場合の製造歩留まりを大幅に向上することができると共に、半導体装置の信頼性が向上した。
【図面の簡単な説明】
【図１】本発明の実施例１を説明するためのエピウエハの断面概略図。
【図２】本発明の実施例１を説明するエピウエハ断面の電子顕微鏡写真。
【図３】本発明の実施例２を説明するエピウエハの製造方法を示す図。
【図４】本発明の実施例３を説明するための半導体装置の断面概略図。
【図５】本発明の実施例４を説明するための半導体装置の製造方法を示す図。
【符号の説明】
１…単結晶Ｓｉ基板ウエハ、２…単結晶のＳｉ_１−ｘＧｅ_ｘ層、３…Ｓｉ薄層（Ｓｉエピ層）、４…エピウエハ、１２…アモルファスＳｉ_１−ｘＧｅ_ｘ膜、１３…アモルファスのＳｉ膜、１０１…素子分離領域、１０２…ゲート絶縁膜、１０３…ゲート領域、１０４…サイドウォール、１０５…ソース領域、１０６…ドレイン領域、１０７…ゲート電極、１０８…ソース電極、１０９…ドレイン電極。

Claims

シリコン（Ｓｉ）の単結晶基板ウエハ表面にＳｉ単結晶薄層（エピタキシャル層，エピ層と略記）を形成したエピタキシャル（エピと略記）ウエハにおいて、前記Ｓｉ単結晶基板とＳｉ単結晶薄層の間に、少なくとも前述Ｓｉ単結晶基板及びＳｉ単結晶薄層両者との界面において、結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記Ｓｉ単結晶基板とほぼ同等であって、結晶欠陥が非常に少ないシリコンゲルマニウム（Ｓｉ_１−ｘＧｅ_ｘと略記、ｘは組成比）単結晶薄層を設けたことを特徴とするＳｉエピウエハ。
モノシラン（ＳｉＨ_４）などのＳｉ化合物ガスとゲルマン（ＧｅＨ_４）ガスなどのＧｅ化合物ガスを用いるＣＶＤ法により、Ｓｉ基板ウエハ上に前記混合ガスの流量比を調節してＳｉ_１−ｘＧｅ_ｘ（ここでｘはＧｅ組成比）のアモルファス膜を形成し、該Ｓｉ_１−ｘＧｅ_ｘのアモルファス膜表面にモノシランなどのＳｉ化合物原料を用いるＣＶＤ法によりアモルファスＳｉ膜を形成した後、Ｓｉ_１−ｘＧｅ_ｘアモルファス膜とアモルファスＳｉ膜を形成した前記Ｓｉ基板ウエハを略６００℃以上の熱処理を加えて前記２層のアモルファス膜を単結晶化することを特徴とするエピウエハの製造方法。
絶縁膜で埋めた素子分離用溝で囲まれた単結晶Ｓｉ領域の一部にゲート絶縁膜とゲート電極を積層状に形成し、前記ゲート領域以外のＳｉ領域にソース及びドレイン領域を形成するＭＯＳトランジスタにおいて、前記ゲート絶縁膜の下層のチャネル形成領域を、少なくとも前述Ｓｉ単結晶基板及びＳｉ単結晶薄層両者との界面において結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記Ｓｉ単結晶基板とほぼ同等であって、結晶欠陥が非常に少ないＳｉ_１−ｘＧｅ_ｘ単結晶薄層の上に単結晶Ｓｉ層を積層した多層構造とすることを特徴とする半導体装置。
Ｓｉ基板ウエハ上に素子分離用の溝を形成し、次いでこの溝を絶縁膜で埋めた後、前記Ｓｉ領域に形成したゲート絶縁膜上にゲート電極を形成し、前記ゲート領域以外のＳｉ領域にソース及びドレイン領域を形成するＭＯＳトランジスタの製造方法において、前記ゲート絶縁膜形成前にアモルファスＳｉ_１−ｘＧｅ_ｘ膜と、前記アモルファスＳｉ_１−ｘＧｅ_ｘ膜上にアモルファスＳｉ膜を積層した後、略６００℃以上の高温の熱処理を加えて前記２層のアモルファス膜を単結晶化することを特徴とする半導体装置の製造方法。
半導体の単結晶基板ウエハ表面に半導体単結晶薄層を形成した半導体エピウエハにおいて、前記半導体単結晶基板と単結晶薄層の間に、少なくとも前述半導体単結晶基板及び半導体単結晶薄層両者との界面において、結晶学的単位格子におけるＳｉ単結晶基板表面にほぼ平行な方向の格子間隔が前記半導体単結晶基板とほぼ同等であって、前述半導体単結晶基板及び半導体単結晶薄層両者に比べ融点の低く、且つ結晶欠陥が非常に少ない半導体単結晶薄層を設けたことを特徴とする半導体エピウエハ。