JP4158607B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4158607B2 JP4158607B2 JP2003163104A JP2003163104A JP4158607B2 JP 4158607 B2 JP4158607 B2 JP 4158607B2 JP 2003163104 A JP2003163104 A JP 2003163104A JP 2003163104 A JP2003163104 A JP 2003163104A JP 4158607 B2 JP4158607 B2 JP 4158607B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- hydrogen
- substrate
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法に関する。
【０００２】
【従来の技術】
シリコンエピタキシャルウェーハは、シリコン基板表面の研磨を終了した後、又は埋込み拡散層を形成した後などのウェーハ表面に気相成長法により単結晶シリコン薄膜を形成したものであり、微小欠陥の発生を抑制でき、活性領域以外の抵抗を小さくして発熱による誤動作防止を図ることができる省電力素子等に適したウェーハとして用いられている。
【０００３】
近年、このシリコンエピタキシャルウェーハにおける単結晶シリコン薄膜の成膜において、気相成長時の温度を低温化することが要望されている。例えば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶シリコン薄膜の成膜を行う場合、低温でのエピタキシャル成長を行うと、前工程やエピタキシャル成長中にドーピングされた不純物の拡散を抑え、急峻な不純物分布を保つことができる。また、エピタキシャル成長に発生するサセプタ等からの金属汚染は、高温での成長であるほど顕著になるため、低温化により金属汚染を低減する必要が生じる。
【０００４】
従来、単結晶シリコン薄膜の低温エピタキシャル技術としては、ＭＢＥ(MolecularBeam Epitaxy)、ＧＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapour Deposition)といった超高真空による形成技術が確立されており、品質の高いエピタキシャル膜の成膜が可能になっている。しかしながら、これらの成膜方法では、成長速度が遅く、しかも、ウェーハのハンドリングや成長前の真空引き等の準備等に時間がかかるとともに、エピタキシャル炉の保守が難しいため、量産には不向きである。
【０００５】
また、量産に好適な低温エピタキシャル成長としては、減圧化学気相成長法（減圧ＣＶＤ法）が一般に用いられている。この減圧ＣＶＤによるシリコンの低温エピタキシャル成長は、従来、希フッ酸等による前処理で自然酸化膜を除去したシリコン基板をＣＶＤ炉内に入れ、０．３×１０5Ｐａ以下の圧力下、水素ガス雰囲気中で７００〜１０００℃、１〜１５分の水素ベーク処理を行い、続けてＳｉＨ4により８００〜１０００℃（ＳｉＨ2Ｃｌ2の場合は９００〜１０００℃、Ｓｉ2Ｈ6の場合は７００〜１０００℃）で、エピタキシャル成長するプロセスが一般的である。
【０００６】
この量産に好適な減圧ＣＶＤ法を用いて良質なエピタキシャル層を形成する技術が提案されている。その一つとして、シリコン基板にシリコン層をエピタキシャル成長してシリコンエピタキシャルウェーハを製造する方法であって、バッファ層形成工程は、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして０．３×１０5Ｐａ以下の減圧ＣＶＤによりＳｉ1-xＧｅxバッファ層を成長し、シリコン層形成工程は、ＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして減圧ＣＶＤによりシリコン層を成長することを特徴とするＳｉエピタキシャルウェーハの製造方法が開示されている（例えば、特許文献１参照。）。この特許文献１に示された方法では、シリコン基板を希フッ酸により自然酸化膜を除去し、圧力４．０×１０3Ｐａ、５０ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク処理を行った後に、減圧ＣＶＤ法によりエピ層を形成している。この方法により、低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの良質なシリコン膜を積めることができるとともにパーティクルを減少させることができる。
【０００７】
【特許文献１】
特開２００２−１８７７９７号公報
【０００８】
【発明が解決しようとする課題】
しかし、上記特許文献１に示される方法のように、減圧雰囲気下で水素ベーク処理を施して得られた基板は表面の粗さが大きくなってしまい、後に続く工程で形成されるデバイス素子に悪影響を及ぼす問題があった。また水素ベーク処理前に希フッ酸により自然酸化膜を除去しなければならなかった。
【０００９】
本発明の目的は、低温エピタキシャル成長により形成したエピタキシャル層表面の粗さを低減させ得る、半導体基板の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に係る発明は、５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、前処理としての自然酸化膜の除去工程を行わずに基板に対して水素ベーク処理を施し、水素ベーク処理に続いて、０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１５０℃の温度範囲内で３０秒〜１分間保 持することにより、基板表面をエッチング処理する工程と、エッチング処理した基板表面に０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚５〜１００ｎｍの膜厚で形成することにより、シード層を形成する工程を更に含み、シード層を形成するための原料がＳｉＨ 4 （シラン）又はＳｉＨ 2 Ｃｌ 2 （ジクロルシラン）であるところにある。
請求項１に係る発明では、低温、減圧下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法において、半導体基板に対して水素ベーク処理を上記条件下で行うことにより、従来の減圧雰囲気下で水素ベーク処理を行なうよりも、基板表面のシリコン原子のマイグレーションが大きく、これによりエッチング量も多くなり結晶が再構成しやすくなるなどの効果が得られる。また、後に続く工程で形成するエピタキシャル層表面の粗さを低減でき、より平坦化が進む。また減圧下での水素ベーク処理に比べてエッチング量が増えるため、前処理として行ってきた自然酸化膜を除去する工程を省略できる。またシリコンゲルマニウム層は歪みシリコンを形成する際に用いる技術として有用である。炭素含有シリコンはシリコン基板上に成膜すると、炭素はシリコンに比べて格子定数が小さいため、引張り歪みをうけることになる。この歪みやバンドギャップ効果によって炭素含有シリコン中でのキャリアの動きは歪みのないシリコンよりも速くなるため、炭素を含むシリコン層を形成することでデバイスの高速化が期待できる。２原子％以下の炭素（０原子％を除く）を含むシリコン層は単結晶シリコン層又は多結晶シリコン層である。またより平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。更にエッチング処理する工程を更に含むことで、エッチング取り代が増加するため自然酸化膜を完全に除去できる。
【００１１】
請求項２に係る発明は、請求項１に係る発明であって、基板がシリコン単結晶基板又はＳＯＩ基板である製造方法である。
請求項３に係る発明は、請求項１に係る発明であって、シード層が単結晶シリコン層である製造方法である。
【００１２】
請求項４に係る発明は、請求項１に係る発明であって、水素ベーク処理が１．０１３×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより行われる製造方法である。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を説明する。
本発明の半導体基板の製造方法は、５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、基板に対して水素ベーク処理を施すところにある。半導体基板に対して水素ベーク処理を上記条件下で行うことにより、従来の減圧雰囲気下で水素ベーク処理を行なうよりも、基板表面のシリコン原子のマイグレーションが大きく、これによりエッチング量も多くなり結晶が再構成しやすくなるなどの効果が得られる。また後に続く工程で形成されるエピタキシャル層表面の粗さを低減でき、より平坦化が進む。水素ベーク処理温度はシリコン原子のマイグレーションを促進するため１１００℃以上とする。また減圧下での水素ベーク処理に比べてエッチング量が増えるため、前処理として行ってきた自然酸化膜を除去する工程を省略できる。本発明の半導体基板の基板としてはシリコン単結晶基板やＳＯＩ基板が挙げられる。水素ベーク処理の条件としては、０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することが好ましい。１．０１３×１０5Ｐａの圧力下、即ち常圧下、水素ガス雰囲気中で１１００℃〜１１５０℃の温度範囲内で１５秒〜３分間保持することがより好ましい。
【００１４】
本発明の製造方法では、基板表面に水素ベーク処理を施した後であって、基板表面にエピタキシャル層を形成する前に、基板表面に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚５〜１００ｎｍ以下の膜厚で形成することにより、シード層を形成する工程が更に含まれる。上記条件下でシード層を形成することで、より平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。ここで形成されるシード層は単結晶シリコン層である。シード層の厚さは５〜１００ｎｍの範囲内で形成される。特に２０ｎｍが好ましい。
【００１５】
形成されるエピタキシャル層としては、シリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層の少なくとも１種が含まれる。
【００１６】
シリコンゲルマニウム層は歪みシリコンを形成する際に用いる技術として有用であり、シリコンとゲルマニウムの濃度が一定の比率で成長させた層や、層中に含まれるゲルマニウムの濃度を漸次高めるように又は低下させるように変化させた層が挙げられる。
炭素含有シリコンはシリコン基板上に成膜すると、炭素はシリコンに比べて格子定数が小さいため、引張り歪みを受けることになる。この歪みやバンドギャップ効果によって炭素含有シリコン中でのキャリアの動きは歪みのないシリコンよりも速くなるため、炭素を含むシリコン層を形成することでデバイスの高速化が期待できる。炭素を含むシリコン層中に含まれる炭素含有量は２原子％以下（０原子％を除く）であり、その中でも１原子％が好ましい。
【００１７】
シード層及びシリコン層を形成するための原料としては、ＳｉＨ4（シラン）やＳｉＨ2Ｃｌ2（ジクロルシラン）が挙げられる。またシリコンゲルマニウム層を形成するための原料としては、シリコン源としては、ＳｉＨ4やＳｉＨ2Ｃｌ2が、ゲルマニウム源としては、ＧｅＨ4（モノゲルマン）が挙げられる。炭素含有シリコン層を形成するための原料としては、シリコン源としては、ＳｉＨ4やＳｉＨ2Ｃｌ2が、炭素源としては、ＳｉＣＨ6（メチルシラン）、ＳｉＣ2Ｈ8（ジメチルシラン）、Ｃ2Ｈ4（エチレン）、Ｃ3Ｈ8（プロパン）が挙げられる。
【００１８】
本発明の製造方法では、水素ベーク処理に続いて、０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１９０℃の温度範囲内で３０秒〜１分保持することにより、基板表面をエッチング処理する工程を更に含んでもよい。水素ガスに塩化水素を加えることにより、単に水素ベーク処理のみを施すよりもエッチング量が大きくなり、より平坦化が進む。その結果、その後に続く工程でのエピタキシャル成長により形成されたエピタキシャル層表面の粗さを防止することができる。このエッチング処理により基板表面に形成されている０．１μｍ程度の自然酸化膜を除去できる。塩化水素の添加濃度を０．６ｍｏｌ％以下に規定したのは、０．６ｍｏｌ％を越えるとエッチングにより面荒れを生じるためである。０．２ｍｏｌ％未満であると十分なエッチングを施すことが難しくなる。エッチング処理条件としては、０．９×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で１０００℃〜１１５０℃の温度範囲内で３０秒〜１分間保持することが好ましい。
【００１９】
【実施例】
次に本発明の実施例を比較例とともに詳しく説明する。
＜参考例１＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量５０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で２０分間保持してシリコンシード層表面に１００ｎｍのシリコン層を形成した。上記工程を経ることにより、図２に示すようなシリコン基板１１、シリコンシード層１２及びシリコン層１３が順次積層された半導体基板を作製した。図１に各工程における温度プロファイルを示す。
【００２０】
＜参考例２＞
シリコンシード層１２のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は参考例１と同様にして半導体基板を得た。
【００２１】
＜比較例１＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は参考例１と同様にして半導体基板を得た。
【００２２】
＜比較試験１＞
参考例１、参考例２及び比較例１でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１（ｔｅｎｃｏｒ社製）によりヘイズレベルの測定２回づつ行った。得られた結果を表１にそれぞれ示す。なお、表１に示したヘイズは参考例１のヘイズ値を１としたときの相対値として表した。また１回目の測定と２回目の測定の平均値を示した。
【００２３】
【表１】
【００２４】
表１より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理を行った比較例１の半導体基板は、参考例１及び参考例２で得られた半導体基板に比べてヘイズが大きい結果となった。参考例１と参考例２を比較すると、エピタキシャル層を形成する際の圧力を減圧雰囲気で行った参考例２の方が１．０１３×１０5Ｐａの雰囲気でエピタキシャル成長させた参考例１に比べてヘイズが大きくなっていることがわかる。
【００２５】
＜実施例１＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量２０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１０分間保持してシリコンシード層表面に５０ｎｍの炭素含有シリコン層を形成した。炭素源となるＳｉＣＨ6ガスはエピタキシャル層内に１原子％となる流量を供給した。続いてＳｉＣＨ6ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で１０分間保持して炭素含有シリコン層表面に５０ｎｍのシリコン層を形成した。上記工程を経ることにより、図４に示すようなシリコン基板１１、シリコンシード層１２、炭素含有シリコン層１４及びシリコン層１３が順次積層された半導体基板を作製した。図３に各工程における温度プロファイルを示す。
【００２６】
＜比較例２＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、炭素含有シリコン層１４及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例１と同様にして半導体基板を得た。
【００２７】
＜比較試験２＞
実施例１及び比較例２でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた結果を表２にそれぞれ示す。なお、表２に示したヘイズは実施例１のヘイズ値を１としたときの相対値として表した。
【００２８】
【表２】
【００２９】
表２より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例２の半導体基板は、実施例１で得られた半導体基板に比べてヘイズが大きい結果となった。
【００３０】
＜実施例２＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１５分間保持してシリコンシード層表面に厚さ１００ｎｍの１０％Ｇｅ濃度のシリコンゲルマニウム層を形成した。ゲルマニウム源のＧｅＨ４はエピタキシャル層内に１０原子％となる流量を供給した。続いてＧｅＨ4ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で４分間保持してシリコンゲルマニウム層表面に２０ｎｍのシリコン層を形成した。上記工程を経ることにより、図６に示すようなシリコン基板１６、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３が順次積層された半導体基板を作製した。図５に各工程における温度プロファイルを示す。
【００３１】
＜実施例３＞
シリコン基板１６をＳＯＩ基板に代えた以外は実施例２と同様にして半導体基板を得た。
【００３２】
＜比較例３＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例２と同様にして半導体基板を得た。
【００３３】
＜比較例４＞
シリコン基板１６をＳＯＩ基板に代えた以外は比較例３と同様にして半導体基板を得た。
【００３４】
＜比較試験３＞
実施例２、３及び比較例３、４でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた実施例２及び比較例３の結果を表３に、実施例３及び比較例４の結果を表４にそれぞれ示す。なお、表３に示したヘイズは実施例２のヘイズ値を１としたときの相対値として表した。なお、表４に示したヘイズは実施例３のヘイズ値を１としたときの相対値として表した。
【００３５】
【表３】
【００３６】
【表４】
【００３７】
表３より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例３の半導体基板は、実施例２で得られた半導体基板に比べてヘイズが大きい結果となった。また表４からも同様の傾向が伺われる。
【００３８】
＜実施例４＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、流量０．２ｓｌｍで塩化水素を流し、１分間保持してエッチング処理を行った。続いて炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１５分間保持してシリコンシード層表面に厚さ１００ｎｍの１０％Ｇｅ濃度のシリコンゲルマニウム層を形成した。ゲルマニウム源となるＧｅＨ4はエピタキシャル層内に１０原子％となる流量を供給した。続いてＧｅＨ4ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で４分間保持してシリコンゲルマニウム層表面に２０ｎｍのシリコン層を形成した。上記工程を経ることにより、図６に示すようなシリコン基板１６、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３が順次積層された半導体基板を作製した。図７に各工程における温度プロファイルを示す。
【００３９】
＜比較例５＞
エッチング処理を施さず、水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例４と同様にして半導体基板を得た。
【００４０】
＜比較試験４＞
実施例４及び比較例５でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた結果を表５にそれぞれ示す。なお、表５に示したヘイズは実施例４のヘイズ値を１としたときの相対値として表した。
【００４１】
【表５】
【００４２】
表５より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例５の半導体基板は、実施例４で得られた半導体基板に比べてヘイズが大きい結果となった。
【００４３】
【発明の効果】
以上述べたように、本発明は５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、前処理としての自然酸化膜の除去工程を行わずに基板に対して水素ベーク処理を施し、水素ベーク処理に続いて、０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１５０℃の温度範囲内で３０秒〜１分間保持することにより、基板表面をエッチング処理する工程と、エッチング処理した基板表面に０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚１００ｎｍ以下の膜厚で形成することにより、シード層を形成す る工程を更に含み、シード層を形成するための原料がＳｉＨ 4 （シラン）又はＳｉＨ 2 Ｃｌ 2 （ジクロルシラン）であるところにある。この方法により、低温エピタキシャル成長により形成したエピタキシャル層表面の粗さを低減させ、良好な半導体基板を製造することができる。またより平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。更にエッチング処理する工程を更に含むことで、エッチング取り代が増加するため自然酸化膜を完全に除去できる。
【図面の簡単な説明】
【図１】 参考例１の各工程における温度プロファイル。
【図２】 参考例１で作製された半導体基板の断面図。
【図３】 実施例１の各工程における温度プロファイル。
【図４】 実施例１で作製された半導体基板の断面図。
【図５】 実施例２の各工程における温度プロファイル。
【図６】 実施例２で作製された半導体基板の断面図。
【図７】 実施例４の各工程における温度プロファイル。
【符号の説明】
１１ シリコン基板
１２ シリコンシード層
１３ シリコンエピタキシャル層
１４ 炭素含有シリコンエピタキシャル層
１６ シリコン基板又はＳＯＩ基板
１７ シリコンゲルマニウムエピタキシャル層
【発明の属する技術分野】
本発明は基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法に関する。
【０００２】
【従来の技術】
シリコンエピタキシャルウェーハは、シリコン基板表面の研磨を終了した後、又は埋込み拡散層を形成した後などのウェーハ表面に気相成長法により単結晶シリコン薄膜を形成したものであり、微小欠陥の発生を抑制でき、活性領域以外の抵抗を小さくして発熱による誤動作防止を図ることができる省電力素子等に適したウェーハとして用いられている。
【０００３】
近年、このシリコンエピタキシャルウェーハにおける単結晶シリコン薄膜の成膜において、気相成長時の温度を低温化することが要望されている。例えば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶シリコン薄膜の成膜を行う場合、低温でのエピタキシャル成長を行うと、前工程やエピタキシャル成長中にドーピングされた不純物の拡散を抑え、急峻な不純物分布を保つことができる。また、エピタキシャル成長に発生するサセプタ等からの金属汚染は、高温での成長であるほど顕著になるため、低温化により金属汚染を低減する必要が生じる。
【０００４】
従来、単結晶シリコン薄膜の低温エピタキシャル技術としては、ＭＢＥ(MolecularBeam Epitaxy)、ＧＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapour Deposition)といった超高真空による形成技術が確立されており、品質の高いエピタキシャル膜の成膜が可能になっている。しかしながら、これらの成膜方法では、成長速度が遅く、しかも、ウェーハのハンドリングや成長前の真空引き等の準備等に時間がかかるとともに、エピタキシャル炉の保守が難しいため、量産には不向きである。
【０００５】
また、量産に好適な低温エピタキシャル成長としては、減圧化学気相成長法（減圧ＣＶＤ法）が一般に用いられている。この減圧ＣＶＤによるシリコンの低温エピタキシャル成長は、従来、希フッ酸等による前処理で自然酸化膜を除去したシリコン基板をＣＶＤ炉内に入れ、０．３×１０5Ｐａ以下の圧力下、水素ガス雰囲気中で７００〜１０００℃、１〜１５分の水素ベーク処理を行い、続けてＳｉＨ4により８００〜１０００℃（ＳｉＨ2Ｃｌ2の場合は９００〜１０００℃、Ｓｉ2Ｈ6の場合は７００〜１０００℃）で、エピタキシャル成長するプロセスが一般的である。
【０００６】
この量産に好適な減圧ＣＶＤ法を用いて良質なエピタキシャル層を形成する技術が提案されている。その一つとして、シリコン基板にシリコン層をエピタキシャル成長してシリコンエピタキシャルウェーハを製造する方法であって、バッファ層形成工程は、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして０．３×１０5Ｐａ以下の減圧ＣＶＤによりＳｉ1-xＧｅxバッファ層を成長し、シリコン層形成工程は、ＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして減圧ＣＶＤによりシリコン層を成長することを特徴とするＳｉエピタキシャルウェーハの製造方法が開示されている（例えば、特許文献１参照。）。この特許文献１に示された方法では、シリコン基板を希フッ酸により自然酸化膜を除去し、圧力４．０×１０3Ｐａ、５０ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク処理を行った後に、減圧ＣＶＤ法によりエピ層を形成している。この方法により、低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの良質なシリコン膜を積めることができるとともにパーティクルを減少させることができる。
【０００７】
【特許文献１】
特開２００２−１８７７９７号公報
【０００８】
【発明が解決しようとする課題】
しかし、上記特許文献１に示される方法のように、減圧雰囲気下で水素ベーク処理を施して得られた基板は表面の粗さが大きくなってしまい、後に続く工程で形成されるデバイス素子に悪影響を及ぼす問題があった。また水素ベーク処理前に希フッ酸により自然酸化膜を除去しなければならなかった。
【０００９】
本発明の目的は、低温エピタキシャル成長により形成したエピタキシャル層表面の粗さを低減させ得る、半導体基板の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に係る発明は、５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、前処理としての自然酸化膜の除去工程を行わずに基板に対して水素ベーク処理を施し、水素ベーク処理に続いて、０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１５０℃の温度範囲内で３０秒〜１分間保 持することにより、基板表面をエッチング処理する工程と、エッチング処理した基板表面に０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚５〜１００ｎｍの膜厚で形成することにより、シード層を形成する工程を更に含み、シード層を形成するための原料がＳｉＨ 4 （シラン）又はＳｉＨ 2 Ｃｌ 2 （ジクロルシラン）であるところにある。
請求項１に係る発明では、低温、減圧下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法において、半導体基板に対して水素ベーク処理を上記条件下で行うことにより、従来の減圧雰囲気下で水素ベーク処理を行なうよりも、基板表面のシリコン原子のマイグレーションが大きく、これによりエッチング量も多くなり結晶が再構成しやすくなるなどの効果が得られる。また、後に続く工程で形成するエピタキシャル層表面の粗さを低減でき、より平坦化が進む。また減圧下での水素ベーク処理に比べてエッチング量が増えるため、前処理として行ってきた自然酸化膜を除去する工程を省略できる。またシリコンゲルマニウム層は歪みシリコンを形成する際に用いる技術として有用である。炭素含有シリコンはシリコン基板上に成膜すると、炭素はシリコンに比べて格子定数が小さいため、引張り歪みをうけることになる。この歪みやバンドギャップ効果によって炭素含有シリコン中でのキャリアの動きは歪みのないシリコンよりも速くなるため、炭素を含むシリコン層を形成することでデバイスの高速化が期待できる。２原子％以下の炭素（０原子％を除く）を含むシリコン層は単結晶シリコン層又は多結晶シリコン層である。またより平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。更にエッチング処理する工程を更に含むことで、エッチング取り代が増加するため自然酸化膜を完全に除去できる。
【００１１】
請求項２に係る発明は、請求項１に係る発明であって、基板がシリコン単結晶基板又はＳＯＩ基板である製造方法である。
請求項３に係る発明は、請求項１に係る発明であって、シード層が単結晶シリコン層である製造方法である。
【００１２】
請求項４に係る発明は、請求項１に係る発明であって、水素ベーク処理が１．０１３×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより行われる製造方法である。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を説明する。
本発明の半導体基板の製造方法は、５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、基板に対して水素ベーク処理を施すところにある。半導体基板に対して水素ベーク処理を上記条件下で行うことにより、従来の減圧雰囲気下で水素ベーク処理を行なうよりも、基板表面のシリコン原子のマイグレーションが大きく、これによりエッチング量も多くなり結晶が再構成しやすくなるなどの効果が得られる。また後に続く工程で形成されるエピタキシャル層表面の粗さを低減でき、より平坦化が進む。水素ベーク処理温度はシリコン原子のマイグレーションを促進するため１１００℃以上とする。また減圧下での水素ベーク処理に比べてエッチング量が増えるため、前処理として行ってきた自然酸化膜を除去する工程を省略できる。本発明の半導体基板の基板としてはシリコン単結晶基板やＳＯＩ基板が挙げられる。水素ベーク処理の条件としては、０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することが好ましい。１．０１３×１０5Ｐａの圧力下、即ち常圧下、水素ガス雰囲気中で１１００℃〜１１５０℃の温度範囲内で１５秒〜３分間保持することがより好ましい。
【００１４】
本発明の製造方法では、基板表面に水素ベーク処理を施した後であって、基板表面にエピタキシャル層を形成する前に、基板表面に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚５〜１００ｎｍ以下の膜厚で形成することにより、シード層を形成する工程が更に含まれる。上記条件下でシード層を形成することで、より平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。ここで形成されるシード層は単結晶シリコン層である。シード層の厚さは５〜１００ｎｍの範囲内で形成される。特に２０ｎｍが好ましい。
【００１５】
形成されるエピタキシャル層としては、シリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層の少なくとも１種が含まれる。
【００１６】
シリコンゲルマニウム層は歪みシリコンを形成する際に用いる技術として有用であり、シリコンとゲルマニウムの濃度が一定の比率で成長させた層や、層中に含まれるゲルマニウムの濃度を漸次高めるように又は低下させるように変化させた層が挙げられる。
炭素含有シリコンはシリコン基板上に成膜すると、炭素はシリコンに比べて格子定数が小さいため、引張り歪みを受けることになる。この歪みやバンドギャップ効果によって炭素含有シリコン中でのキャリアの動きは歪みのないシリコンよりも速くなるため、炭素を含むシリコン層を形成することでデバイスの高速化が期待できる。炭素を含むシリコン層中に含まれる炭素含有量は２原子％以下（０原子％を除く）であり、その中でも１原子％が好ましい。
【００１７】
シード層及びシリコン層を形成するための原料としては、ＳｉＨ4（シラン）やＳｉＨ2Ｃｌ2（ジクロルシラン）が挙げられる。またシリコンゲルマニウム層を形成するための原料としては、シリコン源としては、ＳｉＨ4やＳｉＨ2Ｃｌ2が、ゲルマニウム源としては、ＧｅＨ4（モノゲルマン）が挙げられる。炭素含有シリコン層を形成するための原料としては、シリコン源としては、ＳｉＨ4やＳｉＨ2Ｃｌ2が、炭素源としては、ＳｉＣＨ6（メチルシラン）、ＳｉＣ2Ｈ8（ジメチルシラン）、Ｃ2Ｈ4（エチレン）、Ｃ3Ｈ8（プロパン）が挙げられる。
【００１８】
本発明の製造方法では、水素ベーク処理に続いて、０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１９０℃の温度範囲内で３０秒〜１分保持することにより、基板表面をエッチング処理する工程を更に含んでもよい。水素ガスに塩化水素を加えることにより、単に水素ベーク処理のみを施すよりもエッチング量が大きくなり、より平坦化が進む。その結果、その後に続く工程でのエピタキシャル成長により形成されたエピタキシャル層表面の粗さを防止することができる。このエッチング処理により基板表面に形成されている０．１μｍ程度の自然酸化膜を除去できる。塩化水素の添加濃度を０．６ｍｏｌ％以下に規定したのは、０．６ｍｏｌ％を越えるとエッチングにより面荒れを生じるためである。０．２ｍｏｌ％未満であると十分なエッチングを施すことが難しくなる。エッチング処理条件としては、０．９×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で１０００℃〜１１５０℃の温度範囲内で３０秒〜１分間保持することが好ましい。
【００１９】
【実施例】
次に本発明の実施例を比較例とともに詳しく説明する。
＜参考例１＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量５０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で２０分間保持してシリコンシード層表面に１００ｎｍのシリコン層を形成した。上記工程を経ることにより、図２に示すようなシリコン基板１１、シリコンシード層１２及びシリコン層１３が順次積層された半導体基板を作製した。図１に各工程における温度プロファイルを示す。
【００２０】
＜参考例２＞
シリコンシード層１２のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は参考例１と同様にして半導体基板を得た。
【００２１】
＜比較例１＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は参考例１と同様にして半導体基板を得た。
【００２２】
＜比較試験１＞
参考例１、参考例２及び比較例１でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１（ｔｅｎｃｏｒ社製）によりヘイズレベルの測定２回づつ行った。得られた結果を表１にそれぞれ示す。なお、表１に示したヘイズは参考例１のヘイズ値を１としたときの相対値として表した。また１回目の測定と２回目の測定の平均値を示した。
【００２３】
【表１】
【００２４】
表１より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理を行った比較例１の半導体基板は、参考例１及び参考例２で得られた半導体基板に比べてヘイズが大きい結果となった。参考例１と参考例２を比較すると、エピタキシャル層を形成する際の圧力を減圧雰囲気で行った参考例２の方が１．０１３×１０5Ｐａの雰囲気でエピタキシャル成長させた参考例１に比べてヘイズが大きくなっていることがわかる。
【００２５】
＜実施例１＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量２０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１０分間保持してシリコンシード層表面に５０ｎｍの炭素含有シリコン層を形成した。炭素源となるＳｉＣＨ6ガスはエピタキシャル層内に１原子％となる流量を供給した。続いてＳｉＣＨ6ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で１０分間保持して炭素含有シリコン層表面に５０ｎｍのシリコン層を形成した。上記工程を経ることにより、図４に示すようなシリコン基板１１、シリコンシード層１２、炭素含有シリコン層１４及びシリコン層１３が順次積層された半導体基板を作製した。図３に各工程における温度プロファイルを示す。
【００２６】
＜比較例２＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、炭素含有シリコン層１４及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例１と同様にして半導体基板を得た。
【００２７】
＜比較試験２＞
実施例１及び比較例２でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた結果を表２にそれぞれ示す。なお、表２に示したヘイズは実施例１のヘイズ値を１としたときの相対値として表した。
【００２８】
【表２】
【００２９】
表２より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例２の半導体基板は、実施例１で得られた半導体基板に比べてヘイズが大きい結果となった。
【００３０】
＜実施例２＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１３×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１５分間保持してシリコンシード層表面に厚さ１００ｎｍの１０％Ｇｅ濃度のシリコンゲルマニウム層を形成した。ゲルマニウム源のＧｅＨ４はエピタキシャル層内に１０原子％となる流量を供給した。続いてＧｅＨ4ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で４分間保持してシリコンゲルマニウム層表面に２０ｎｍのシリコン層を形成した。上記工程を経ることにより、図６に示すようなシリコン基板１６、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３が順次積層された半導体基板を作製した。図５に各工程における温度プロファイルを示す。
【００３１】
＜実施例３＞
シリコン基板１６をＳＯＩ基板に代えた以外は実施例２と同様にして半導体基板を得た。
【００３２】
＜比較例３＞
水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例２と同様にして半導体基板を得た。
【００３３】
＜比較例４＞
シリコン基板１６をＳＯＩ基板に代えた以外は比較例３と同様にして半導体基板を得た。
【００３４】
＜比較試験３＞
実施例２、３及び比較例３、４でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた実施例２及び比較例３の結果を表３に、実施例３及び比較例４の結果を表４にそれぞれ示す。なお、表３に示したヘイズは実施例２のヘイズ値を１としたときの相対値として表した。なお、表４に示したヘイズは実施例３のヘイズ値を１としたときの相対値として表した。
【００３５】
【表３】
【００３６】
【表４】
【００３７】
表３より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例３の半導体基板は、実施例２で得られた半導体基板に比べてヘイズが大きい結果となった。また表４からも同様の傾向が伺われる。
【００３８】
＜実施例４＞
先ず、シリコン基板を用意し、枚葉型ＣＶＤ炉内に入れて、炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気下、１１７０℃で１分間保持して水素ベーク処理を行なった。次いで炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、流量０．２ｓｌｍで塩化水素を流し、１分間保持してエッチング処理を行った。続いて炉内圧力１．０１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、９２５℃で２０秒間保持してシリコン基板表面に２０ｎｍのシリコンシード層を形成した。シリコンシード層の形成後はＳｉＨ4ガスの供給を停止し、炉内温度を６００℃にまで降温した。次に、炉内圧力０．１×１０5Ｐａ、流量５０ｓｌｍの水素ガス雰囲気に、シリコン源として流量２０ｓｃｃｍでＳｉＨ4ガスを流し、６００℃で１５分間保持してシリコンシード層表面に厚さ１００ｎｍの１０％Ｇｅ濃度のシリコンゲルマニウム層を形成した。ゲルマニウム源となるＧｅＨ4はエピタキシャル層内に１０原子％となる流量を供給した。続いてＧｅＨ4ガスの供給を停止し、ＳｉＨ4ガスを流したまま６００℃で４分間保持してシリコンゲルマニウム層表面に２０ｎｍのシリコン層を形成した。上記工程を経ることにより、図６に示すようなシリコン基板１６、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３が順次積層された半導体基板を作製した。図７に各工程における温度プロファイルを示す。
【００３９】
＜比較例５＞
エッチング処理を施さず、水素ベーク処理での炉内圧力を０．１×１０5Ｐａ、シリコンシード層１２、シリコンゲルマニウム層１７及びシリコン層１３のエピタキシャル成長における炉内圧力を０．１×１０5Ｐａにした以外は実施例４と同様にして半導体基板を得た。
【００４０】
＜比較試験４＞
実施例４及び比較例５でそれぞれ作製した半導体基板の表面をレーザーパーティクルカウンターＳＰ−１によりヘイズレベルの測定を行なった。得られた結果を表５にそれぞれ示す。なお、表５に示したヘイズは実施例４のヘイズ値を１としたときの相対値として表した。
【００４１】
【表５】
【００４２】
表５より明らかなように、０．１×１０5Ｐａの減圧雰囲気で水素ベーク処理及びエピタキシャル層形成を行った比較例５の半導体基板は、実施例４で得られた半導体基板に比べてヘイズが大きい結果となった。
【００４３】
【発明の効果】
以上述べたように、本発明は５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法の改良である。その特徴ある構成は、形成されるエピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、基板表面にエピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、前処理としての自然酸化膜の除去工程を行わずに基板に対して水素ベーク処理を施し、水素ベーク処理に続いて、０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１５０℃の温度範囲内で３０秒〜１分間保持することにより、基板表面をエッチング処理する工程と、エッチング処理した基板表面に０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚１００ｎｍ以下の膜厚で形成することにより、シード層を形成す る工程を更に含み、シード層を形成するための原料がＳｉＨ 4 （シラン）又はＳｉＨ 2 Ｃｌ 2 （ジクロルシラン）であるところにある。この方法により、低温エピタキシャル成長により形成したエピタキシャル層表面の粗さを低減させ、良好な半導体基板を製造することができる。またより平坦で、その後のエピタキシャル成長も平坦に成膜できるシード層が形成できる。更にエッチング処理する工程を更に含むことで、エッチング取り代が増加するため自然酸化膜を完全に除去できる。
【図面の簡単な説明】
【図１】 参考例１の各工程における温度プロファイル。
【図２】 参考例１で作製された半導体基板の断面図。
【図３】 実施例１の各工程における温度プロファイル。
【図４】 実施例１で作製された半導体基板の断面図。
【図５】 実施例２の各工程における温度プロファイル。
【図６】 実施例２で作製された半導体基板の断面図。
【図７】 実施例４の各工程における温度プロファイル。
【符号の説明】
１１ シリコン基板
１２ シリコンシード層
１３ シリコンエピタキシャル層
１４ 炭素含有シリコンエピタキシャル層
１６ シリコン基板又はＳＯＩ基板
１７ シリコンゲルマニウムエピタキシャル層
Claims (4)
- ５００℃〜９００℃の温度、０．３×１０5Ｐａ未満の圧力下で基板表面にエピタキシャル成長させてエピタキシャル層を有する半導体基板を製造する方法において、
前記エピタキシャル層がシリコンゲルマニウム層又は２原子％以下の炭素（０原子％を除く）を含むシリコン層を少なくとも１種含み、
前記基板表面に前記エピタキシャル層を形成する前に０．３×１０5Ｐａ〜１．１×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより、前処理としての自然酸化膜の除去工程を行わずに前記基板に対して水素ベーク処理を施し、
前記水素ベーク処理に続いて、０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガスに塩化水素を０．２ｍｏｌ％〜０．６ｍｏｌ％の濃度で添加した水素及び塩化水素混合ガスの雰囲気中で９００℃〜１１５０℃の温度範囲内で３０秒〜１分間保持することにより、基板表面をエッチング処理する工程と、
前記エッチング処理した基板表面に０．３×１０ 5 Ｐａ〜１．１×１０ 5 Ｐａの圧力下、水素ガス雰囲気中で１０００℃以下の温度範囲で膜厚５〜１００ｎｍの膜厚で形成することにより、シード層を形成する工程を更に含み、
前記シード層を形成するための原料がＳｉＨ 4 （シラン）又はＳｉＨ 2 Ｃｌ 2 （ジクロルシラン）であること
を特徴とする半導体基板の製造方法。 - 基板がシリコン単結晶基板又はＳＯＩ基板である請求項１記載の製造方法。
- シード層が単結晶シリコン層である請求項１記載の製造方法。
- 水素ベーク処理が１．０１３×１０5Ｐａの圧力下、水素ガス雰囲気中で１１００℃〜１１９０℃の温度範囲内で１５秒〜５分間保持することにより行われる請求項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163104A JP4158607B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163104A JP4158607B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363510A JP2004363510A (ja) | 2004-12-24 |
| JP4158607B2 true JP4158607B2 (ja) | 2008-10-01 |
Family
ID=34055011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163104A Expired - Fee Related JP4158607B2 (ja) | 2003-06-09 | 2003-06-09 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4158607B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI431263B (zh) | 2005-03-28 | 2014-03-21 | Shibaura Mechatronics Corp | 應變矽晶圓表面檢查方法及檢查裝置 |
| JP4894390B2 (ja) | 2006-07-25 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の製造方法 |
| DE102009022224B4 (de) * | 2009-05-20 | 2012-09-13 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP5854112B2 (ja) * | 2011-09-30 | 2016-02-09 | 東京エレクトロン株式会社 | 薄膜の形成方法及び成膜装置 |
| JP6030455B2 (ja) * | 2013-01-16 | 2016-11-24 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
| JP6477210B2 (ja) * | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| WO2023054334A1 (ja) | 2021-09-30 | 2023-04-06 | 信越半導体株式会社 | エピタキシャルウェーハ及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874464A (en) * | 1988-03-14 | 1989-10-17 | Epsilon Limited Partnership | Process for epitaxial deposition of silicon |
| JPH09306844A (ja) * | 1996-05-14 | 1997-11-28 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP3714509B2 (ja) * | 1997-09-29 | 2005-11-09 | 株式会社Ｓｕｍｃｏ | 薄膜エピタキシャルウェーハの製造方法 |
| JP4726272B2 (ja) * | 1998-06-16 | 2011-07-20 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルウェハの製造方法 |
| US6190453B1 (en) * | 1999-07-14 | 2001-02-20 | Seh America, Inc. | Growth of epitaxial semiconductor material with improved crystallographic properties |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| EP1415332B1 (de) * | 2001-07-27 | 2012-01-25 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Verfahren und Vorrichtung zum Herstellen dünner epitaktischer Halbleiterschichten |
-
2003
- 2003-06-09 JP JP2003163104A patent/JP4158607B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363510A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| JP5639248B2 (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
| US8362503B2 (en) | Thick nitride semiconductor structures with interlayer structures | |
| KR101544931B1 (ko) | 반도체 박막의 선택적 에피택셜 형성 | |
| EP2016205B1 (en) | SEMICONDUCTOR STRAIN RELAXED SiGe BUFFER STRUCTURES | |
| US7666799B2 (en) | Epitaxial growth of relaxed silicon germanium layers | |
| US7648853B2 (en) | Dual channel heterostructure | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| WO2008112097A2 (en) | Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures | |
| JP4700472B2 (ja) | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 | |
| JP2010103142A (ja) | 半導体装置の製造方法 | |
| WO2004049411A1 (ja) | 半導体基板の製造方法及び電界効果型タランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4158607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |