JP2004349374A - 歪みシリコン基板ウエハの製造方法 - Google Patents

歪みシリコン基板ウエハの製造方法 Download PDF

Info

Publication number
JP2004349374A
JP2004349374A JP2003143089A JP2003143089A JP2004349374A JP 2004349374 A JP2004349374 A JP 2004349374A JP 2003143089 A JP2003143089 A JP 2003143089A JP 2003143089 A JP2003143089 A JP 2003143089A JP 2004349374 A JP2004349374 A JP 2004349374A
Authority
JP
Japan
Prior art keywords
layer
silicon
silicon substrate
amorphous
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003143089A
Other languages
English (en)
Inventor
Koji Sensai
宏治 泉妻
Masato Igarashi
昌人 五十嵐
Hisatsugu Kurita
久嗣 栗田
Takeshi Senda
剛士 仙田
Original Assignee
Toshiba Ceramics Co Ltd
東芝セラミックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd, 東芝セラミックス株式会社 filed Critical Toshiba Ceramics Co Ltd
Priority to JP2003143089A priority Critical patent/JP2004349374A/ja
Publication of JP2004349374A publication Critical patent/JP2004349374A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】より転位が少なく、かつ歪み緩和された層を有する歪みシリコン基板ウエハを製造する製造方法を提供する。
【解決手段】アモルファスシリコン層2、シリコン・ゲルマニウム層3、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層上に、層厚10〜200nmの歪み緩和層3をエピタキシャル成長させる工程と、前記歪み緩和層の上に、層厚さ10〜50nmの歪みシリコン層4を形成する工程とを含むことを特徴としている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハを製造する方法に関する。
【0002】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する半導体基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム層(以下、SiGe層という)を介して、シリコンをエピタキシャル成長させた歪みシリコン層(以下、歪みSi層という)をチャンネル領域に用いた高速デバイスが提案、注目されている。
【0003】
この歪みSi層は、シリコンに比べ格子定数が大きいSiGe層により引っ張り歪みが生じている。この歪みによりSiのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みSi層をチャンネル領域に用いることにより、バルクSiを用いた際の1.5倍以上のキャリア高速化が可能となる。
良質な歪みSi層を得るためにはシリコン基板上に良質なSiGe層、即ち貫通転位、欠陥密度が低く歪み緩和され、平滑な表面を有するSiGe層をエピタキシャル成長させることが必要である。
【0004】
しかし、SiとGeの間には格子定数に約4.2%の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例えエピタキシャル前にシリコン表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し、良好なエピタキシャル成長膜を得ることはできなかった。
【0005】
この問題を改善する試みも提案されており、例えば、SiGe層における厚さ方向にGe濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
また、同様な発想からの提案として、特許文献1及び2には、SiGe層を多段層に形成し、各段層のGe濃度を段階的に変化させて格子不整合による転位の多発を抑制する発明が開示されている。
【0006】
しかしながら、このような方法によってもGe濃度比を0.3以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和SiGe層の厚さ(臨界膜厚)は約3μmに達し、このために、生産効率が悪いだけでなく、SiGe層表面にクロスハッチ模様の凹凸が形成されてしまうというたな不都合をも招来する。
【0007】
【特許文献1】
特開2003−78116号公報(請求項1)
【特許文献2】
特開2003−78118号公報(第4頁第5欄20行〜第6欄第28行)
【0008】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えSiGe層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ge濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、SiGe層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【0009】
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、SiGe層のエピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
【0010】
本発明は、上記事情に鑑みてなされたものであり、従来よりも貫通転位及び欠陥密度が低い歪みシリコン基板ウエハを製造する、歪みシリコン基板ウエハの製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、アモルファスシリコン層、歪み緩和層、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、アモルファスシリコン層を形成する工程と、前記アモルファスシリコン層上に、層厚10〜200nmの歪み緩和層をエピタキシャル成長させる工程と、前記歪み緩和層の上に、層厚さ10〜50nmの歪みシリコン層を形成する工程とを含むことを特徴としている。
【0012】
本発明にかかる歪みシリコン基板ウエハの製造方法は、シリコン基板にアモルファスSi層を形成し、該アモルファスSi層上に歪み緩和層をエピタキシャル成長させる点が構成上の特徴である。
これにより、良質な歪みSi層を得るための基礎となる歪み緩和層を、貫通転位や欠陥がほとんどなく、歪み緩和され、かつ平滑な表面を有する好適状態にエピタキシャル成長させることができる。
【0013】
このアモルファスSi層の厚さは10〜100nmの範囲にあることが好ましい。このようにアモルファスSi層の厚さを10〜100nmとすることにより、貫通転位や積層欠陥の上方層への伝播が阻止され、かつその表面上に好適な歪み緩和層を形成することができる。
【0014】
前記歪み緩和層としては、シリコン・ゲルマニウム、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であることが望ましい。いずれの場合であっても、歪み緩和層として同等の効果を奏するものである。
【0015】
【発明の実施の形態】
以下に、本発明にかかる歪みシリコン基板ウエハの製造方法について、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図1に基づいて詳細に説明する。なお、この実施形態にあっては、歪み緩和層としてSiGe層を形成した場合について説明する。
【0016】
本発明の方法において用いられる単結晶シリコン基板としては、例えば、チョクラルスキー法(CZ)で引き上げられた単結晶インゴットから切り出されたP型ボロンドープ基板で、方位(100)、抵抗率0.1Ωcm以上、初期酸素濃度15×1017atoms/cm以下等の仕様のSiプライム基板が好適に用いられる。勿論、CZ以外の基板、例えば、FZ基板等も用いることができる。
【0017】
次いで、図1からもわかるように、本発明の方法では、前記シリコン基板1の面上に特定厚さ、即ち、貫通転位や積層欠陥を上方他層へ伝播させず、かつ、その上面に歪み緩和層としてのSiGe層3をエピタキシャル成長させることができる特定厚さのアモルファスSi層2を形成する。
具体的には、該アモルファスSi層16は、通常5〜200nm程度、特に好ましくは10〜100nmの厚さに形成する。
【0018】
この特定厚さのアモルファスSi層2を前記シリコン基板1上に形成し、このアモルファスSi層2の表面上にSiGe層3をエピタキシャル成長させると、該エピタキシャル成長中に発生した転位等の結晶欠陥はSiGe層3の成長方向に伝播するよりも、アモルファスSi層2とSiGe層3の界面に沿って伝播するかあるいはアモルファスSi層2中を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
【0019】
形成されるアモルファスSi層2の膜厚が5nmを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方200nmを越えるとSiGe層3がエピタキシャル成長できず、多結晶SiGe層が形成されてしまう。
前記アモルファスSi層2の形成手段はCVD法によることが好ましいが、上記厚さの均質なアモルファスSi層2を形成できる手段であれば必ずしもこれに限定されるものではなく、例えば、蒸着やその他のPVD法を用いて差し支えない。
【0020】
また、本発明の方法では、シリコン基板1の表面に直接アモルファスSi層2を形成させる替わりに、シリコン基板1上に厚さ10nm以下の薄膜酸化層を形成し、該形成された薄膜酸化層上に前記アモルファスSi層2を形成しても良く、安定化および金属汚染低減化を図ることができるため、好ましい。
【0021】
次いで、該アモルファスSi層2上にSiGe層3を、10〜200nm、より好適には50〜150nmの厚さにエピタキシャル成長させる。
形成されるSiG層3のGe原子濃度比は、0.3以上、特に0.5〜0.7であることがその層上に成長させるSi層の適度な歪み形成(最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する)の観点から好ましい。
【0022】
上記SiGe層3のエピタキシャル成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべきSiGe層3のSi:Ge組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるCVD法の場合の一例を示すと、組成がGe=0.3の場合、下記のようになる。
キャリアガス:H、原料ガス:SiH、GeH、チャンバ圧:10〜100Torr、温度:650〜680、成長速度10〜50nm/分。
【0023】
そして、前記SiGe層13の表面部を高温水素熱処理(H気流中850〜1200℃、圧10〜760Torr程度)して平滑化することが好ましい。
このようにして得られたSiGe層3の表面上に、例えば、CVD法等により単結晶Siを成長させる。
このようにして形成される単結晶Si層は、その下層のSiGe層3と格子定数が異なるため歪みSi層4となる。
【0024】
上記CVD法による単結晶Siの成長条件の一例を示すと次の通りである。
キャリアガス:H、原料ガス:SiHCl又はSiH、チャンバ圧:10〜760Torr、温度:650〜1000℃。
【0025】
上記実施形態にあっては、歪み緩和層として、SiGe層を形成した場合について説明したが、本発明では、特にこれに限定されるものではなく、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であっても良い。
前記炭化珪素層、窒化珪素層は、SiGe層3と同様に、10〜200nm、より好適には50〜150nmの厚さに形成される。
形成される炭化珪素層のC(炭素)原子濃度比は、0.02以下、特に0.01〜0.02であることがその層上に成長させるSi層の適度な歪み形成(最終的にはそこに形成されるデバイスのキャリア移動度等の性能に関係する)の観点から好ましい。
また同様に、窒化珪素層は、NC(窒素)原子濃度比は、0.1以上、特に0.3〜0.5であることが好ましい。
【0026】
上記炭化珪素層、窒化珪素層のエピタキシャル成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべき炭化珪素層のSi:Cの組成比、窒化珪素層のSi:Nの組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
【0027】
【実施例】
「実施例、比較例」
シリコン基板として、CZ法−P型(ボロン)のシリコン基板で方位(100)、抵抗率1Ωcm、初期酸素濃度10×1017atoms/cmのものを用いた。
その上に、CVD法で夫々厚さの異なるアモルファスSi層を、5nmから250nm迄の範囲に8点成長させた。
そしてこれらのアモルファスSi層を形成した基板の夫々に厚さ100nmのSiGe層をエピタキシャル成長させた。
【0028】
図2に上記8点の試料のアモルファスSi厚さごとのSiGe層内の貫通転位密度を示す。
図2から、アモルファスSi層の厚さが5nm未満では、転位がアモルファスSi層/SiGe層界面のみの伝播にならず、貫通転位密度が1.0×10/cm近い高い値となるが、層厚が増すにしたがい急激に低下することがわかる。
そして、層厚さを10nm以上とすることで充分低い転位密度が得られる。
【0029】
一方、厚さが100nmを越えると、多結晶SiGeの成長が見られ、転位密度は逆に高くなることもわかる。
比較のために、多孔質Si層を有する基板の該多孔質Si面上に直接CVD法で厚さ3μmのSiGe層をエピタキシャル成長させた。
この層の転位密度は、3×10/cmであった。
【0030】
以上詳述した通り、本発明にかかる方法で作製された歪みシリコン基板ウエハは、SiGeエピタキシャル層中に貫通転位等の転位密度が極めて低く、充分に歪み緩和されているためその上に形成された歪みシリコン層も良質である。
従って、本発明にかかる方法で作製された歪みシリコン基板ウエハは、極めて高い高速性能が求められる次世代や次次世代のLSIや個別半導体デバイスの形成用基板として充分好適に用いることができる。
【0031】
【発明の効果】
本発明によれば、より転位が少なく、かつ歪み緩和された層を有する歪みシリコン基板ウエハを製造する製造方法を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明の一実施形態で得られた歪みシリコン基板ウエハの概略断面図である。
【図2】図2は、実施例・比較例における試料基板(8点)のアモルファスSi層の厚さごとのSiGe層貫通転位密度を示す線図である。
【符号の説明】
1 シリコン基板
2 アモルファスSi層
3 SiGe層(歪み緩和層)
4 歪みSi層

Claims (3)

  1. アモルファスシリコン層、歪み緩和層、格子歪みを有するシリコン層が、単結晶シリコン基板上にこの順序で形成されている歪みシリコン基板ウエハの製造方法において、
    前記シリコン基板上に、アモルファスシリコン層を形成する工程と、
    前記アモルファスシリコン層上に、層厚10〜200nmの歪み緩和層をエピタキシャル成長させる工程と、
    前記歪み緩和層の上に、層厚さ10〜50nmの歪みシリコン層を形成する工程と
    を含むことを特徴とする歪みシリコン基板ウエハの製造方法。
  2. 前記アモルファスシリコン層の厚さが10〜100nmの範囲にあることを特徴とする請求項1に記載された歪みシリコン基板ウエハの製造方法。
  3. 前記歪み緩和層が、シリコン・ゲルマニウム、炭化珪素、窒化珪素のいずれかをエピタキシャル成長させた層であることを特徴とする請求項1または請求項2に記載された歪みシリコン基板ウエハの製造方法。
JP2003143089A 2003-05-21 2003-05-21 歪みシリコン基板ウエハの製造方法 Withdrawn JP2004349374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003143089A JP2004349374A (ja) 2003-05-21 2003-05-21 歪みシリコン基板ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003143089A JP2004349374A (ja) 2003-05-21 2003-05-21 歪みシリコン基板ウエハの製造方法

Publications (1)

Publication Number Publication Date
JP2004349374A true JP2004349374A (ja) 2004-12-09

Family

ID=33530968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003143089A Withdrawn JP2004349374A (ja) 2003-05-21 2003-05-21 歪みシリコン基板ウエハの製造方法

Country Status (1)

Country Link
JP (1) JP2004349374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612892B1 (ko) 2004-11-12 2006-08-14 삼성전자주식회사 반도체 기판 및 그 제조방법
US9966256B2 (en) 2014-09-05 2018-05-08 Tokyo Electron Limited Film forming method and film forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612892B1 (ko) 2004-11-12 2006-08-14 삼성전자주식회사 반도체 기판 및 그 제조방법
US9966256B2 (en) 2014-09-05 2018-05-08 Tokyo Electron Limited Film forming method and film forming apparatus

Similar Documents

Publication Publication Date Title
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
TWI222106B (en) Semiconductor substrate, field-effect transistor, and their production methods
JP5576114B2 (ja) 半導体バッファ構造
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP2014075585A (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
US7648853B2 (en) Dual channel heterostructure
JP2007511892A (ja) 緩和シリコンゲルマニウム層のエピタキシャル成長
KR100679737B1 (ko) 왜곡층을 가지는 실리콘기판의 제조방법
JP2008074661A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2004179462A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
JP4158607B2 (ja) 半導体基板の製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2004356164A (ja) 歪みシリコン基板ウエハの製造方法
JP2004349374A (ja) 歪みシリコン基板ウエハの製造方法
JP2004349522A (ja) 半導体基板の製造方法
JP2006173323A (ja) 歪みシリコンウェーハの製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2005012196A (ja) 歪みシリコン基板ウエハの製造方法
JP2006024728A (ja) 歪みシリコンウエハの製造方法
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
JP2006086179A (ja) 歪みシリコンウェーハおよびその製造方法
JP2004349315A (ja) 歪みsoi基板ウエハの製造方法
JP2006013119A (ja) 歪みシリコン基板ウェーハ
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶SiCデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A711 Notification of change in applicant

Effective date: 20070711

Free format text: JAPANESE INTERMEDIATE CODE: A712

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090625