JP2010003735A - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ Download PDF

Info

Publication number
JP2010003735A
JP2010003735A JP2008159030A JP2008159030A JP2010003735A JP 2010003735 A JP2010003735 A JP 2010003735A JP 2008159030 A JP2008159030 A JP 2008159030A JP 2008159030 A JP2008159030 A JP 2008159030A JP 2010003735 A JP2010003735 A JP 2010003735A
Authority
JP
Japan
Prior art keywords
layer
substrate
resistivity
epitaxial wafer
ωcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008159030A
Other languages
English (en)
Other versions
JP2010003735A5 (ja
Inventor
Shuichiro Yamauchi
秀一朗 山内
Hidekazu Yanagisawa
秀和 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2008159030A priority Critical patent/JP2010003735A/ja
Publication of JP2010003735A publication Critical patent/JP2010003735A/ja
Publication of JP2010003735A5 publication Critical patent/JP2010003735A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】より急峻且つより安定したSRプロファイルを有するエピタキシャルウェーハを製造することのできる技術を提供する。
【解決手段】不純物を含有するシリコン単結晶の基板Sの直上に、基板Sよりも不純物濃度が低い第1層を気相成長させる第1成長工程(1st Growth工程)と、第1層よりも上に第2層を気相成長させる第2成長工程(2nd Growth工程)とを有するエピタキシャルウェーハの製造方法であって、第1成長工程において、強制的に排気を行って常圧AP以下の第1圧力RPの下で気相成長させ、第2成長工程において、第1圧力RPより高い第2圧力APの下で気相成長させるようにする。
【選択図】図2

Description

本発明は、不純物を含有する基板にエピタキシャル成長による薄膜層を形成させるエピタキシャルウェーハの製造方法及びエピタキシャルウェーハに関する。
従来、基板(Substrate)に対してエピタキシャル成長を実施してエピタキシャルウェーハが製造されている。
高濃度の不純物(例えば、砒素As等)を含んだ基板を使用してエピタキシャル成長を実施する場合には、例えば、基板から飛び出した不純物がエピタキシャル反応炉のチャンバ内に滞留し、エピタキシャル層に取り込まれる。すなわち、オートドープが発生する。このオートドープが発生すると、エピタキシャル層の抵抗が影響を受けて所望の抵抗とならず、エピタキシャルウェーハのSR(広がり抵抗:Spread Resistance)プロファイルがなだらかになってしまう(ダレてしまう)こととなる。
これに対して、基板上に、第1層を気相成長させる第1の気相成長工程と、第1層よりも不純物濃度が低い第2層を第1層の直上に気相成長させる第2の気相成長工程の間に、第1の気相成長工程よりも気圧を低くすることにより成長雰囲気中の不純物をパージする中間工程を設けることにより、ドーパント濃度を急峻に変化するシリコン単結晶薄膜を製造する技術が知られている(例えば、特許文献1)。
特許第3312553号公報
ところで、エピタキシャルウェーハを用いて製造されるデバイスの特性がデバイス毎にばらつかないようにすることが要請されており、より急峻且つより安定したSRプロファイルを有するエピタキシャルウェーハを製造することが要請される。上記した特許文献1の技術よりも更なる急峻化が要請される。
また、チャンバ内を減圧状態とすることにより、基板から飛び出した不純物をチャンバ内から排除することによりオートドープを抑制することができる。
しかしながら、基板をエッチングしにくい(不純物の飛び出しが発生しにくい)成長ガス、すなわち、塩素成分がない又は比較的少ない成長ガス(例えば、SiH(シラン)、SiHCl(ジクロロシラン))を用いた場合には、薄膜の成長に長時間を要してしまい、生産性を低減させてしまう。一方、生産性を向上させるために、塩素成分の多い成長ガス(SiHCl(トリクロロシラン))を用いた場合には、副生成物(例えば、塩素化合物)が剥離し易い状態で、チャンバ内のノズルやその周囲に大量に付着することとなり、剥離した副生成物によりウェーハに不良を発生させる虞がある。
本発明は、上記課題に鑑みなされたものであり、その目的は、より急峻なSRプロファイルを有するエピタキシャルウェーハを製造することのできる技術を提供することにある。また、本発明の目的は、エピタキシャルウェーハの生産性を向上することのできる技術を提供することにある。
上記目的達成のため、本発明の第1の観点に係るエピタキシャルウェーハの製造方法は、不純物を含有するシリコン単結晶の基板の直上に、基板よりも不純物濃度が低い第1の層を気相成長させる第1成長工程と、第1の層よりも上に第2の層を気相成長させる第2成長工程とを有するエピタキシャルウェーハの製造方法であって、第1成長工程において、強制的に排気を行って常圧以下の第1圧力の下で気相成長させ、第2成長工程において、第1圧力より高い第2圧力の下で気相成長させる。
係る方法によると、基板の直上に基板よりも不純物濃度が低い第1の層を気相成長させる際に、強制的に排気を行って第1圧力の下で気相成長させるので、基板から飛び出す不純物を効果的に排出することができる。また、基板よりも不純物濃度が低い第1の層を気相成長させるので、以降の気相成長の工程において、基板や層からの不純物の飛び出しの影響を抑制することができる。また、第2層については、第2圧力の下で気相成長させるようにしたので、第1圧力の下での気相成長の時間を短くすることができ、第1圧力の下での気相成長時における副生成物の発生量を抑えることができる。これにより、より急峻且つより安定したSRプロファイルを有するエピタキシャルウェーハを製造することができる。
また、上記エピタキシャルウェーハの製造方法において、第2の層は、第1の層よりも不純物濃度が高くてもよい。係る方法によると、第1の層からの不純物の飛び出しによる第2の層への影響を低減することができ、第2の層のSRプロファイルを効果的に所望のものに制御することができる。
また、上記エピタキシャルウェーハの製造方法において、第1成長工程の前に、基板を所定温度に昇温する昇温工程を更に有し、昇温工程において、強制的に排気を行って第1圧力の下で基板を昇温させるようにしてもよい。係る方法によると、昇温させる際のむき出しの状態の基板から飛び出す不純物を適切に排除することができる。
また、上記エピタキシャルウェーハの製造方法において、第1の層は、ノンドープ層であってもよい。係る方法によると、基板からの不純物の飛び出しを効果的に抑制することができる。
また、上記エピタキシャルウェーハの製造方法において、第1の層及び第2の層との間に少なくとも1以上の第3の層を気相成長させる第3成長工程を有し、少なくとも1以上の第3の層の気相成長を、強制的に排気を行って第1圧力の下で実行するようにしてもよい。係る方法によると、基板からの不純物の飛び出しの影響を抑制して、基板に複数の層を形成することができる。
また、上記エピタキシャルウェーハの製造方法において、第1圧力の下での気相成長させる総時間を所定時間以内とする、又は、第1圧力の下で気相成長させる層の厚さを所定厚さ以下とするようにしてもよい。係る方法によると、第1圧力の下での気相成長時における副生成物の発生量を抑えることができるので、副生成物による悪影響を抑制することができる。
また、上記目的達成のため、本発明の第2の観点に係るエピタキシャルウェーハは、基板と、基板の直上に形成され、基板よりも不純物濃度が低い第1の層と、第1の層よりも上方に形成される第2の層とを有し、基板と第1の層との界面近傍から上方へ向かって抵抗率が急峻に変化する遷移領域を有するエピタキシャルウェーハであって、エピタキシャルウェーハの平面上複数個所における、第2の層の表面近傍の第1抵抗率に対する、遷移領域から上方へ略5μmにおける第2抵抗率の割合についての平均が80パーセント以上である。
また、上記目的達成のため、本発明の第3の観点に係るエピタキシャルウェーハは、基板と、基板の直上に形成され、基板よりも不純物濃度が低い第1の層と、第1の層よりも上方に形成される第2の層とを有し、基板と第1の層との界面近傍から上方へ向かって抵抗率が急峻に変化する遷移領域を有するエピタキシャルウェーハであって、エピタキシャルウェーハの平面上複数個所における、第2の層の表面近傍の第1抵抗率に対する、遷移領域から上方へ略5μmにおける第2抵抗率の割合の最小値が70パーセント以上であり、且つ、割合の最大値が90パーセント以上である。
また、上記目的達成のため、本発明の第4の観点に係るエピタキシャルウェーハは、基板と、基板の直上に形成され、基板よりも不純物濃度が低い第1の層と、第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、第2の層の表面近傍の抵抗率は、基板の抵抗率より3桁以上高く、基板上の層の合計の層厚は、10μmを超えており、基板と第1の層との界面から上方へ10μmにおける抵抗率が、第2の層の表面近傍の抵抗率が20Ωcm以上である場合には、第2の層の表面近傍の抵抗率の50パーセント以上であり、第2の層の表面近傍の抵抗率が15〜20Ωcmの場合には、第2の層の表面近傍の抵抗率の60パーセント以上である。
また、上記目的達成のため、本発明の第5の観点に係るエピタキシャルウェーハは、基板と、基板の直上に形成され、基板よりも不純物濃度が低い第1の層と、第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、第2の層の表面近傍の抵抗率は、基板の抵抗率より3桁以上高く、前記基板と前記第1の層の界面から、前記基板上の層の合計の層厚の略16.7パーセントの厚さだけ上方の位置における抵抗率が、第2の層の表面近傍の抵抗率が20Ωcm以上である場合には、第2の層の表面近傍の抵抗率の50パーセント以上であり、第2の層の表面近傍の抵抗率が15〜20Ωcmの場合には、第2の層の表面近傍の抵抗率の60パーセント以上である。
また、上記目的達成のため、本発明の第6の観点に係るエピタキシャルウェーハは、基板と、基板の直上に形成され、基板よりも不純物濃度が低い第1の層と、第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、第2の層の表面近傍の抵抗率は、基板の抵抗率より3桁以上高く、基板上の層の合計の層厚は、10μmを超えており、第2の層の表面近傍の抵抗率が10Ωcm以上であり、基板と第1の層との界面から10μmにおける第2の層の抵抗率が、第2の層の表面近傍の抵抗率×0.167+6.16(Ωcm)より大きい。
本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。
本発明の一実施形態に係るエピタキシャルウェーハの製造方法を説明する。
まず、エピタキシャルウェーハの製造方法に用いる反応炉について説明する。
図1は、本発明の一実施形態に係る反応炉の構成図である。図1Aは、反応炉の斜視図を示し、図1Bは、反応炉の一部断面図を示している。
本実施形態の反応炉1は、複数枚の基板Sに対してエピタキシャル成長処理を実行可能なバッチ炉であり、縦型炉の一例としてのいわゆるパンケーキ型炉である。
反応炉1には、エピタキシャル層を形成するための複数の基板Sを載置するためのサセプター3が設けられている。サセプター3は、例えば、SiC(シリコンカーバイド)により構成され、中心部分に開口を有する略円盤状の形状をしている。ノズル4は、サセプター3の中心部分の開口を介して下方から上方に伸びて設けられている。ノズル4は、例えば、石英で構成されている。ノズル4は、図示しないガス供給源からのキャリアガス、エピタキシャル成長ガス、ドーパントガスを反応炉1内に導入する。
サセプター3の下方には、ワークコイル6が設けられており、ワークコイル6に供給する電力を調整することによりサセプター3に載置された基板Sの温度を調節できるようになっている。
反応炉1においては、サセプター3を内部空間(炉内)に収容するためのベルジャー2が設けられている。本実施形態では、ベルジャー2は、エピタキシャル成長の実行前に基板Sを載置するために引き上げられ、基板Sの載置後に、サセプター3等を収容するための内部空間を形成するために引き下げられる。また、ベルジャー2は、エピタキシャル成長の終了後に製造されたエピタキシャル層が形成された基板S、すなわち、エピタキシャルウェーハを回収するために引き上げられる。
反応炉1においては、ノズル4から供給されたガスは、図面矢印に示すように、サセプター3の上方をサセプター3の外周方向に流れ、サセプター3の外周の外側を下方に進み、排気口5から排出される。なお、排気口5は、図示しない減圧ポンプに連通しており、内部空間を強制的に排気して減圧することができるようになっている。
次に、本発明の一実施形態に係るエピタキシャルウェーハの製造方法の具体的な流れについて説明する。
図2は、本発明の一実施形態に係る製造方法のレシピ及び比較レシピを示す図である。図2Aは、一実施形態に係るレシピを示し、図2Bは、比較に用いる比較レシピを示す。
ここで、エピタキシャルウェーハの製造方法を実施する前には、処理対象の複数の基板Sがサセプター3上に載置され、ベルジャー2が引き下げられて、ベルジャー2により内部空間(炉内)が外部空間と隔てられているものとする。また、基板Sは、不純物(例えば、砒素(As))を含み、抵抗率が例えば、0.001〜0.0045Ωcmとなっており、不純物濃度が高くなっている。
まず、レシピに従ったエピタキシャルウェーハの製造方法においては、ノズル4からNガスを導入して内部をパージし、その後、ノズル4からHガスを導入して内部をパージする(Purge工程)。
次いで、ノズル4からのHガスの導入を維持しつつ、減圧ポンプの動作を開始させて、炉内の圧力が常圧(第2圧力)から常圧より低い所定の圧力(第1圧力)となるようにする。なお、1st Growth工程終了まで、減圧ポンプによる動作は継続して実行され、炉内は、所定の減圧状態に維持される。ここで、減圧させる所定の圧力としては、例えば、100〜600Torr(1Torr≒133.322Pa)の圧力としている。このように、炉内を所定の減圧状態となるように強制的に排気するようにしているので、基板Sから飛び出す不純物を効果的に炉内から排除することができる。なお、圧力が低くなればなるほど、排気できる量は上がる一方、基板3からの不純物の飛び出し量が増加することが考えられるが、例えば、100〜600Torrの圧力のように、極端に低い圧力状態としていないので、基板3から飛び出す不純物によるオートドープの影響を抑制することができる。
次いで、ワークコイル6への電力の供給を開始して、基板Sが常温(R.T)から比較的高い温度(例えば、1050〜1200度)になるように調整する(Heat Up工程)。この工程においては、基板Sはむき出しの状態となっており、基板Sの温度が上昇すると基板Sから飛び出す不純物が多くなるが、炉内を所定の減圧状態となるように強制的に排気するようにしているので、基板Sから飛び出す不純物を効果的に炉内から排除し、オートドープの影響を効果的に低減することができる。
次いで、ノズル4から更にHClガスを炉内に導入してドライエッチを行う(なお、ドライエッチは、場合によっては行わないようにしてもよい)。その後、HClガスの導入を止めて、炉内のパージを行い、炉内の換気を行う。
次いで、炉内を所定の減圧状態となるように強制的に排気することを維持しつつ、エピタキシャル成長ガスを炉内に導入し、基板S上に第1層(第1の層)の生成を行う(1st Growth工程:第1成長工程)。本実施形態においては、エピタキシャル成長ガスとして、例えば、SiHClを用いているので、SiHやSiHClを用いた場合よりも層の成長速度(Growth Rate)を向上することができ、工程に要する処理時間を短縮することができる。
本実施形態では、この工程においては、ドーパントガスを導入しないので、第1層は、ノンドープ層となり、基板Sよりも不純物の濃度が低い。また、本実施形態では、1st Growth工程は、所定時間(本実施形態では、例えば、1分)以内に限っているので、減圧状態でのエピタキシャル成長時に発生するエピタキシャル成長ガスにより生成される副生成物(塩素化合物)の炉内への付着を抑制することができる。本実施形態では、第1層は、例えば、1μmの厚さとなっている。1st Growth工程においては、炉内を所定の減圧状態となるように強制的に排気するようにしているので、基板Sから飛び出す不純物や、生成された副生成物を効果的に炉内から排除することができる。
第1層の生成後には、エピタキシャル成長ガスの導入を停止し、Hガスのみの導入を継続して炉内をパージする。次いで、減圧ポンプの動作を止めて、炉内を減圧状態から常圧の状態にし、Hガスの導入を継続して、炉内の換気を行う。
その後、エピタキシャル成長ガスと、ドーパントガス(例えば、リン(P))とを更に炉内に導入し、第1層上に第2層(第2の層)の生成を行う(2nd Growth工程:第2成長工程)。本実施形態では、ドーパントガスの供給量は、生成される第2層が基板Sよりも不純物濃度が低く、第1層よりも不純物濃度が高くなるように調整されている。第2層の表面近傍の抵抗率が、基板Sの抵抗率より、例えば、3桁以上(1000倍以上)高くなるように、例えば、9.0Ωcmになるように調整されている。
第2層の生成を開始してから所定時間が経過した後に、Hガスの導入を継続する一方、エピタキシャル成長ガスの導入を止めて、炉内のパージを行い、ワークコイル6への電力の供給を制御して、基板Sが常温に冷却されるようにする。その後、ノズル4からHガスを導入して内部を冷却し、ノズル4からNガスを導入して内部を冷却する。この後、ベルジャー2を引き上げて、エピタキシャル層が生成された基板S、すなわちエピタキシャルウェーハを取り出すことができる。
上記したエピタキシャルウェーハの製造方法によると、Heat up工程や、1st Growth工程において、炉内を所定の減圧状態となるように強制的に排気するようにしているので、基板Sから飛び出す不純物や、生成された副生成物を効果的に炉内から排除することができる。このため、同一の反応炉1を用いてエピタキシャルウェーハを順次製造する際に、順次製造されるエピタキシャルウェーハのSRプロファイルを安定させることができるとともに、反応炉1をメンテナンスする間隔を長くすることができる。
次に、この製造工程により製造されたエピタキシャルウェーハのSRプロファイルについて説明する。
図3は、本発明の一実施形態に係る製造されたウェーハのSRプロファイルを示す図である。図3は、本実施形態に係るレシピに従った製造方法により得られたウェーハのSRプロファイルと、比較レシピに従った製造方法により得られたウェーハのSRプロファイルとを示している。
ここで、比較レシピは、図2Bに示すように、製造工程を常に常圧(AP)下で実行するレシピであり、図2Aに示す本実施形態に係るレシピとは、全ての工程を常圧下で行う点が異なっている。
図3に示すように、本実施形態に係るレシピに従った製造方法により製造されたウェーハのSRプロファイルの方が、比較レシピに従った製造方法により製造されたウェーハのSRプロファイルより、基板Sと第1層との界面(Depth=0)近傍の抵抗率の立ち上がりが急峻である。
次に、本実施形態に係るレシピに従った方法により製造されたウェーハと、比較レシピに従った方法により製造された比較例のウェーハとの差異について傾斜率を用いて説明する。
図4は、本発明の一実施形態に係る製造されたウェーハと、比較例のウェーハとの差異を説明する図である。図4Aは、本実施形態に係るレシピに従って製造されたウェーハについての傾斜率のヒストグラムであり、図4Bは、比較レシピに従って製造された比較例のウェーハについての傾斜率のヒストグラムである。
ここで、傾斜率を説明する前に、傾斜率に関わる内容を説明する。
まず、ウェーハ上にショットキーダイオード(Schottky Diode)を形成し、CV(Capacitance Voltage)法を用いて、抵抗率を算出する。すなわち、ダイオードに逆方向の直流バイアスを印加し、ウェーハ内に発生される空乏層のキャパシタンスを測定し、測定されたキャパシタンス、印加電圧、所定の定数等に基づいて、不純物濃度を算出し、不純物濃度に基づいて抵抗率を算出する。なお、ウェーハ上にショットキーダイオードを形成する方法としては、例えば、金属蒸着により形成する蒸着法や、Hg-Probe法等が知られている。
本実施形態では、エピタキシャルウェーハの平面上の或る位置について、或る位置に対応するダイオードに比較的低い第1電圧(例えば、3V)の直流バイアスを印加した際のキャパシタンスを測定し、測定したキャパシタンスに基づいて抵抗率を算出する。この抵抗率は、第2層の表面近傍における抵抗率(第1抵抗率)に相当する。また、ダイオードに第1電圧よりも高い第2電圧(例えば、200V)の直流バイアスを印加した際のキャパシタンスを測定し、測定したキャパシタンスに基づいて抵抗率を算出する。この抵抗率は、遷移領域から上方へ略5μmの位置における抵抗率(第2抵抗率)に相当する。ここで、遷移領域とは、基板と第1層との界面から上方(表面方向)へ向かって抵抗率が急峻に変化する領域のことをいい、本実施形態のエピタキシャルウェーハでは、基板と第1層との界面から上方へ3〜5μmまでの間が遷移領域である。なお、遷移領域から上方へ5μmの位置は、プロファイルが安定化し始める位置であり、この位置での抵抗率が第1抵抗率の値に近い方が好ましい。
傾斜率は、ピタキシャルウェーハの平面上の或る位置についての、第2層の表面近傍における抵抗率(第1抵抗率)に対する、遷移領域から上方へ略5μmの位置における抵抗率(第2抵抗率)の割合である。すなわち、傾斜率(パーセント)は、第2抵抗率/第1抵抗率*100で表される。
図4A、図4Bに示した傾斜率は、それぞれの図に対応する工程で製造された複数のウェーハのそれぞれについての、ウェーハ平面上の中心の位置と、中心を通る第1直線上の複数の位置(例えば、4点)と、中心を通り且つ第1直線と直交する第2直線上の複数の位置(例えば、4点)との各位置における傾斜率を集計したものとなっている。
比較レシピに従って製造されたウェーハの傾斜率は、図4Aに示すように、傾斜率の最大値(MAX)が89.13パーセント、最小値(MIN)が68.58パーセント、平均(AVE)が78.36パーセント、標準偏差(STD)が4.07パーセントとなっている。
一方、本実施形態のレシピに従って製造されたウェーハの傾斜率は、図4Bに示すように、傾斜率の最大値(MAX)が95.36パーセント、最小値(MIN)が86.06パーセント、平均(AVE)が91.49パーセント、標準偏差(STD)が2.19パーセントとなっている。本実施形態のレシピによるウェーハは、比較レシピによるウェーハと異なり、傾斜率の平均が80パーセント以上であり、傾斜率の最大値が90パーセントを以上であり、傾斜率の最小値が70パーセント以上である。
次に、最も外側の層(表層)である第2層の表面近傍における抵抗率(表面近傍抵抗率)をそれぞれ異ならせるように製造した複数のウェーハについて説明する。ここで、第2層における表面近傍抵抗率が異なったウェーハは、図2に示すレシピの2nd Growth工程において、炉内に供給するドーパントガスの濃度を異ならせることにより製造することができる。本実施形態では、第2層の表面近傍抵抗率を高くする場合ほど、ドーパントガスの供給量が少なくなるようにしている。
図5は、本発明の一実施形態に係る製造されたウェーハと、その結果に基づいて計算されたウェーハのSRプロファイルと、比較例のウェーハのSRプロファイルを示す図である。図5Aは、比較レシピに従って製造されたNon Dope成長の結果からウェーハの第2層における表面近傍の抵抗率が、10、20、30、40、50Ωcmのそれぞれとなるように計算された複数のウェーハのSRプロファイルを示し、図5Bは、実施形態に係るレシピに従って製造されたNon Dope成長の結果からウェーハの第2層における表面近傍の抵抗率が、基板の抵抗率より3桁以上(1000倍以上)高い抵抗率である10、20、30、40、50Ωcmのそれぞれとなるように計算された複数のウェーハのSRプロファイルを示している。
図5A及び図5Bに示すように、第2層の表面近傍の抵抗率が同じ値となるようにそれぞれのレシピに従って製造されたウェーハについては、第2層の表面近傍の抵抗率が10、20、30、40、50Ωcmのいずれの場合においても、本実施形態に係るレシピにより製造されたウェーハのほうが、比較レシピにより製造されたウェーハよりもSRプロファイルが急峻であることがわかる。
図6は、本発明の一実施形態に係るウェーハと、比較レシピによるウェーハとの特性を説明する図である。
図6Aは、比較レシピによるウェーハにおける第2層の表面近傍の抵抗率と、第2層における基板から所定の位置における抵抗率(所定位置抵抗率)と、表面近傍の抵抗率に対する所定位置抵抗率の割合(パーセント)とを示し、図6Bは、本実施形態に係るウェーハにおける第2層の表面近傍の抵抗率と、第2層における基板から所定の位置における抵抗率(所定位置抵抗率)と、表面近傍の抵抗率に対する所定位置抵抗率の割合(パーセント)とを示し、図6Cは、本実施形態のウェーハと、比較例のウェーハとのそれぞれについての第2層の表面近傍の抵抗率と、所定位置抵抗率との関係を示す図である。
本実施形態では、第1層の層厚は、例えば2μmであり、第1層と第2層との合計の層厚(トータルエピタキシャル層厚)は、10μmを超える厚さ、例えば60μmである。ここで、所定の位置としては、第2層の中の基板とエピタキシャル層との界面から上方へ10μmの位置としている。本実施形態のウェーハのエピタキシャル層厚(基板上の層の合計の層厚)は、60μmであるので、所定の位置は基板からエピタキシャル層厚の略16.7パーセント(10μm/60μm×100)の位置ということもできる。
比較レシピに従って製造されたウェーハは、図6Aに示すように、第2層の表面近傍の抵抗率が10Ωcmの場合には、所定位置抵抗率が6.5Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、65パーセントである。同様に、表面近傍の抵抗率が20Ωcmの場合には、所定位置抵抗率が9.5Ωcm、割合が47.5パーセントであり、表面近傍の抵抗率が30Ωcmの場合には、所定位置抵抗率が11.1Ωcm、割合が37パーセントであり、表面近傍の抵抗率が40Ωcmの場合には、所定位置抵抗率が12.4Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、31パーセントであり、表面近傍の抵抗率が50Ωcmの場合には、所定位置抵抗率が13.4Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、26.8パーセントである。
一方、本実施形態に係るレシピに従って製造されたウェーハは、図6Bに示すように、第2層の表面近傍の抵抗率が10Ωcmの場合には、所定位置抵抗率が8.81Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、88.1パーセントである。同様に、表面近傍の抵抗率が15Ωcmの場合には、所定位置抵抗率が12.44Ωcm、割合が82.93パーセントであり、表面近傍の抵抗率が20Ωcmの場合には、所定位置抵抗率が15.67Ωcm、割合が78.35パーセントであり、表面近傍の抵抗率が30Ωcmの場合には、所定位置抵抗率が21.17Ωcm、割合が70.57パーセントであり、表面近傍の抵抗率が40Ωcmの場合には、所定位置抵抗率が25.66Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、64.15パーセントであり、表面近傍の抵抗率が50Ωcmの場合には、所定位置抵抗率が29.4Ωcmであり、表面近傍の抵抗率に対する所定位置抵抗率の割合は、58.8パーセントである。
実施形態に係るレシピに従って製造されたウェーハは、同一の表面近傍の抵抗率とした比較レシピに従って製造されたウェーハよりも、表面近傍の抵抗率に対する所定位置抵抗率の割合を高くすることができ、例えば、第2層の表面近傍の抵抗率が20Ωcm以上である場合には、表面近傍の抵抗率に対する所定位置抵抗率の割合を50パーセント以上とすることができ、第2層の表面近傍の抵抗率が15〜20Ωcmの場合には、第2層の表面近傍の抵抗率の60パーセント以上とすることができ、また、第2層の表面近傍の抵抗率が10〜20Ωcmの場合には、第2層の表面近傍の抵抗率の70パーセント以上とすることができる。
比較レシピに従って製造されたウェーハについては、図6Cに示すように、所定位置抵抗率yは、線形近似すると、0.167×表面近傍の抵抗率x+5.57で示される。比較レシピによるウェーハの所定位置抵抗率yは、表面近傍の抵抗率xが10Ωcm以上であれば、上限線、すなわち、0.167×表面近傍の抵抗率x+6.16以下となる。
一方、本実施形態に係るレシピで製造されたウェーハについては、図6Cに示すように、所定位置抵抗率yは、線形近似すると、0.512×表面近傍の抵抗率x+4.7789で示される。本実施形態に係るレシピで製造されたウェーハの所定位置抵抗率yは、表面近傍の抵抗率xが10Ωcm以上であれば、下限線、すなわち、0.512×表面近傍の抵抗率x+3.69以上となる。
図6Cによると、表面近傍の抵抗率xが10Ωcm以上であれば、本実施形態に係るレシピで製造されたウェーハの所定位置抵抗率(Ωcm)は、比較レシピによる同一の表面近傍の抵抗率を有するウェーハの所定位置抵抗率yの上限値(0.167×表面近傍の抵抗率x+6.16)以上であり、また、0.512×表面近傍の抵抗率x+3.69以上となる。
次に、本実施形態に係る第1変形例を説明する。
第1変形例においては、図2Aに示すレシピと基本的には同様であるが、レシピにおける1st Growth工程と、2nd Growth工程との具体的な処理が異なっている。具体的には、1st Growth工程では、第1層の不純物濃度が基板Sの不純物濃度よりも低くなるようにし、2nd Growth工程では、第2層の不純物濃度が第1層の不純物濃度より低くなるようにしている。
第1変形例に係る製造方法は、1st Growth工程においては、減圧下において、エピタキシャル成長ガス(例えば、SiHCl)とともに、第1層が基板Sより不純物濃度が低くなる量のドーパントガスを導入して第1層の生成を行う。本第1変形例では、ドーパントガスの流量は、第1層の抵抗率が、1.0Ωcmになるように調整されている。また、2nd Growth工程においては、エピタキシャル成長ガス(例えば、SiHCl)とともに、第2層が第1層より不純物濃度が低くなる量のドーパントガスを導入して第2層の生成を行う。本変形例では、ドーパントガスの流量は、第2層の抵抗率が、20.0Ωcmになるように調整されている。
次に、第1変形例に係る製造工程により製造されたエピタキシャルウェーハのSRプロファイルについて説明する。
図7は、本発明の第1変形例に係る製造されたウェーハのSRプロファイルを示す図である。図7は、第1変形例に係る製造方法により得られたウェーハのSRプロファイルと、比較レシピに従った製造方法により得られたウェーハのSRプロファイルを示している。ここで、比較レシピは、第1変形例に係る製造工程とは、全ての工程を常圧下で行う点が異なっている。
図7に示すように、第1変形例に係る製造方法により製造されたウェーハのSRプロファイルの方が、比較レシピに従った製造方法により製造されたウェーハのSRプロファイルより、抵抗率の立ち上がりが急峻である。
次に、本発明の第2変形例に係るエピタキシャルウェーハの製造方法について説明する。第2変形例は、基板SにN(Nは、3以上)個の層を有するエピタキシャルウェーハの製造方法である。
図8は、本発明の第2変形例に係る製造方法のレシピを示す図である。
第2変形例に係るレシピは、図2Aに示すレシピとは、1st Growth工程の後に、減圧下で行われる少なくとも1以上の膜の生成工程(2nd Growth工程〜(N−1) Growth工程)を含んでいる点が異なっている。なお、各層は、基板Sよりも不純物濃度が低くなるように生成される。第1層は、ノンドープ層であってもよい。ここで、第2変形例では、第N層が第2の層に該当し、第2層〜第N−1層が第3の層に該当する。
第2変形例においては、減圧下で行われる層の生成工程の合計時間が所定時間以下(例えば、5分以下)となるようにしている。これにより、減圧下のエピタキシャル成長中に生成されて炉内に付着する副生成物(例えば、塩素化合物)を抑制することができる。
第2変形例に係るエピタキシャルウェーハの製造方法によっても、上記した実施形態と同様に、基板Sと第1層(エピタキシャル層)との界面(Depth=0)近傍の抵抗率の立ち上がりが急峻であるSRプロファイルを有するエピタキシャルウェーハを生成することができる。
以上、本発明を実施形態に基づいて説明したが、本発明は上述した実施の形態に限られず、他の様々な態様に適用可能である。例えば、上記第2変形例では、複数層を減圧下で実施し、最終層のみを常圧下で実施するようにしていたが、例えば、最終層の直前の複数層を生成する工程を常圧下で実施するようにしてもよい。
また、上記実施形態では、第1圧力よりも高い圧力である第2圧力を常圧としていたが、本発明はこれに限られず第2圧力を常圧よりも低い圧力としてもよく、また、常圧よりも高い圧力としてもよい。
また、上記実施形態では、減圧の下での気相成長を所定時間以内とするようにしていたが、本発明はこれに限られず、例えば、減圧の下での気相成長による層の厚さが所定厚さ以下とするようにしてもよい。
また、上記実施形態では、パンケーキ型反応炉を用いていたが、本発明はこれに限られず、例えば、シリンダ型反応炉等の他のエピタキシャル成長炉を用いるようにしてもよい。
本発明の一実施形態に係る反応炉の構成図である。 本発明の一実施形態に係るウェーハ製造工程のレシピ及び比較レシピを示す図である。 本発明の一実施形態に係る製造工程により製造されたウェーハのSRプロファイルを示す図である。 本発明の一実施形態に係る製造されたウェーハと、比較例のウェーハとの差異を説明する図である。 本発明の一実施形態に係るウェーハのSRプロファイルと、比較例のウェーハのSRプロファイルを示す図である。 本発明の一実施形態に係るウェーハと、比較例のウェーハとの特性を説明する図である。 本発明の第1変形例に係る製造工程により製造されたウェーハのSRプロファイルを示す図である。 本発明の第2変形例に係るウェーハ製造工程のレシピを示す図である。
符号の説明
1 反応炉、2 ベルジャー、3 サセプター、4 ノズル、5 排出口、6 ワークコイル、S 基板。

Claims (11)

  1. 不純物を含有するシリコン単結晶の基板の直上に、前記基板よりも不純物濃度が低い第1の層を気相成長させる第1成長工程と、前記第1の層よりも上に第2の層を気相成長させる第2成長工程とを有するエピタキシャルウェーハの製造方法であって、
    前記第1成長工程において、強制的に排気を行って常圧以下の第1圧力の下で気相成長させ、
    前記第2成長工程において、前記第1圧力より高い第2圧力の下で気相成長させるエピタキシャルウェーハの製造方法。
  2. 前記第2の層は、前記第1の層よりも不純物濃度が高い
    請求項1記載のエピタキシャルウェーハの製造方法。
  3. 前記第1成長工程の前に、前記基板を所定温度に昇温する昇温工程を更に有し、
    前記昇温工程において、強制的に排気を行って前記第1圧力の下で前記基板を昇温させる
    請求項1又は請求項2に記載のエピタキシャルウェーハの製造方法。
  4. 前記第1の層は、ノンドープ層である
    請求項1乃至請求項3のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 前記第1の層及び前記第2の層との間に少なくとも1以上の第3の層を気相成長させる第3成長工程を有し、
    少なくとも1以上の第3の層の気相成長を、強制的に排気を行って前記第1圧力の下で実行する
    請求項1乃至請求項4のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  6. 前記第1圧力の下での気相成長させる総時間を所定時間以内とする、又は、前記第1圧力の下で気相成長させる層の厚さを所定厚さ以下とする
    請求項1乃至請求項5のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  7. 基板と、前記基板の直上に形成され、前記基板よりも不純物濃度の低い第1の層と、前記第1の層よりも上方に形成される第2の層とを有し、
    前記基板と前記第1の層との界面近傍から上方へ向かって抵抗率が急峻に変化する遷移領域を有するエピタキシャルウェーハであって、
    前記エピタキシャルウェーハの平面上複数個所における、第2の層の表面近傍の第1抵抗率に対する、前記遷移領域から上方へ略5μmにおける第2抵抗率の割合についての平均が80パーセント以上であるエピタキシャルウェーハ。
  8. 基板と、前記基板の直上に形成され、前記基板よりも不純物濃度が低い第1の層と、前記第1の層よりも上方に形成される第2の層とを有し、
    前記基板と前記第1の層との界面近傍から上方へ向かって抵抗率が急峻に変化する遷移領域を有するエピタキシャルウェーハであって、
    前記エピタキシャルウェーハの平面上複数個所における、第2の層の表面近傍の第1抵抗率に対する、前記遷移領域から上方へ略5μmにおける第2抵抗率の割合の最小値が70パーセント以上であり、且つ、前記割合の最大値が90パーセント以上であるエピタキシャルウェーハ。
  9. 基板と、前記基板の直上に形成され、前記基板よりも不純物濃度の低い第1の層と、前記第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、
    前記第2の層の表面近傍の抵抗率は、前記基板の抵抗率より3桁以上高く、前記基板上の層の合計の層厚は、10μmを超えており、
    前記基板と第1の層の界面から上方へ10μmの位置における抵抗率が、前記第2の層の表面近傍の抵抗率が20Ωcm以上である場合には、前記第2の層の表面近傍の抵抗率の50パーセント以上であり、前記第2の層の表面近傍の抵抗率が15〜20Ωcmの場合には、前記第2の層の表面近傍の抵抗率の60パーセント以上であるエピタキシャルウェーハ。
  10. 基板と、前記基板の直上に形成され、前記基板よりも不純物濃度が低い第1の層と、前記第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、
    前記第2の層の表面近傍の抵抗率は、前記基板の抵抗率より3桁以上高く、
    前記基板と前記第1の層の界面から、前記基板上の層の合計の層厚の略16.7パーセントの厚さだけ上方の位置における抵抗率が、前記第2の層の表面近傍の抵抗率が20Ωcm以上である場合には、前記第2の層の表面近傍の抵抗率の50パーセント以上であり、前記第2の層の表面近傍の抵抗率が15〜20Ωcmの場合には、前記第2の層の表面近傍の抵抗率の60パーセント以上であるエピタキシャルウェーハ。
  11. 基板と、前記基板の直上に形成され、前記基板よりも不純物濃度が低い第1の層と、前記第1の層よりも上方に形成される第2の層とを有するエピタキシャルウェーハであって、
    前記第2の層の表面近傍の抵抗率は、前記基板の抵抗率より3桁以上高く、前記基板上の層の合計の層厚は、10μmを超えており、
    前記第2の層の表面近傍の抵抗率が10Ωcm以上であり、前記基板と前記第1の層との界面から10μmにおける前記第2の層の抵抗率が、前記第2の層の表面近傍の抵抗率×0.167+6.16(Ωcm)より大きいエピタキシャルウェーハ。
JP2008159030A 2008-06-18 2008-06-18 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ Pending JP2010003735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008159030A JP2010003735A (ja) 2008-06-18 2008-06-18 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008159030A JP2010003735A (ja) 2008-06-18 2008-06-18 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013009249A Division JP5458190B2 (ja) 2013-01-22 2013-01-22 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2010003735A true JP2010003735A (ja) 2010-01-07
JP2010003735A5 JP2010003735A5 (ja) 2011-07-28

Family

ID=41585237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159030A Pending JP2010003735A (ja) 2008-06-18 2008-06-18 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Country Status (1)

Country Link
JP (1) JP2010003735A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52110570A (en) * 1976-03-15 1977-09-16 Hitachi Ltd Forming method of silicon epitaxial layer
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
JPH09246196A (ja) * 1996-03-09 1997-09-19 Shin Etsu Handotai Co Ltd シリコン単結晶およびシリコン単結晶薄膜の製造方法
JP2000191395A (ja) * 1998-12-25 2000-07-11 Komatsu Electronic Metals Co Ltd 半導体ウェ―ハの薄膜形成方法および半導体ウェ―ハ
JP2004327716A (ja) * 2003-04-24 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法
JP2005150364A (ja) * 2003-11-14 2005-06-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006229234A (ja) * 2006-02-16 2006-08-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2007081045A (ja) * 2005-09-13 2007-03-29 Toshiba Ceramics Co Ltd シリコン・ウェーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52110570A (en) * 1976-03-15 1977-09-16 Hitachi Ltd Forming method of silicon epitaxial layer
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
JPH09246196A (ja) * 1996-03-09 1997-09-19 Shin Etsu Handotai Co Ltd シリコン単結晶およびシリコン単結晶薄膜の製造方法
JP2000191395A (ja) * 1998-12-25 2000-07-11 Komatsu Electronic Metals Co Ltd 半導体ウェ―ハの薄膜形成方法および半導体ウェ―ハ
JP2004327716A (ja) * 2003-04-24 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法
JP2005150364A (ja) * 2003-11-14 2005-06-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2007081045A (ja) * 2005-09-13 2007-03-29 Toshiba Ceramics Co Ltd シリコン・ウェーハの製造方法
JP2006229234A (ja) * 2006-02-16 2006-08-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Similar Documents

Publication Publication Date Title
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
CN107709635B (zh) 外延碳化硅单晶晶片的制造方法
TWI671787B (zh) 清洗方法
JP5889187B2 (ja) エッチング方法
KR20170018817A (ko) 기판 처리 시스템 및 기판 처리 방법
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US20070054468A1 (en) Method for producing silicon epitaxial wafer
JP2023026624A (ja) 基板処理システム
KR101364995B1 (ko) 반도체 기판의 제조방법
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
KR102098297B1 (ko) 에피택셜 웨이퍼
JP2010248022A (ja) Iii族窒化物半導体自立基板
JP5458190B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5227670B2 (ja) エピタキシャルウェーハの製造方法
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들
JP5459257B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010003735A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR101050679B1 (ko) 표면 처리 방법, 실리콘 에피텍셜 웨이퍼의 제조 방법 및 실리콘 에피텍셜 웨이퍼
KR20160077846A (ko) 에피 성장장치의 크린방법
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
JP6315665B2 (ja) Iii族窒化物半導体層およびiii族窒化物半導体基板の製造方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
RU2606809C1 (ru) Способ изготовления кремниевой эпитаксиальной структуры
JP6349101B2 (ja) Iii族窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Effective date: 20121204

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402