CN107709635B - 外延碳化硅单晶晶片的制造方法 - Google Patents

外延碳化硅单晶晶片的制造方法 Download PDF

Info

Publication number
CN107709635B
CN107709635B CN201680033576.5A CN201680033576A CN107709635B CN 107709635 B CN107709635 B CN 107709635B CN 201680033576 A CN201680033576 A CN 201680033576A CN 107709635 B CN107709635 B CN 107709635B
Authority
CN
China
Prior art keywords
single crystal
silicon carbide
crystal substrate
epitaxial
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680033576.5A
Other languages
English (en)
Other versions
CN107709635A (zh
Inventor
蓝乡崇
伊藤涉
藤本辰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN107709635A publication Critical patent/CN107709635A/zh
Application granted granted Critical
Publication of CN107709635B publication Critical patent/CN107709635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys

Abstract

提供一种制造外延碳化硅单晶晶片的方法，该外延碳化硅单晶晶片是在偏斜角度小的碳化硅单晶基板上具有高品质且基底面位错少的碳化硅单晶薄膜而成的。所述制造方法是通过热CVD法在碳化硅单晶基板上使碳化硅外延生长来制造外延碳化硅单晶晶片，所述制造方法的特征在于，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下，然后开始外延生长，将碳化硅单晶基板的表面处的基底面位错的95％以上变换成贯通刃状位错。

Description

外延碳化硅单晶晶片的制造方法
技术领域
本发明涉及外延碳化硅单晶晶片的制造方法。
背景技术
碳化硅(SiC)的耐热性以及机械强度优良，物理、化学上稳定，因此作为耐环境性半导体材料受到瞩目。而且，近年来，作为高频高耐压电子器件等的基板，对SiC单晶基板的需求增高。
在使用SiC单晶基板制作电力器件、高频器件等的情况下，一般是：通常在基板上利用被称为热CVD法(热化学蒸镀法)的方法使SiC薄膜外延生长，或者通过离子注入法直接注入掺杂物。但是，在后者的情况下，由于在注入后需要进行高温下的退火，因此多采用利用外延生长来进行薄膜形成。
在此，作为在SiC外延膜上存在的外延缺陷，有三角形缺陷、胡萝卜型缺陷、彗星型缺陷等，这些缺陷被已知作为所谓的杀伤缺陷而使器件的特性变差。另外，近年来，外延膜中的基底面位错被视为对器件特性产生影响而成为问题。关于该基底面位错，已知的是，在SiC单晶基板中存在的基底面位错的一部分会向外延生长层延续，但通常分解成2个部分位错，在其之间伴随着层叠缺陷(参考非专利文献1)。另外，在器件内部存在该层叠缺陷时，由于对可靠性带来不良影响(参考非专利文献2)，因此外延生长层内的基底面位错的降低成为重要的课题。
图1是在SiC单晶基板中存在的基底面位错的示意图，符号1表示基底面位错。在这样的SiC单晶基板上开始SiC的外延生长时，与位错在基底面上(b方向)发展相比，位错在外延生长方向(a方向)上发展的话，自身所具有的弹性能量缩小(位错的长度缩短)，因此容易变换成柏氏矢量相等的刃状位错。其结果是，一般来说SiC单晶基板的基底面位错的90～93％左右会在基板/外延膜界面处被变换成贯通刃状位错。但是，例如，相对于(0001)面具有4°的偏斜角度的4°偏斜基板中的基底面位错密度为4000个/cm2左右，因此没有发生变换而以7～10％左右残留(延续)在外延膜中的基底面位错密度达到280～400/cm2左右。
另一方面，器件的电极的尺寸目前达到大约2～3mm见方以上，因此在一个器件中包括至少10个基底面位错，成为降低器件特性以及成品率的主要原因。降低基底面位错密度的有效方法是更进一步缩小基板的偏斜角度，但在基板上存在的台阶的数目减少，因此在外延生长时难以引起所谓台阶流动(step flow)生长。其结果是，上述杀伤缺陷增加，由此产生的器件特性和成品率的劣化成为问题。
因此，虽然是今后期待应用于器件中的外延SiC单晶晶片，但需要进一步提高从基底面位错向贯通刃状位错的变换效率，降低从基板向外延生长层延续的基底面位错，并且抑制杀伤缺陷的增加。如上所述，也存在进一步缩小基板的偏斜角度而降低基底面位错密度的方法，但在现有的技术中，为了将杀伤缺陷抑制在器件实用水平，以使用4°偏斜左右的基板为界限，其结果是：在外延膜中残存的基底面位错的降低变得不充分，发生器件特性的劣化和成品率的降低。
再者，将SiC单晶基板用熔融KOH进行蚀刻，在其上进行外延生长，由此该基板的基底面位错变换成贯通刃状位错(参考非专利文献3)。但是，这样的方法中，SiC单晶基板的蚀刻与SiC的外延生长需要分别进行，处理变烦杂，除此以外，由于通过熔融KOH形成深的蚀刻痕，因此在之后的外延生长中也残留该痕，不能得到平滑的表面。另外，难以充分地提高从外延生长层与SiC单晶基板的界面处的基底面位错向贯通刃状位错的变换效率。
专利文献1中公开了如下方法：在碳化硅单晶基板上形成由碳化硅单晶薄膜制成且表面粗糙度的Ra值为0.5nm以上且1.0nm以下的至少一个阻止层，抑制缺陷的发生。专利文献1公开了通过将表面粗糙度的Ra值设定为上述范围内，增加进入台阶的原子的数目，促进台阶流动。但是，专利文献1中既没有公开也没有教示有关碳化硅单晶基板的蚀刻与基底面位错的减少的关系。另外，专利文献1中没有对基底面位错变换成贯通刃状位错的变换率进行定量评价。
专利文献2中公开了如下工序：在氢蚀刻处理后的碳化硅单晶基板的表面上，使由碳化硅晶体制成的缓冲层外延生长而形成缓冲层，对上述缓冲层的表面进行氢蚀刻处理，在上述缓冲层的表面上使碳化硅晶体外延生长而形成加工层。还公开了：通过上述形成缓冲层工序，来自碳化硅单晶基板的基底面缺陷的传播被抑制，通过在氢蚀刻处理后的缓冲层的表面上形成加工层，可以形成下述加工层：由上述碳化硅单晶基板引起的基底面位错的传播被进一步减低了，并且由上述缓冲层引起的缺陷也被降低了。但是，专利文献2中公开的制造方法中，在省略了缓冲层的氢蚀刻的情况下，半导体基板的生产的成品率有可能降低。
专利文献3中公开了一种碳化硅晶块的制造方法，相对于(0001)面而言<11-20>方向或<1-100>方向中的任意一个的偏斜角方向上的偏斜角为0.1°以上且10°以下，在由单晶碳化硅制成的基底基板上形成碳化硅层。但是，专利文献3中既没有公开也没有教示有关上述基底基板的蚀刻与基底面位错的减少的关系。另外，专利文献3中没有对基底面位错变换成贯通刃状位错的变换率进行定量的评价。
现有技术文献
专利文献
专利文献1：日本特开2008-74664号公报
专利文献2：日本特开2009-218575号公报
专利文献3：日本特开2012-240892号公报
非专利文献
非专利文献1：X.J.Ning等人:Journal of American Ceramics Soc.Vol.80(1997)p.1645.
非专利文献2：H.Fujiwara等人:Applied Physics Letters Vol.87(2005)051912
非专利文献3：Z.Zhang等人:Applied Physics Letters.Vol.87 151913(2005)
发明内容
发明要解决的问题
本发明提供一种外延SiC单晶晶片的制造方法，其能够得到在使用了实用的偏斜角度的SiC单晶基板的外延生长中也将在外延生长层中残存的基底面位错降低了的具有高品质外延膜的外延SiC单晶晶片。
用于解决问题的手段
本发明者们为了解决上述问题，进行了深入的研究，结果发现：通过热CVD法在SiC单晶基板上使SiC外延生长来制造外延SiC单晶晶片时，按照如下的方式能够降低在外延生长层中残存的基底面位错。
即，在外延生长前在生长炉内流入蚀刻气体，对SiC单晶基板进行蚀刻，在其表面上形成以基底面位错作为起点的短台阶聚并(step bunching)，由此使SiC单晶基板的表面的算术平均粗糙度Ra值达到规定的值后，开始外延生长，由此可以将SiC单晶基板的表面的基底面位错有效地变换成贯通刃状位错。另外，本发明者们发现：为了稳定地进行从上述基底面位错向贯通刃状位错的变换，通过形成规定的缓冲层，能够进一步降低基底面位错，并且抑制杀伤缺陷的增加，从而完成了本发明。
本发明的主旨如下所述。
(1)一种外延碳化硅单晶晶片的制造方法，其特征在于，其是下述的方法：在外延生长炉内流入硅系材料气体以及碳系材料气体，通过热CVD法在碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶晶片，其中，在开始外延生长前，在外延生长炉内流入蚀刻气体，对碳化硅单晶基板的表面预先进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下。
(2)根据(1)所述的外延碳化硅单晶晶片的制造方法，其特征在于，上述蚀刻后，将硅系材料气体以及碳系材料气体供给到上述外延生长炉内，在上述蚀刻后的上述碳化硅单晶基板的表面上使碳化硅外延生长而形成缓冲层，接着在上述缓冲层上使碳化硅外延生长而形成器件工作层时，设定为比形成上述缓冲层时的上述硅系材料气体以及上述碳系材料气体的C原子数相对于Si原子数之比C/Si更高的C/Si。
(3)根据(2)所述的外延碳化硅单晶晶片的制造方法，其特征在于，以将上述C/Si设定为0.3以上且0.6以下的方式将上述硅系材料气体以及上述碳系材料气体供给到上述外延生长炉内，在1600℃以上且1700℃以下的生长温度、以及2kPa以上且10kPa以下的生长压力下，使碳化硅在上述碳化硅单晶基板上外延生长而形成厚度为0.5μm以上且1μm以下的缓冲层。
(4)根据(2)或(3)所述的外延碳化硅单晶晶片的制造方法，其特征在于，以将上述C/Si设定为1.0以上且2.0以下的C/Si比的方式将上述硅系材料气体以及上述碳系材料气体供给到上述外延生长炉内，在1600℃以上且1700℃以下的生长温度、以及2kPa以上且10kPa以下的生长压力下，形成上述器件工作层。
(5)根据(1)～(4)中任一项所述的外延碳化硅单晶晶片的制造方法，其特征在于，上述蚀刻气体包含氢气。
(6)根据(1)～(5)中任一项所述的外延碳化硅单晶晶片的制造方法，其特征在于，上述碳化硅单晶基板相对于(0001)面向<11-20>方向倾斜的偏斜角度为2°以上且4°以下。
(7)根据(1)～(6)中任一项所述的外延碳化硅单晶晶片的制造方法，其特征在于，上述碳化硅单晶基板的表面处的基底面位错的95％以上在上述缓冲层与上述碳化硅单晶基板的界面处被变换成贯通刃状位错。
发明效果
根据本发明，能够提供例如具有4°左右的实用的偏斜角度的SiC单晶基板上的外延膜中、在其中残存的基底面位错被降低了的高品质的外延SiC单晶晶片。另外，本发明的制造方法中，由于使用CVD法，因此装置构成容易，控制性也优良，可以得到均匀性、重现性高的外延膜。另外，使用了本发明的外延SiC单晶晶片的器件是被形成在降低了基底面位错密度的高品质外延膜上，因此其特性以及成品率提高。
附图说明
图1是表示根据现有技术开始SiC外延生长时的SiC单晶基板的基底面位错的行为的图。
图2是表示根据现有技术进行的SiC外延膜的生长次序的图。
图3是表示在进行本发明的蚀刻后进行SiC外延生长的生长次序的图。
图4是表示将根据本发明的一个例子进行了生长前处理蚀刻后即刻的SiC单晶基板的表面状态采用光学显微镜进行观察而得到的照片。
图5(a)～(c)是表示通过本发明的方法促进基板的基底面位错向贯通刃状位错的变换的图。
图6是表示根据本发明的例子进行的SiC外延膜的生长次序的图。
图7A是表示根据本发明使SiC单晶基板的基底面位错变换成贯通刃状位错时缓冲层的平坦性受到影响的图，表示未能保持缓冲层的平坦性的情况。
图7B是表示根据本发明使SiC单晶基板的基底面位错变换成贯通刃状位错时缓冲层的平坦性受到影响的图，表示保持了缓冲层的平坦性的情况。
图8是表示在用熔融KOH对外延膜的表面进行蚀刻时出现的蚀坑的光学显微镜照片。
具体实施方式
以下，对本发明的具体的内容进行说明，但不限于以下的实施方式。
本发明的外延SiC单晶晶片的制造方法中的外延生长中可以优选使用的装置为卧式的热CVD装置。CVD法的装置构成简单，可以通过气体的开/关来控制生长，因此是外延膜的控制性、重现性优良的生长方法。
首先，为了参考起见，对利用了现有的外延膜生长的制造方法向SiC单晶基板上进行的外延生长加以说明。图2中，将进行现有的外延膜生长时的典型的生长次序与气体的导入时刻一起示出。
在外延生长炉中安装SiC单晶基板，将生长炉内进行真空排气后，导入氢气，将压力调节至5k～20kPa。然后，在将压力保持恒定的同时提高氢气流量和生长炉的温度，达到生长温度即1550～1650℃后，在每分钟100～200L的氢气中进行t1时间的SiC单晶基板表面的蚀刻。使用了氢气的该蚀刻是为了除去在SiC单晶基板的表面上形成的氧化膜和除去由加工等产生的变质层等，蚀刻时间(t1)通常为10分钟左右。另外，此时被蚀刻的SiC单晶基板的量(厚度)为10～50nm左右，蚀刻后的SiC单晶基板的表面粗糙度的Ra值为0.1～0.2nm左右。需要说明的是，表面粗糙度Ra表示在JIS B0601-1994中规定的算术平均粗糙度。
蚀刻结束后，将作为材料气体的SiH4和C3H8导入外延生长炉中，开始生长。SiH4流量为每分钟100～150cm3，C3H8流量为每分钟50～70cm3(材料气体中的C原子数相对于Si原子数之比(C/Si比)为1～2左右)，生长速度为每小时10μm以下。关于该生长速度，由于通常利用的外延层的膜厚为10μm左右，因此要考虑生产率来确定。另外，进行一定时间生长，在得到期望的膜厚的时刻停止SiH4和C3H8的导入，在仅氢气流入的状态下降低温度。在温度下降至常温后，停止氢气的导入，对生长室内进行真空排气，将不活泼气体导入生长室，将生长室恢复至大气压后，取出SiC单晶基板。
(本发明中的外延SiC单晶晶片的制造方法)
接着，关于本发明中的外延SiC单晶晶片的制造方法，使用图3的生长次序进行说明。
[实施方式1]
(蚀刻工序)
在外延生长炉中安装SiC单晶基板，直至开始SiC单晶基板的表面的蚀刻为止的条件与图2所示的内容同样。因此使用的蚀刻气体、蚀刻气体的压力条件、蚀刻时的温度、气体流量与现有技术中的蚀刻工序的条件相同。但是，蚀刻时间t2设定为0.5～1.5小时左右，以使得在SiC单晶基板的表面上形成以基底面位错作为起点的短台阶聚并。蚀刻量为500nm～1000nm左右。该蚀刻量为用于产生以下所示的短台阶聚并所需要的量，过少时，台阶聚并密度不足，得不到充分的基底面位错的变换效率，过多时，发生表面粗糙，在该情况下基底面位错的变换效率也降低。
将表示蚀刻后的SiC单晶基板的表面的状态的照片示于图4。图4中观察到的长度为0.5～1mm左右的纵线(纸面的上下方向的线)表示短台阶聚并，该线的部分成为凸形状。确认了在该短台阶聚并的中央处存在SiC单晶基板的基底面位错，可以认为基底面位错周边的结晶状态发生了变化，因此蚀刻的进行变延迟，基底面位错周边的部分成为凸形状。用图5对该状况进行说明。
图5(a)表示与图1相同的状态，是蚀刻前、或如现有技术那样几乎没有进行蚀刻的情况下的SiC单晶基板表面的截面示意图。符号1为SiC单晶基板的基底面位错，符号2为在基底面位错周边处结晶状态发生变化的台阶。
将蚀刻进行中的状态示意地示于图5(b)。基底面位错的表面出口附近的台阶2'由于结晶状态发生变化，因此由蚀刻引起的后退量小，台阶3为不存在基底面位错的通常的结晶状态，因此与台阶2'相比后退量增大。另外，在蚀刻结束时，如图5(c)所示，基底面位错的表面出口附近的台阶2'(图5(b))几乎没有被蚀刻，但通常的结晶状态的台阶3(图5(b))被蚀刻，后退至上述台阶2'的蚀刻后的台阶2”的位置(图5(c)的符号3')，这样一来，在蚀刻结束后，基底面位错在表面上出现的部分中，多个台阶合为一体，段差增大。其结果是，可以认为形成了如图4所示的短台阶聚并。
可以预先求出图3中的蚀刻时间t2与产生了短台阶聚并的蚀刻后的SiC单晶基板的表面粗糙度Ra值的关系。基于蚀刻时间t2与表面粗糙度Ra值的关系，可以将Ra值达到0.5nm以上且3.0nm以下的蚀刻时间t2设定为0.5～1.5小时(hour)左右。通过将t2设定为0.5～1.5小时左右，蚀刻量达到500nm～1000nm，此时的Ra为0.5nm～3.0nm。因此，在Ra为该范围之外的情况下，或者在蚀刻时间不满足0.5～1.5小时的情况下，与上述的蚀刻量不在500nm以上且1000nm以下的情况同样，基底面位错的变换效率未能被改善。
如图3所示，在蚀刻后，能够以与图2的情况同样的顺序进行SiC的外延生长。这样一来，以SiC单晶基板的表面粗糙度Ra值达到0.5nm以上且3.0nm以下的方式实施蚀刻，进行外延生长，由此得到具有4°左右的偏斜角的SiC单晶基板上的外延膜，其是将膜中残存的基底面位错降低至SiC单晶基板中的值的5％以下的良好外延膜。
对其再次使用图5(c)进行说明。如图1所说明，即使在没有进行Ra值达到0.5nm以上且3.0nm以下的蚀刻的状态下，通常来说，SiC单晶基板的基底面位错的大部分也被变换成贯通刃状位错。但是，如果着眼于由图5(c)的符号1'所表示的基底面位错，则在以得到上述Ra值的方式进行蚀刻后，该位错的出口处的阶梯(即，台阶2”上的阶梯2”a)变宽，因此基底面位错在基底面方向(图1的b方向)更加难以进展，变得更容易变换成贯通刃状位错。即，基底面位错容易在图1所示的a方向上进展。这样一来发现：通过SiC单晶基板的蚀刻在基底面位错附近形成的台阶的集合部10更加有效地将SiC单晶基板的基底面位错变换成贯通刃状位错，这必然伴随着短台阶聚并，因此表面的Ra值与变换效率相关联正是本发明所要涉及的。
根据本发明，基底面位错变换成贯通刃状位错的变换率相对于现有的90～93％左右而言，可以达到95％以上。另外，关于Ra值，在该值过小的情况下，未见这样的位错的变换效果的改善，反之，当该值过大时，阶梯部分也被蚀刻，因此可以认为位错没有被变换而在基底面方向(图1的b方向)上进展的概率提高，对于Ra值而言存在最佳值。
该SiC单晶基板的蚀刻只要在外延生长炉内流入蚀刻气体进行即可，也可以代表性地使用氢气作为蚀刻气体，以每分钟100～200L左右的流量进行蚀刻即可。除了氢气以外，例如也可以使用氦、氩等作为蚀刻气体。另外，关于蚀刻时的温度、压力，可以采用图2或图3中所示的生长炉内的条件，具体而言，温度为1500℃以上且1700℃以下即可，压力为1kPa以上且20kPa以下即可。
[实施方式2]
(缓冲层的形成工序)
本发明的第2实施方式中，是在第1实施方式中的SiC单晶基板的蚀刻后，在外延生长炉内流入硅系以及碳系的材料气体，使SiC外延生长，关于形成缓冲层和器件工作层的顺序，使用图6的生长次序进行说明。安装SiC单晶基板，直到SiC单晶基板表面的蚀刻结束为止与图3同样。蚀刻结束后，导入作为材料气体的SiH4和C3H8并开始生长，但首先形成缓冲层，接着形成器件工作层。该缓冲层主要起到促进向贯通刃状位错变换、使基底面位错降低的作用，器件工作层用于器件的形成。
这样一来，通过在外延生长开始时形成缓冲层，由此得到使器件工作层生长后的外延膜，其是在膜中残存的基底面位错被有效地降低了的良好膜。这是由于：详情如下所说明，作为缓冲层使外延膜以低C/Si比生长，在SiC单晶基板上形成平坦性高的外延膜，由此SiC单晶基板表面的基底面位错稳定地变换成贯通刃状位错。对其用图7A、B进行说明。
图7A示出了以与在蚀刻结束后的SiC单晶基板上形成器件工作层的情况同样的C/Si比来使外延层4生长的情况，但在SiC单晶基板的基底面位错1的附近产生有短台阶聚并的部分2”中，由于结晶状态紊乱，因此难以进行台阶流动生长。其结果是，特别是在生长初期膜厚增加，如符号5所示，边缘部分隆起，反过来，其下部6被制成裙环缘一样而膜厚减少。这样一来，产生SiC单晶基板的基底面位错1越沿b方向进展越缩短的状况，因此以基底面位错的状态残存在外延膜上，使生长前蚀刻最佳化的效果被降低。就这样的状态的缓冲层而言表面的Ra值超过3nm。
另一方面，如图7B所示，在蚀刻结束后的SiC单晶基板上使外延层以低C/Si比生长，由此可以形成平坦性、均匀性高的外延膜4。由此可以认为在产生有台阶的集合部10的部分2”处也成为如符号4所示的平坦的状态，上述外延膜4被维持成下述状态：即使不进行蚀刻等、基底面位错1'也容易变换成贯通刃状位错。即，对于通过蚀刻而形成了伴随着短台阶聚并的台阶的集合部10、提高了基底面位错的变换效率的SiC单晶基板而言，为了使其效果更加确实，以低C/Si比生长、形成平坦性高的外延膜4作为缓冲层是很重要的。该情况下的缓冲层的表面Ra值为1～3nm。
通过本发明，能够得到具有4°左右的实用的偏斜角度的SiC单晶基板上的外延膜，其是在膜中残存的基底面位错被降低了的良好外延膜。为了设定为能够完成通过蚀刻而形成短台阶聚并的SiC单晶基板的基底面位错的变换的厚度，将蚀刻结束后的SiC单晶基板上生长的缓冲层的厚度为0.5μm以上且1μm以下。该缓冲层由于以低C/Si比进行生长，因此如果增厚，则生长时间延长，另外，考虑由C/Si比的起伏而引起的生长膜的稳定性成为问题等，由此决定膜厚的上限。
另外，使缓冲层生长时的材料气体中的C原子数相对于Si原子数之比(C/Si比)为0.3以上且0.6以下。如上所述，这是为了促进台阶流动生长所需要的，大于0.6时，其效果缩小，小于0.3时，Si微滴的发生成为问题。例如，在使用SiH4作为硅系的材料气体、使用C3H8作为碳系的材料气体的情况下，使缓冲层生长时的SiH4流量为每分钟50～60cm3，C3H8流量为每分钟6～10cm3。
另外，关于缓冲层的外延膜的生长温度，小于1600℃时，使膜的品质降低，超过1700℃时，从表面进行的原子的再蒸发增大，因此外延膜的生长温度设定为1600℃以上且1700℃以下。生长时的压力也对膜的品质产生影响，过低时表面粗糙度增加，过高时Si微滴的发生成为问题，因此形成缓冲层时的压力设定为2kPa以上且10kPa以下。
[实施方式3]
(器件工作层的形成工序)
第3实施方式中，是根据第2实施方式进行缓冲层形成后，器件工作层在根据使用的器件的用途的生长条件下生长。另外，在缓冲层形成工序与器件工作层之间没有加入对上述缓冲层进行蚀刻的工序，按照比形成上述缓冲层时的硅系材料气体以及碳系材料气体的C/Si更高的C/Si值，流入硅系材料气体以及碳系材料气体，在上述缓冲层上直接使碳化硅外延生长而形成器件工作层。
具体而言，材料气体中的C原子数相对于Si原子数之比(C/Si比)只要为1.0以上且2.0以下即可，生长温度只要为1600℃以上且1700℃以下即可，生长压力只要为2kPa以上且10kPa以下即可。关于该器件工作层的厚度，也可以根据用途等来适宜设定，但优选为5μm以上且50μm以下即可。需要说明的是，作为用于缓冲层、器件工作层的形成的材料气体，在上述生长次序中例示出了SiH4和C3H8的情况，但材料气体不限于这些，例如，作为硅系的材料气体可以使用SiHCl3、SiH2Cl2、SiCl4等，或者作为碳系的材料气体可以使用C2H4、CH4等。另外，在使这些外延膜生长时，可以一起流入N2等掺杂气体。
关于本发明中使用的SiC单晶基板的偏斜角度，优选的是，相对于(0001)面向<11-20>方向倾斜的偏斜角度为2°以上且4°以下即可。偏斜角度大于4°时，基板内的基底面位错与带有偏斜角度的表面相交的角度增大，在外延生长时无论在基底面方向(图1中的b方向)上前进，还是向与其的垂直方向(图1中的a方向)上前进，位错的长度都几乎没有发生变化，因此难以显现本发明的效果。反之，小于2°时，初期状态下的基底面位错的数目少，而且由阶梯变得过宽所产生的阻碍台阶流动生长等不良影响增大。
作为在这样地进行生长后的外延SiC单晶晶片上适宜形成的器件，没有特别限制，但例如可以列举出：肖特基势垒二极管、PIN二极管、MOS二极管、MOS晶体管等，其中，适宜得到用于电力控制用的器件。
实施例
以下，基于实施例等对本发明具体地进行说明，但本发明不限于这些内容。
(参考例1)
首先，示出对SiC单晶基板的表面进行蚀刻以使得算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下后没有设置缓冲层而直接形成器件工作层的例子作为参考例1～4。
对从4英寸(100mm)晶片用SiC单晶晶块以400μm左右的厚度切割并且实施粗加工和利用金刚石磨粒进行的通常研磨及化学机械研磨(CMP)后的具有4H型的多型的SiC单晶基板的Si面，实施如下的外延生长。该SiC单晶基板相对于(0001)面向<11-20>方向倾斜的偏斜角度为4°。
作为生长的顺序，如图6的生长次序所示，具体而言，在外延生长炉中安装上述SiC单晶基板，将生长炉内进行真空排气后，在导入氢气的同时将压力调节至10kPa。然后，在将压力保持恒定的同时提高氢气的流量和生长炉的温度，最终设定氢气为每分钟150L，生长炉的温度为1635℃。然后将压力调节至2kPa，在氢气中进行40分钟SiC单晶基板的蚀刻。此时，若基于对预先在相同的条件下蚀刻后的SiC单晶基板的表面用原子间力显微镜(AFM)进行观察而得到的结果，则该蚀刻后的SiC单晶基板的表面粗糙度Ra值达到0.5nm。蚀刻后，将生长炉的温度提高至1650℃，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3，开始生长，进行生长直至外延层的厚度达到10μm(C/Si比为1.3)。生长后的外延层为用于器件工作的器件工作层，没有生长用于进一步提高基底面位错的变换效率的缓冲层。
将这样地进行外延生长后的膜用熔融KOH进行蚀刻，将出现了蚀坑的器件工作层的表面的光学显微镜照片示于图8。图8的照片的箭头为由基底面位错产生的蚀坑，其他坑是由贯通螺旋位错或贯通刃状位错产生的。通过这样的方法，对所得到的外延膜内的基底面位错密度进行了评价，与SiC单晶基板的基底面位错密度比较，其结果是，在该参考例1中，就SiC单晶基板表面的基底面位错而言在外延膜中延续的为整体的3.5％。也就是说，SiC单晶基板表面的基底面位错的96.5％被变换了，可以认为它们变换成贯通刃状位错了。需要说明的是，关于外延膜的生长条件和变换效率一起示于表1、2中。
(参考例2)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。直至在氢气中的蚀刻开始为止与参考例1同样，但该参考例2中，将蚀刻时间设定为60分钟，使得蚀刻后的SiC单晶基板的表面粗糙度Ra值达到1.3nm。蚀刻后与参考例1同样地进行外延生长(没有形成缓冲层)。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为97％。
(参考例3)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。基板的偏斜角为4°(偏斜方向与参考例1相同)。直至在氢气中的蚀刻开始为止与参考例1同样，但在该参考例3中，将蚀刻时间设定为80分钟，使得蚀刻后的SiC单晶基板的表面粗糙度Ra值达到3.0nm。蚀刻后与参考例1同样地进行外延生长(没有形成缓冲层)。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为97％。
(参考例4)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。除了SiC单晶基板的偏斜角为2°以外，利用氢气进行的蚀刻、蚀刻后的SiC单晶基板的Ra值以及外延生长的条件与参考例1同样(没有形成缓冲层)。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为96％。
(实施例1)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3，C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为6kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。另外，将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为98.5％。
(实施例2)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例2同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟5cm3(C/Si比为0.3)，生长压力为6kPa，得到膜厚为0.8μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。另外，将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为98％。
(实施例3)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例3同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟10cm3(C/Si比为0.6)，生长压力为6kPa，得到膜厚为1μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为97.8％。
(实施例4)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。除了SiC单晶基板的偏斜角为2°以外，与实施例1同样操作，进行蚀刻、外延膜的生长。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为97.5％。
(比较例1)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。直至在氢气中的蚀刻为止与参考例1同样，但将蚀刻时间设定为10分钟，使得蚀刻后的SiC单晶基板的表面粗糙度Ra值达到0.2nm。蚀刻后与参考例1同样地进行外延生长(没有形成缓冲层)。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为91％，与参考例相比变换效率下降。
(比较例2)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。直至在氢气中的蚀刻为止与参考例1同样，但将蚀刻时间设定为10分钟，使得蚀刻后的SiC单晶基板的表面粗糙度Ra值达到4nm。蚀刻后与参考例1同样地进行外延生长(没有形成缓冲层)。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为90.5％，与参考例相比变换效率下降。
(比较例3)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟16.7cm3(C/Si比为1.0)，生长压力为6kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为93.5％。可以认为，这是因为缓冲层生长时的C/Si比高，膜的平坦性变差，因此变换效率降低。
(比较例4)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为6kPa，得到膜厚为2μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为93％。可以认为，这是因为缓冲层的膜厚大，生长时间延长，因此通过C/Si比的起伏，膜的平坦性变差，变换效率降低。
(比较例5)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度降低至1580℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为6kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，将生长炉的温度提高至1650℃，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为91％。可以认为，这是因为使缓冲层在低温下生长，因此台阶流动生长没有均匀地进行，膜的平坦性变差，变换效率降低。
(比较例6)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1720℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为6kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，将生长炉的温度降低至1650℃，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为90.5％。可以认为，这是因为使缓冲层在高温下生长，因此从表面进行的原子的再蒸发大，膜的平坦性变差，变换效率降低。
(比较例7)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为1.5kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为91％。可以认为，这是因为使缓冲层在低压下生长而引起的表面粗糙，膜的平坦性变差，变换效率降低。
(比较例8)
对与参考例1同样地进行了切割、粗加工、研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面，实施外延生长。SiC单晶基板的偏斜角为4°(偏斜方向与参考例1相同)。利用氢气进行的蚀刻和蚀刻后的SiC单晶基板的Ra值与参考例1同样。蚀刻后，将生长炉的温度提高至1650℃，使缓冲层生长。关于生长条件，SiH4流量为每分钟50cm3、C3H8流量为每分钟6.7cm3(C/Si比为0.4)，生长压力为12kPa，得到膜厚为0.5μm的SiC外延膜。
使缓冲层生长后，使SiH4流量为每分钟150cm3，使C3H8流量为每分钟65cm3(C/Si比为1.3)，使压力为2kPa，使用于器件工作的外延层(器件工作层)生长10μm。将生长后的外延膜用熔融KOH进行蚀刻，利用蚀坑进行位错密度的评价，结果SiC单晶基板表面的基底面位错的变换率为91.2％。可以认为，这是因为使缓冲层在高压生长而引起的Si微滴的发生，膜的平坦性变差，变换效率降低。
将上述参考例1～4、实施例1～4以及比较例1～8的条件和评价结果示于表1以及表2。
表1
Figure BDA0001499643350000191
表2
Figure BDA0001499643350000192
产业上的利用可能性
根据发明，能够制成在SiC单晶基板上进行的外延生长中具有基底面位错少的高品质外延膜的外延SiC单晶晶片。因此，如果在这样的外延SiC单晶晶片上形成电子器件，则可以期待器件的特性以及成品率提高。

Claims (6)

1.一种外延碳化硅单晶晶片的制造方法，其特征在于，其是下述的方法：在外延生长炉内流入硅系材料气体以及碳系材料气体，通过热CVD法在碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶晶片，
其中，在开始外延生长前，在外延生长炉内流入蚀刻气体，所述蚀刻气体为氢，蚀刻温度为1550～1650℃，蚀刻压力为5k～20kPa，蚀刻时间为超过30分钟且为1.5小时以下，
对所述碳化硅单晶基板的表面进行蚀刻500nm～1000nm以使得所述碳化硅单晶基板的表面的算术平均粗糙度Ra值达到0.5nm以上且3.0nm以下，
在所述碳化硅单晶基板的表面上形成以基底面位错作为起点的长度为0.5～1mm的凸形状的台阶聚并，
在所述蚀刻后，将硅系材料气体以及碳系材料气体供给到所述外延生长炉内，在所述蚀刻后的所述碳化硅单晶基板的表面上使碳化硅外延生长而形成缓冲层，
以将所述C/Si设定为0.3以上且0.6以下的方式将所述硅系材料气体以及所述碳系材料气体供给到所述外延生长炉内，在1600℃以上且1700℃以下的生长温度、以及2kPa以上且10kPa以下的生长压力下，使碳化硅在所述碳化硅单晶基板上外延生长而形成厚度为0.5μm以上且1μm以下的缓冲层，
在接着在所述缓冲层上使碳化硅外延生长而形成器件工作层时，设定为比形成所述缓冲层时的所述硅系材料气体以及所述碳系材料气体的C原子数相对于Si原子数之比C/Si更高的C/Si。
2.根据权利要求1所述的外延碳化硅单晶晶片的制造方法，其特征在于，以将所述C/Si设定为1.0以上且2.0以下的方式将所述硅系材料气体以及所述碳系材料气体供给到所述外延生长炉内，在1600℃以上且1700℃以下的生长温度、以及2kPa以上且10kPa以下的生长压力下，形成所述器件工作层。
3.根据权利要求1或2所述的外延碳化硅单晶晶片的制造方法，其特征在于，所述蚀刻气体包含氢气。
4.根据权利要求1或2所述的外延碳化硅单晶晶片的制造方法，其特征在于，所述碳化硅单晶基板相对于(0001)面向<11-20>方向倾斜的偏斜角度为2°以上且4°以下。
5.根据权利要求3所述的外延碳化硅单晶晶片的制造方法，其特征在于，所述碳化硅单晶基板相对于(0001)面向<11-20>方向倾斜的偏斜角度为2°以上且4°以下。
6.根据权利要求1或2所述的外延碳化硅单晶晶片的制造方法，其特征在于，所述碳化硅单晶基板的表面处的基底面位错的95％以上在所述缓冲层与所述碳化硅单晶基板的界面处被变换成贯通刃状位错。
CN201680033576.5A 2015-07-29 2016-07-29 外延碳化硅单晶晶片的制造方法 Active CN107709635B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-149742 2015-07-29
JP2015149742 2015-07-29
PCT/JP2016/072421 WO2017018533A1 (ja) 2015-07-29 2016-07-29 エピタキシャル炭化珪素単結晶ウェハの製造方法

Publications (2)

Publication Number Publication Date
CN107709635A CN107709635A (zh) 2018-02-16
CN107709635B true CN107709635B (zh) 2021-02-26

Family

ID=57884506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033576.5A Active CN107709635B (zh) 2015-07-29 2016-07-29 外延碳化硅单晶晶片的制造方法

Country Status (6)

Country Link
US (1) US10626520B2 (zh)
EP (1) EP3330415A4 (zh)
JP (1) JP6524233B2 (zh)
KR (1) KR102106722B1 (zh)
CN (1) CN107709635B (zh)
WO (1) WO2017018533A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018066173A1 (ja) * 2016-10-04 2018-04-12 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR102604446B1 (ko) * 2017-03-22 2023-11-22 토요타 쯔우쇼우 가부시키가이샤 개질 SiC 웨이퍼의 제조 방법, 에피택셜층 부착 SiC 웨이퍼, 그의 제조 방법, 및 표면 처리 방법
WO2020095872A1 (ja) * 2018-11-05 2020-05-14 学校法人関西学院 ＳｉＣ半導体基板及びその製造方法及びその製造装置
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
WO2020230602A1 (ja) * 2019-05-10 2020-11-19 アダマンド並木精密宝石株式会社 ダイヤモンド結晶基板及びダイヤモンド結晶基板の製造方法
EP4012079A4 (en) * 2019-08-06 2023-06-21 Kwansei Gakuin Educational Foundation SIC SUBSTRATE, SIC EPITALIAL SUBSTRATE, SIC BAR AND METHOD OF PRODUCTION
EP4012077A4 (en) * 2019-08-06 2023-09-20 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING SIC SUBSTRATE
CN112420803A (zh) * 2019-08-23 2021-02-26 比亚迪股份有限公司 碳化硅衬底及其制备方法和半导体器件
EP4036282A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation SIC SUBSTRATE, PRODUCTION PROCESS FOR SIC SUBSTRATE, SIC SEMICONDUCTOR COMPONENT AND PRODUCTION PROCESS FOR SIC SEMICONDUCTOR COMPONENT
CN111029278B (zh) * 2019-12-10 2021-06-29 长江存储科技有限责任公司 一种晶圆片的加工方法和系统
JP7319502B2 (ja) * 2020-01-09 2023-08-02 株式会社東芝 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
WO2021223557A1 (zh) * 2020-05-06 2021-11-11 眉山博雅新材料有限公司 一种晶体制备装置及生长方法
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
KR102434780B1 (ko) 2021-06-17 2022-08-22 주식회사 쎄닉 탄화규소 웨이퍼 및 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2514857A1 (en) * 2009-12-14 2012-10-24 Showa Denko K.K. SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
WO2014125550A1 (ja) * 2013-02-13 2014-08-21 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process
JP2015000824A (ja) * 2013-06-13 2015-01-05 東洋炭素株式会社 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板
WO2016010126A1 (ja) * 2014-07-16 2016-01-21 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954654B2 (ja) 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2009218575A (ja) 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
EP2394787B1 (en) * 2009-02-04 2019-05-29 Hitachi Metals, Ltd. Manufacturing method for a silicon carbide monocrystal substrate
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8722507B2 (en) * 2011-01-06 2014-05-13 Hitachi Metals, Ltd. Method for forming identification marks on silicon carbide single crystal substrate, and silicon carbide single crystal substrate
JP5803265B2 (ja) 2011-05-20 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素インゴットの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
US9885124B2 (en) * 2011-11-23 2018-02-06 University Of South Carolina Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TWI600081B (zh) 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6311384B2 (ja) * 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6542347B2 (ja) * 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2514857A1 (en) * 2009-12-14 2012-10-24 Showa Denko K.K. SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
WO2014125550A1 (ja) * 2013-02-13 2014-08-21 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process
JP2015000824A (ja) * 2013-06-13 2015-01-05 東洋炭素株式会社 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法
WO2016010126A1 (ja) * 2014-07-16 2016-01-21 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法

Also Published As

Publication number Publication date
JP6524233B2 (ja) 2019-06-05
KR20180016585A (ko) 2018-02-14
US10626520B2 (en) 2020-04-21
JPWO2017018533A1 (ja) 2018-05-10
KR102106722B1 (ko) 2020-05-04
EP3330415A4 (en) 2019-03-20
US20180216251A1 (en) 2018-08-02
EP3330415A1 (en) 2018-06-06
CN107709635A (zh) 2018-02-16
WO2017018533A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
CN107709635B (zh) 外延碳化硅单晶晶片的制造方法
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP4954654B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP4842094B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180625

Address after: Tokyo, Japan

Applicant after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Applicant before: NIPPON STEEL & SUMITOMO METAL Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230713

Address after: Tokyo

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right