JP4954654B2 - エピタキシャル炭化珪素単結晶基板及びその製造方法 - Google Patents

エピタキシャル炭化珪素単結晶基板及びその製造方法 Download PDF

Info

Publication number
JP4954654B2
JP4954654B2 JP2006255674A JP2006255674A JP4954654B2 JP 4954654 B2 JP4954654 B2 JP 4954654B2 JP 2006255674 A JP2006255674 A JP 2006255674A JP 2006255674 A JP2006255674 A JP 2006255674A JP 4954654 B2 JP4954654 B2 JP 4954654B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon carbide
growth
epitaxial
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006255674A
Other languages
English (en)
Other versions
JP2008074664A (ja
Inventor
崇 藍郷
充 澤村
昇 大谷
泰三 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2006255674A priority Critical patent/JP4954654B2/ja
Publication of JP2008074664A publication Critical patent/JP2008074664A/ja
Application granted granted Critical
Publication of JP4954654B2 publication Critical patent/JP4954654B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャル炭化珪素(SiC)単結晶基板及びその製造方法に関するものである。
炭化珪素(SiC)は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてSiC単結晶基板の需要が高まっている。
SiC単結晶基板を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、基板上に熱CVD法(熱化学蒸着法)と呼ばれる方法を用いてSiC薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりするのが一般的であるが、後者の場合には、注入後に高温でのアニ−ルが必要となるため、エピタキシャル成長による薄膜形成が多用されている。
SiC単結晶基板上にエピタキシャル成長を行った場合に観察される典型的な欠陥(エピタキシャル欠陥)の顕微鏡写真を図1(a)、(b)に示す。SiC単結晶基板は、(0001)面(Si面)である。図1に示す欠陥以外に、基板に存在するマイクロパイプ欠陥を引き継いだ欠陥があるが、近年の研究進展により、マイクロパイプが10個/cm2以下の基板が比較的容易に得られるようになっていることから、マイクロパイプに起因するエピタキシャル欠陥は大きな問題ではなくなりつつある。図1(a)、(b)に示す欠陥は、エピタキシャル層上にのみ見られる欠陥であり、特に、図1(a)はキャロット欠陥、図1(b)は三角形欠陥と呼ばれることが多く、これらがデバイスの電極下に存在すると、耐圧が低下する等の特性劣化を引き起こすことが知られている(非特許文献1)。これらの欠陥の密度は通常50〜100個/cm2程度であるが、近年のデバイスの高出力化に伴い、デバイス電極面積も1〜2mm角以上と大きくなっている。したがって、電極の下には、1個ないしそれ以上の欠陥が存在することになり、デバイスの特性を劣化させ、歩留りを低下させている。
通常、SiC基板上にエピタキシャル成長を行う場合、基板としては1°より大きいオフ角度を持つものを用い、所謂ステップフロー成長を実施する。図1(a)、(b)に示すような欠陥は、エピタキシャル成長前のSiC単結晶基板上に存在する研磨キズ、微小な凹凸による欠陥、あるいは基板自体に存在する欠陥等により、ステップフロー成長が妨げられたために生じるものである。一般的に、エピタキシャル成長には、横形のCVD装置が用いられることが多い。CVD法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。図2に、成長を行う際の典型的な成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を1×104〜3×104Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、1400℃程度で10〜30分間、水素中あるいは塩化水素を導入して塩化水素中での基板のエッチングを行う。これは、研磨等に伴う基板表面の変質層を取り除き、清浄な表面を出すためのものである。その後、温度を成長温度である1500〜1600℃に上げ、材料ガスであるSiH4とC3H8を導入して成長を開始する。SiH4流量は毎分4〜5cm3、C3H8流量は毎分1〜3cm3であり、成長速度は毎時5〜6μmである。この成長速度は、通常利用されるエピタキシャル層の膜厚が10μm程度であるため、生産性を考慮して決定されたものである。一定時間成長し、所望の膜厚が得られた時点でSiH4とC3H8の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出す。
しかしながら、上記のような方法でエピタキシャル成長を行った場合、水素あるいは塩化水素中での基板エッチングの後でも、依然として基板上の微小な凹凸、荒れに起因する欠陥や基板自体の欠陥は存在する。これらの欠陥は、らせん転位として渦巻成長を起こすステップを供給する場合が多く、成長ステップがオフ方向へ進んでいくステップフロー成長を妨げるものになる。その結果、これらの欠陥が存在する部分では、正常なエピタキシャル成長が行われなくなり、図1(a)、(b)に示したようなエピタキシャル欠陥が発生し、このようなエピタキシャル膜を用いたデバイスは、その特性や歩留りが低下することになる。
したがって、今後デバイスへの応用が期待されるSiCエピタキシャル成長基板であるが、現状技術では、デバイスの特性や歩留りを劣化させない程度にまでエピタキシャル欠陥の数を減少させることは困難である。一方、SiCには、(0001)面(Si面)に対しc軸方向に反転位置関係にある(000-1)面(C面)が存在し、C面を用いると、上記のようなエピタキシャル欠陥の少ない良好な表面モホロジーが得られることが知られている。しかし、C面を用いた場合には、Si面に比べて、エピタキシャル成長層内の残留不純物密度を下げることが難しく、そのため、このようなエピタキシャル成長基板を用いた場合には、デバイスのリーク電流が大きくなる等の別の問題が発生し、実用化の弊害となる。
K. Kimoto, et al., IEEE Transactions on Electron Devices, Vol.46, No.3, (1999) pp.471-477
本発明は、上記エピタキシャル成長において、エピタキシャル欠陥の少ない高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板、及びその製造方法を提供するものである。
本発明は、エピタキシャル成長を開始する際に用いられる材料ガス中に含まれる、炭素と珪素の原子数比(C/Si比)とエピタキシャル欠陥との関係に注目することにより、上記課題を解決できることを見出し、完成したものである。即ち、本発明は、
(1) 炭化珪素単結晶基板上に、欠陥の発生を抑止する炭化珪素単結晶薄膜であって、表面粗さのRa値が0.5nm以上1.0nm以下である少なくとも1つの抑止層と、前記抑止層の上に形成される炭化珪素単結晶薄膜の活性層とを有するエピタキシャル炭化珪素単結晶基板であり、前記抑止層は膜厚が0.5μm以上1μm以下であって、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0以下にして熱化学蒸着法によりエピタキシャル成長させたものであり、また、前記活性層は、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を1.0超3.0以下にして、前記抑止層よりも成長速度を上げて熱化学蒸着法によりエピタキシャル成長させたものであることを特徴とするエピタキシャル炭化珪素単結晶基板
(2) 前記炭化珪素薄膜の活性層の厚さが10μm以上50μm以下である(1)記載のエピタキシャル炭化珪素単結晶基板、
(3) 炭化珪素単結晶基板上に、欠陥の発生を抑止する炭化珪素単結晶薄膜であって、表面粗さのRa値が0.5nm以上1.0nm以下である少なくとも1つの抑止層を、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0以下にして熱化学蒸着法により膜厚0.5μm以上1μm以下でエピタキシャル成長させた後、前記抑止層上に炭化珪素単結晶薄膜の活性層を、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を1.0超3.0以下にして、前記抑止層よりも成長速度を上げて熱化学蒸着法によりエピタキシャル成長させることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(4) 前記炭化珪素薄膜の活性層の厚さが10μm以上50μm以下である(3)記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(5) (1)又は(2)記載のエピタキシャル炭化珪素単結晶基板を用いてなるデバイス、
である。
本発明によれば、SiC単結晶基板のSi面上にSiC単結晶薄膜をエピタキシャル成長させたエピタキシャルSiC単結晶基板であっても、エピタキシャル欠陥の少ない高品質なエピタキシャル膜を有するエピタキシャルSiC単結晶基板を提供することが可能である。
また、本発明の製造方法は、CVD法によってSiC単結晶薄膜を成長させることができるため、装置構成が容易で制御性にも優れ、均一性、再現性の高いエピタキシャル膜が得られる。
さらに、本発明のエピタキシャルSiC単結晶基板を用いたデバイスは、エピタキシャル欠陥の少ない高品質エピタキシャル膜上に形成されるため、その特性及び歩留りが向上する。
本発明の具体的な内容について述べる。
まず、SiC基板上へのエピタキシャル成長について述べる。本発明で好適にエピタキシャル成長に用いる装置は、横型のCVD装置である。CVD法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。成長シーケンスとしては、SiC基板をセットし、水素あるいは塩化水素中でのエッチングまでは、図2と同様である。
その後、1500〜1600℃の成長温度に上げ、材料ガスであるSiH4とC3H8を流すが、その時のSiH4ガスに対するC3H8ガスの流量を通常よりも小さくして成長を開始する。通常、材料ガスにおける炭素原子と珪素原子の比(C/Si比)は1.5〜2.0程度であり、これはステップフロー成長の場合、成長がSi原子の供給に律速されているためであるが、本発明の場合は成長初期のC/Si比を0.5〜1.0に下げる。この時、Si原子が過剰になっているため、ステップの成長が遅く、またステップに付着したC原子及びSi原子も、不安定な成長条件であるため、表面からの離脱が生じ易く、この事もステップの成長を抑制する。この現象は、通常のステップフロー成長に対しても前記らせん転位を起点とした渦巻成長に対しても同様と考えられる。しかし、オフ角度が1°より大きい通常の基板の場合、オフ角をつけることで表面に形成されるステップの数は、基板上の微小な凹凸、荒れに起因する欠陥や基板自体の欠陥の数よりも2〜3桁以上大きい。したがって、これら欠陥によるらせん転位を起点とした渦巻成長の数は、ステップフロー成長の数に比べて圧倒的に小さく、かつC/Si比が0.5〜1.0という不安定な成長条件であるため、渦巻成長が安定して進行せず、周囲からの大量のステップフロー成長に覆われて消滅する確率が高くなると考えられる。C/Si比が1.5〜2.0の場合には、成長が安定になっているため、周囲のステップフロー成長の数が圧倒的に多いとしても、渦巻成長の消滅の確率は小さくなると思われる。したがって、成長初期のC/Si比を0.5〜1.0に下げることで、らせん転位を起点とした渦巻成長の発生を抑え、周囲の大量のステップフローに覆われる確率を高めて、エピタキシャル欠陥を減らすことが可能になると考えられる。さらに、不安定な成長によって増加するミクロなステップバンチングが、表面粗さのRa値をある程度大きくすることで、ステップに取り込まれる原子の数を増やし、ステップフローの促進には有効に働くと考えられる。また、C/Si比が0.5未満になると、過剰なSi原子が基板表面に凝縮し、Siドロップレットと呼ばれる欠陥が形成され易くなるため好ましくない。
このような考察の基、例えば実施例に示すように、材料ガスである、SiH4とC3H8の流量に関し、成長開始時のSiH4流量を毎分4cm3、C3H8流量を毎分1 cm3にし、C/Si比を0.75として成長を行ったところ、エピタキシャル欠陥を低減させることができた。この時の成長速度は、毎時3.5μmであった。
本発明により、成長開始時のC/Si比を1.0以下に下げることで、エピタキシャル欠陥の発生を従来よりも低減させることが可能になったが、そのために成長初期に形成する層(抑止層)の厚さは、1μm以下で十分であり、さらには0.5μm〜1μmの間が好ましい。抑止層はC/Si比1.0以下で成長するため、所謂site-competition効果で雰囲気からの不純物の取り込みが多くなり、膜厚が大きくなると残留不純物が増加して膜の品質に影響を与えるため1μm以下とすることが望ましい。また、基板上に存在する欠陥の影響を受けなくするためには、抑止層は0.5μm以上の膜厚とすることが望ましい。一方、抑止層のRa値は、上述の理由から、ミクロなステップバンチングが生じる程度の大きさが必要だが、大き過ぎるとその上に成長する層の表面状態が悪化するため、0.5nm〜1.0nmの間が望ましい。尚、表面粗さRaはJIS B0601-1994に準拠する。
この抑止層を成長させた後、成長温度を1500℃以上、好ましくは1500〜1600℃、また成長速度は、C/Si比が1.0を越えるように、好ましくは1.5〜2.0になるように、SiH4流量を毎分4〜5cm3、C3H8流量を毎分2〜3cm3に設定し、毎時5〜6μmにして、デバイスが形成される層(活性層)の成長を行う。活性層において、C/Si比が1.0を越えるようにするのは、成長がSi原子の供給律速であるため、成長速度の制御を行い易くするためと、site-competition効果によって雰囲気からの不純物の取り込みを下げるためである。また、C/Si比が大き過ぎるとガスの消費効率が悪化するため、C/Si比は3.0以下が望ましい。
このようにして得たエピタキシャルSiC単結晶基板の模式図を図3に示す。図3の1がSiC単結晶基板、2が抑止層、3が活性層である。この活性層の上にデバイスが形成されるが、活性層の厚さは、デバイスの耐圧、エピタキシャル膜の生産性等を考慮した場合、10μm以上50μm以下が望ましい。
また、SiC単結晶基板のオフ角については、1°以下であると基板表面に存在するステップ数が少ないため、正常なエピタキシャル成長が行われ難く、また10°を越えるとインゴットから基板を作製する際に、より斜めに切り出す必要があるため収率が下がる。従って1°より大きく10°以下が望ましいが、より好ましくは4°〜8°の間である。
このようにして得たエピタキシャルSiC単結晶基板上に好適に形成されるデバイスは、ショットキーバリアダイオード、MOSダイオード、MOSトランジスタ等、特に電力制御用に用いられるデバイスである。
(実施例)
2インチ(50mm)ウェハ用SiC単結晶インゴットから、約400μmの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨を実施した、4H型のポリタイプを有するSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は8°である。成長の手順としては、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを毎分16L導入しながら圧力を1.6×104 Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を上げ、1400℃に到達した後、塩化水素を毎分10cm3流し、10分間基板のエッチングを行った。エッチング後、温度を1550℃まで上げ、SiH4流量を毎分4cm3、C3H8流量を毎分1cm3にして(C/Si比は0.75)、抑止層を約0.5μm成長した。この時の成長速度は毎時3.5μm程度であった。抑止層を成長後、温度は変えず、SiH4流量を毎分5cm3、C3H8流量を毎分3cm3にして(C/Si比は1.8)、活性層を約10μm成長した。この時の成長速度は毎時5μm程度であった。
エピタキシャル成長後の表面の光学顕微鏡写真を図4に示す。成長面は鏡面であり、欠陥密度としては、三角形状あるいはキャロット、コメット欠陥の密度が20個/cm2以下と通常の1/5程度になっていた。また、上記の条件で抑止層のみを約0.5μm成長して表面のAFM評価を行ったところ、Ra値は0.55nmであった。活性層を成長した後の最終的な表面のRa値は0.23nmと平坦性は高く、抑止層のRa値の影響は受けていないことが示された。なお、抑止層と活性層を成長した後、断面TEM像を観察することで抑止層の表面粗さを評価することも可能である。
このようにして得たエピタキシャルSiC単結晶基板を用いてショットキーバリアダイオードを形成した際、ドーピング密度が約1×1016cm-3の時、逆方向耐圧は250〜300Vであり、ほぼ理論値に近い値が得られた。
(比較例)
比較例として、実施例1と同様にスライス、粗削り、通常研磨を行った、4H型のポリタイプを有する2インチ(50mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は8°である。成長手順は、塩化水素のエッチングまでは、実施例と同様である。エッチング後、温度を1550℃まで上げ、SiH4流量を毎分5cm3、C3H8流量を毎分3cm3にして(C/Si比は1.8)、抑止層を成長させずに活性層を約10μm成長した。成長後の表面には、図1(a)、(b)で示したようなエピタキシャル欠陥が発生し、その密度は約100個/cm2であり、抑止層がないとエピタキシャル欠陥の発生を抑えられないことが分かった。
このようにして得たエピタキシャルSiC単結晶基板を用いてショットキーバリアダイオードを形成した際、ドーピング密度が約1×1016cm-3の時、逆方向耐圧は200V以下であった。
この発明によれば、SiC単結晶基板上へのエピタキシャル成長において、欠陥の少ない高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。本実施例においては材料ガスとしてSiH4およびC3H8を用いているが、Si源としてトリクロルシラン、C源としてC2H4等を用いた場合についても同様である。
従来技術によって成長させたSiCエピタキシャル膜上に存在する欠陥の状態を示す光学顕微鏡像。 従来技術によるSiCエピタキシャル膜の成長シーケンスを示す図。 本発明の一例によって成長させたエピタキシャルSiC単結晶基板の断面模式図。 本発明の一例によって成長したSiCエピタキシャル膜の表面状態を示す光学顕微鏡像。
符号の説明
1 SiC単結晶基板
2 抑止層
3 活性層

Claims (5)

  1. オフ角度が1°よりも大きい炭化珪素単結晶基板上に、欠陥の発生を抑止する炭化珪素単結晶薄膜であって、表面粗さのRa値が0.5nm以上1.0nm以下である少なくとも1つの抑止層と、前記抑止層の上に形成される炭化珪素単結晶薄膜の活性層とを有するエピタキシャル炭化珪素単結晶基板であり、前記抑止層は膜厚が0.5μm以上1μm以下であって、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0以下にして熱化学蒸着法によりエピタキシャル成長させたものであり、また、前記活性層は、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を1.0超3.0以下にして、前記抑止層よりも成長速度を上げて熱化学蒸着法によりエピタキシャル成長させたものであることを特徴とするエピタキシャル炭化珪素単結晶基板
  2. 前記炭化珪素薄膜の活性層の厚さが10μm以上50μm以下である請求項1記載のエピタキシャル炭化珪素単結晶基板。
  3. オフ角度が1°よりも大きい炭化珪素単結晶基板上に、欠陥の発生を抑止する炭化珪素単結晶薄膜であって、表面粗さのRa値が0.5nm以上1.0nm以下である少なくとも1つの抑止層を、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0以下にして熱化学蒸着法により膜厚0.5μm以上1μm以下でエピタキシャル成長させた後、前記抑止層上に炭化珪素単結晶薄膜の活性層を、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を1.0超3.0以下にして、前記抑止層よりも成長速度を上げて熱化学蒸着法によりエピタキシャル成長させることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
  4. 前記炭化珪素薄膜の活性層の厚さが10μm以上50μm以下である請求項3記載のエピタキシャル炭化珪素単結晶基板の製造方法。
  5. 請求項1又は2記載のエピタキシャル炭化珪素単結晶基板を用いてなるデバイス。
JP2006255674A 2006-09-21 2006-09-21 エピタキシャル炭化珪素単結晶基板及びその製造方法 Active JP4954654B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006255674A JP4954654B2 (ja) 2006-09-21 2006-09-21 エピタキシャル炭化珪素単結晶基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006255674A JP4954654B2 (ja) 2006-09-21 2006-09-21 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008074664A JP2008074664A (ja) 2008-04-03
JP4954654B2 true JP4954654B2 (ja) 2012-06-20

Family

ID=39347108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006255674A Active JP4954654B2 (ja) 2006-09-21 2006-09-21 エピタキシャル炭化珪素単結晶基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4954654B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5417760B2 (ja) * 2008-08-01 2014-02-19 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20110278596A1 (en) 2009-01-30 2011-11-17 Takashi Aigo Epitaxial silicon carbide monocrystalline substrate and method of production of same
JP5436046B2 (ja) * 2009-05-27 2014-03-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101942514B1 (ko) 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR101936170B1 (ko) 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP5865777B2 (ja) * 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
JP6069758B2 (ja) * 2012-08-26 2017-02-01 国立大学法人名古屋大学 SiC単結晶の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
KR102131245B1 (ko) * 2013-06-28 2020-08-05 엘지이노텍 주식회사 에피택셜 웨이퍼
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP2014154587A (ja) * 2013-02-05 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP6289952B2 (ja) 2014-03-19 2018-03-07 株式会社東芝 SiCエピタキシャル基板の製造方法、半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015004520T5 (de) * 2014-10-01 2017-06-14 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat
KR102136000B1 (ko) 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
US10626520B2 (en) 2015-07-29 2020-04-21 Showa Denko K.K. Method for producing epitaxial silicon carbide single crystal wafer
JP6579710B2 (ja) 2015-12-24 2019-09-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
DE112017007406T8 (de) * 2017-04-06 2020-02-13 Mitsubishi Electric Corporation SiC-Epitaxiewafer, Verfahren zum Herstellen eines SiC-Epitaxiewafers, SiC-Vorrichtung und Leistungsumwandlungsgerät
WO2020179795A1 (ja) * 2019-03-05 2020-09-10 学校法人関西学院 SiC基板の製造方法及びその製造装置
US20220290324A1 (en) * 2019-08-06 2022-09-15 Kwansei Gakuin Educational Foundation SiC SUBSTRATE PRODUCTION METHOD

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066528B2 (ja) * 1998-07-31 2008-03-26 株式会社デンソー 炭化珪素単結晶の製造方法
JP4185215B2 (ja) * 1999-05-07 2008-11-26 弘之 松波 SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP4872158B2 (ja) * 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法
EP1491662B1 (en) * 2002-03-19 2012-02-22 Central Research Institute of Electric Power Industry METHOD FOR PREPARING SiC CRYSTAL
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP2007131504A (ja) * 2005-11-14 2007-05-31 Shikusuon:Kk SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス

Also Published As

Publication number Publication date
JP2008074664A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4954654B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4954593B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
JP4719314B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4842094B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP6524233B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R151 Written notification of patent or utility model registration

Ref document number: 4954654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350