KR102131245B1 - 에피택셜 웨이퍼 - Google Patents

에피택셜 웨이퍼 Download PDF

Info

Publication number
KR102131245B1
KR102131245B1 KR1020130075376A KR20130075376A KR102131245B1 KR 102131245 B1 KR102131245 B1 KR 102131245B1 KR 1020130075376 A KR1020130075376 A KR 1020130075376A KR 20130075376 A KR20130075376 A KR 20130075376A KR 102131245 B1 KR102131245 B1 KR 102131245B1
Authority
KR
South Korea
Prior art keywords
growth
epitaxial wafer
growth temperature
gas
buffer layer
Prior art date
Application number
KR1020130075376A
Other languages
English (en)
Other versions
KR20150002062A (ko
Inventor
강석민
김지혜
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130075376A priority Critical patent/KR102131245B1/ko
Priority to CN201380071151.XA priority patent/CN104937699B/zh
Priority to US14/648,609 priority patent/US11309389B2/en
Priority to PCT/KR2013/010646 priority patent/WO2014084550A1/ko
Publication of KR20150002062A publication Critical patent/KR20150002062A/ko
Application granted granted Critical
Publication of KR102131245B1 publication Critical patent/KR102131245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼에 관한 것이다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼는 기판; 및 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.

Description

에피택셜 웨이퍼{EPITAXIAL WAFER}
본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 표면 결함 밀도(Surface Defect Density)가 감소된 에피택셜 웨이퍼에 관한 것이다.
에피택셜(epitaxial) 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼(wafer)와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 그 결과, 기판 표면 상에 존재하는 결함은 결과적으로 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미칠 수 있다.
이러한 표면 결함을 줄이기 위하여, 기판 상에 버퍼층(buffer layer)을 형성하고, 버퍼층 위에 활성층(active layer)을 형성하는 방법이 제안된 바 있다(한국공개특허 제2004-7019420호). 그러나, 기판과 활성층 사이에 버퍼층을 형성하더라도 표면 결함 문제를 완전히 해소할 수는 없다.
따라서, 에피택셜 웨이퍼의 표면 결함을 근본적으로 최소화할 수 있는 방안이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시 예에서는 기판; 및 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하인 에피택셜 웨이퍼를 제공할 수 있다.
상기 표면 결함은 용적(droplet), 트라이앵글(triagle defect), 피트(pit), 웨이비 피트(wavy pit), 파티클(particle) 중 어느 하나일 수 있다.
상기 에피택셜 구조체의 내부 결함 밀도는 0.1개/cm2이하일 수 있다.
상기 내부 결함은 기저면 전위 결함일 수 있다.
상기 에피택셜 구조체의 도핑 균일도(표준편차/평균)는 10% 이하일 수 있다.
상기 기판은 실리콘 카바이드계 웨이퍼이고, 오프각이 3˚~10˚일 수 있다.
상기 활성층의 표면 조도는 1㎚ 이하일 수 있다.
상기 활성층의 두께 균일도(표준편차/평균)는 0.5% 이하일 수 있다.
상기 활성층은 상기 버퍼층이 형성된 이후, 어닐링 공정이 진행된 후에 상기 버퍼층 상에 형성될 수 있다.
본 발명의 다른 실시 예에서는 챔버 내에 마련된 기판 상에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 가스, 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서 제1 성장 속도로 제1 성장 두께만큼 버퍼층을 성장시키는 제1 성장 단계; 상기 제1 성장 단계에 연이어, 상기 제1 성장 온도보다 낮거나 높은 온도에서 상기 희석 가스를 주입하는 제2 성장 단계; 및 상기 제2 성장 단계에 연이어, 상기 제1 성장 온도보다 낮은 온도에서 상기 반응 가스를 주입하여, 제2 성장 두께만큼 활성층을 성장시키는 제3 성장 단계를 포함하는 에피택셜 웨이퍼의 제조 방법을 제공할 수 있다.
상기 제2 성장 단계는 상기 제1 성장 단계에 연이어, 제2 성장 온도에서 상기 희석 가스를 주입하는 제2-1 성장 단계; 및 상기 제2-1 성장 단계에 연이어, 상기 제2 성장 온도를 제3 성장 온도로 조절하며 상기 희석 가스를 주입하는 제2-2 성장 단계를 포함할 수 있다.
상기 제3 성장 단계는 상기 제2-2 성장 단계에 연이어, 상기 제3 성장 온도에서 상기 반응 가스를 주입하는 제3-1 성장 단계; 및 상기 제3-1 성장 단계에 연이어, 상기 제3 성장 온도에서 제2 성장 속도로 상기 제2 성장 두께만큼 상기 활성층을 성장시키는 제3-2 성장 단계를 포함할 수 있다.
상기 제2 성장 온도는 상기 제1 성장 온도에 비해 10℃ 내지 300℃ 낮거나 10℃ 내지 300℃ 높고, 상기 제3 성장 온도는 상기 제1 성장 온도에 비해 10℃ 내지 300℃ 낮게 설정될 수 있다.
상기 제3-1 성장 단계에서 주입되는 상기 반응 가스 내 도핑 가스의 양은 0.1㎖/min 내지 0.5㎖/min으로부터 1.5㎖/min 내지 2.5㎖/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.
상기 제1 성장 속도는 1㎛/h 내지 3㎛/h이고, 상기 제2 성장 속도는 20㎛/h 이상으로 설정될 수 있다.
상기 제3 성장 온도는 1500℃ 내지 1700℃로 설정될 수 있다.
상기 기판은 실리콘 카바이드 계열의 웨이퍼이며, 상기 제1 성장 단계에서, C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 0.03% 이하이며, 상기 성장 소스, 상기 도핑 가스, 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(㎖/min)) / {(도핑 가스의 양(㎖/min))*(도핑 가스의 양(㎖/min) + 희석 가스의 양(㎖/min))}에 따른 결과값이 1/4min/㎖ 내지 1/1.5min/㎖를 만족하도록 주입될 수 있다.
본 발명에 따르면, 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다. 특히 표면 결함 밀도가 0.1개/㎠ 이하인 에피택셜 웨이퍼를 제조할 수 있다.
뿐만 아니라, 버퍼층의 형성 이후에 어닐링(annealing) 공정을 진행함으로써, 도핑 가스의 위치를 안정적으로 고정시킬 수 있어, 에피택셜 웨이퍼의 품질이 더욱 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법을 나타낸 흐름도이다.
도 2는 본 발명의 실시 예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
도 3은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
마찬가지로 층, 막, 영역, 판 등의 구성요소가 다른 구성요소의 "위에" 있다고 할 때, 이는 다른 구성요소의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 구성요소가 있는 경우도 포함한다. 반대로 어떤 구성요소가 다른 구성요소의 "바로 위에" 있다고 할 때에는 중간에 다른 구성요소가 없는 것을 뜻한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에서는 제조된 에피택셜 웨이퍼의 표면 결함 밀도(surface defect density)를 최소화할 수 있는 방법을 제공한다.
표면 결함의 종류로는 용적(droplet), triagle defect(또는 triangle defect), 피트(pit), 웨이비 피트(wavy pit), 파티클(particle) 등이 있다.
이러한 표면 결함은 에피텍셜 웨이퍼 전체의 품질을 저하시키는 직접적인 요인이 된다.
에피택셜 웨이퍼의 표면 결함 밀도는 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 가스의 양, C/Si 비율(ratio), Si/H2 비율 등의 변수들에 의해서 달라질 수 있다.
본 발명에서는 이러한 에피택셜 웨이퍼의 표면 결함 밀도를 0.1/㎠ 이하(즉, 1㎠ 당 표면 결함 0.1개 이하)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 온도, 성장 속도(즉, 투입되는 반응 가스의 양), 성장 단계, C/Si 비율을 제어하는 방법을 이용한다.
이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법을 나타낸 흐름도이고, 도 2는 본 발명의 실시 예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
이하, 도 1의 흐름도를 중심으로, 도 2를 참조하여 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법에 대하여 상세히 설명하도록 한다.
도 1을 참조하면, 먼저 반응 챔버 내에 기판을 마련한다(S300). 기판으로서 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 사용될 수 있으며, 이는 일 실시 예에 불과할 뿐, 기판의 소재는 최종적으로 제작하고자 하는 소자나 제품에 따라 다르게 구성 가능함은 물론이다.
아울러, 기판은 오프각이 3˚~10˚일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 기판이 기울어진 각도로 정의할 수 있다.
그리고, 반응 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 가스, 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서, 제1 성장 속도로 버퍼층을 성장시킨다(S310, 제1 성장 단계). 버퍼층은 제1 성장 두께를 가지도록 성장되며, 일 실시 예에서, 제1 성장 두께는 0.5㎛ 내지 1㎛일 수 있다.
한편, 기판으로 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수의 일치가 가능한 물질로서, SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판 상에 형성될 에피택셜 구조체를 N 타입으로 도핑하고자 하는 경우, 도핑 가스로는 질소 가스(N2) 등의 5족 원소 물질이 이용될 수 있다. 여기서 에피택셜 구조체란, 에피택셜 성장에 의하여 성장되는 버퍼층 및 활성층을 통칭하는 것일 수 있다.
물론, 위 예시와 달리, 성장 소스는 에피택셜 구조체의 피적층 대상인 기판의 재질 및 종류에 따라서 달라질 수 있다. 또한 실제 도핑에 관여할 도핑 가스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 달라질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 가스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 가스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
버퍼층 성장 단계(S310, 제1 성장 단계)에서, C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 0.03% 이하이며, 반응 가스의 주입 파라미터를 1.5㎖/min 내지 4.0㎖/min으로 조절한다.
반응 가스의 주입 파라미터는 하기 수학식 1과 같이 정의될 수 있다.
Figure 112013058257184-pat00001
여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수를 나타낸다. 예를 들어, a1=a2=a3=a4=1이고, b1=b2=b3=0일 수 있다. 그리고, 반응 가스의 양, 도핑 가스의 양, 희석 가스의 양은 그 단위가 각각 ㎖/min이다.
즉, 버퍼층 성장 단계(S310, 제1 성장 단계)에서, 반응 가스, 도핑 가스, 및 희석 가스는 수학식 1에 따른 결과값이 1/4min/㎖ 내지 1/1.5min/㎖, 다시 말해, 1.5㎖/min 내지 4.0㎖/min을 만족하도록 주입될 수 있다.
이에 따라, 도핑 농도가 5×1017/㎤ 내지 7×1018/㎤인 버퍼층을 얻을 수 있다.
이후, 제1 성장 단계(S310)에 연속하여, 제1 성장 단계보다 온도 범위를 낮거나 높게 조절하고 반응 챔버 내에 희석 가스(H2)를 주입한다(S320~S330, 제2 성장 단계).
구체적으로, 먼저 제2 성장 온도에서 희석 가스(H2)만을 연이어 주입한다(S320, 제2-1 성장 단계). 이때, 제2 성장 온도는 버퍼층의 성장 온도인 제1 성장 온도보다 낮거나 높게 설정될 수 있다. 일 실시 예에서, 제2 성장 온도는 제1 성장 온도에 비해 10℃ 내지 300℃ 더 낮거나, 10℃ 내지 300℃ 더 높게 설정 가능하다.
제2-1 성장 단계에 연속하여, 반응 챔버 내에 희석 가스(H2)만을 연이어 주입하되, 제2 성장 온도를 제3 성장 온도로 조절한다(S330, 제2-2 성장 단계).
제2 성장 단계를 통해, 격자(lattice) 내에서 도핑 가스의 위치가 안정적으로 고정될 수 있게 됨과 아울러, 침입 형태로 위치하고 있는 도펀트(dopant)가 치환형으로 위치되도록 함으로써, 도펀트로서의 기능을 수행할 수 있도록 한다. 즉, 제2 성장 단계는 어닐링(annealing) 공정을 수행하는 단계로서, 일 실시 예에 따르면 제2 성장 단계가 진행되는 시간은 5min 내지 60min일 수 있다.
한편, 제3 성장 온도는 활성층을 성장시키기 위한 온도로서, 일 실시 예에 따르면 제3 성장 온도는 1500℃ 내지 1700℃일 수 있으며, 이 경우 제1 성장 온도는 제3 성장 온도에 비해 10℃ 내지 300℃ 더 높게 설정될 수 있다. 이때, 상기에서 설명한 바와 같이 제2 성장 온도는 제1 성장 온도에 비해 10℃ 내지 300℃ 더 낮거나 높을 수 있으므로, 제2 및 제3 성장 온도는 동일한 온도일 수 있다. 제2 성장 온도가 제3 성장 온도에 비해 높게 설정된 경우, 제2-2 성장 단계에서는 제3 성장 온도로 온도의 하강이 이루어지게 된다.
이와 같이 조절된 제3 성장 온도에서 반응 가스를 주입한다(S340~S350, 제3 성장 단계).
구체적으로, 먼저 제3 성장 온도에서 반응 가스를 주입하며, 그 양을 점차적으로 증가시킨다(S340, 제3-1 성장 단계).
그리고, 반응 가스를 연이어 주입하며, 제3 성장 온도에서 제2 성장 속도로 활성층의 목표 두께인 제2 성장 두께가 되도록 활성층을 성장시킨다(S350, 제3-2 성장 단계).
이때, 활성층의 성장 속도인 제2 성장 속도는 버퍼층의 성장 속도인 제1 성장 속도보다 더 높게 설정된다. 일 실시 예에서, 제1 성장 속도는 1㎛/h 내지 3㎛/h이고, 제2 성장 속도는 20㎛/h 이상으로 설정될 수 있다. 제1 및 제2 성장 속도는 반응 가스 내 성장 소스의 양에 따라 제어될 수 있다.
이를 위하여, 활성층의 성장 단계(S350, 제3-2 성장 단계) 이전에 성장 소스의 양을 증가시키는 제3-1 성장 단계(S340)가 추가되는 것이다.
제3-1 성장 단계(S340)에서 주입되는 반응 가스 내 성장 소스의 양은, 버퍼층 성장 단계(S310, 제1 성장 단계)에서의 제1 성장 속도를 만족시키는 성장 소스의 양으로부터, 활성층 성장 단계(S350, 제3-2 성장 단계)에서의 제2 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정된다. 이때, 성장 소스의 양은 선형적으로 증가하거나 단계적으로 증가하도록 설정될 수 있다.
또한, 제3-1 성장 단계(S340) 동안 주입되는 반응 가스 내 도핑 가스의 양은, 버퍼층의 도핑 농도를 만족시키는 도핑 가스의 양으로부터, 활성층의 도핑 농도를 만족시키는 도핑 가스의 양까지 증가하도록 설정된다. 일반적으로 버퍼층의 도핑 농도가 활성층의 도핑 농도보다 높지만, 활성층의 성장 속도(제2 성장 속도)가 버퍼층의 성장 속도(제1 성장 속도)보다 훨씬 빠르게 설정되므로, 활성층의 성장 단계(S350, 제3-2 성장 단계)에서 주입되는 성장 소스의 양이 버퍼층의 성장 단계(S310, 제1 성장 단계)에서 주입되는 성장 소스의 양보다 훨씬 많다. 따라서, 제3-1 성장 단계(S340) 동안 주입되는 도핑 가스의 양도 성장 소스의 양과 함께 증가하도록 설정되어야 한다. 제3-1 성장 단계(S340) 동안 주입되는 도핑 가스의 양은, 예를 들면 0.1㎖/min 내지 0.5㎖/min으로부터 1.5㎖/min 내지 2.5㎖/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.
이러한 제3-1 성장 단계(S340)는 성장 속도가 활성층 성장 단계(S350, 제3-2 성장 단계)에서의 조건을 만족시킬 때까지 유지될 수 있다.
활성층은 두께(thickness)의 균일도(표준편차/평균)가 0.005, 즉 0.5% 이하가 되도록 제조될 수 있다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우, 균일한 적층(성장)이 어려울 수 있다. 따라서, 버퍼층 성장 단계(S310, 제1 성장 단계)에서는 높은 성장 온도를 유지함으로써, 성장 소스에 의한 원자간 이동을 활발히 하여, 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 원자들이 기판 상에 고르게 분포 및 성장할 수 있는 시간을 부여하는 것이다. 이와 같은 버퍼층의 성장 단계(S310, 제1 성장 단계)에 의하면, 격자 불일치(lattice mismatch)를 줄일 수 있어 표면 결함이 1㎠ 당 0.1개 이하로 크게 감소하는 효과가 있다. 아울러, 에피택셜 구조체의 기저면 전위 결함(Basal Plane Dislocation, BPD) 등과 같은 내부 결함 또한 1㎠ 당 0.1개 이하로 감소하며, 표면 거칠기를 나타내는 표면 조도가 1㎚ 이하로 감소한다. BPD의 경우, 격자 불일치 등에 의해 야기될 수 있는 결함이므로, 격자 불일치가 감소하는 본 발명의 특징으로 인해 BPD를 크게 감소시킬 수 있다.
또한, 본 발명에서는 어닐링 공정 단계인 제2 성장 단계(S320~S330)를 통해, 도핑 가스가 안정적으로 위치하게 되므로, 에피택셜 웨이퍼의 품질이 더욱 향상되는 효과가 있다.
도 3은 상기와 같은 본 발명의 실시 예에 따라 제조된 에피택셜 웨이퍼의 단면도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120), 및 버퍼층(120) 상에 형성된 활성층(active layer, 130)을 포함한다. 여기서, 에피택셜 성장을 통해 형성되는 버퍼층(120)과 활성층(130)을 통칭하여, 에피택셜 구조체라고 할 수 있다.
기판(110)은 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)일 수 있으며, 이에 따라 에피택셜 구조체도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.
이때, 기판(110)이 실리콘 카바이드(SiC)인 경우, 에피택셜 구조체는 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피택셜 구조체는 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.
아울러, 기판(110)은 오프각이 3˚~10˚일 수 있다. 여기서 오프각이란 (0001)Si면, (000-1)C면을 기준으로 기판(110)이 기울어진 각도로 정의할 수 있다.
버퍼층(120)은 기판(110)과 활성층(130) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 활성층(130)보다 높은 도핑 농도를 가질 수 있다. 예를 들어, 버퍼층(120)의 도핑 농도는 5×1017/㎤내지 7×1018/㎤이고, 활성층(130)의 도핑 농도는 1×1015/cm3 내지 5×1015/cm3 일 수 있다.
전체적으로, 에피택셜 구조체의 도핑 균일도(표준편차/평균)는 0.1, 즉 10% 이하일 수 있다.
활성층(130)은 두께 균일도(표준편차/평균)가 0.005, 즉 0.5% 이하가 되도록 제조될 수 있으며, 표면 결함 밀도는 0.1개/1㎠ 이하이고, 표면 조도는 1㎚ 이하로 제조될 수 있다.
이러한 활성층(130)은 버퍼층(120)이 형성된 이후, 어닐링 공정이 진행된 후에 버퍼층(120) 상에 형성될 수 있다.
한편, 이와 같이 형성된 에피택셜 구조체의 내부 결함 밀도는 0.1개/1㎠ 이하일 수 있다.
이러한 본 발명의 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 에피택셜 웨이퍼 110 : 기판
120 : 버퍼층 130 : 활성층

Claims (9)

  1. 챔버 내에 기판을 마련하는 단계;
    상기 챔버 내에 반응 가스를 주입하여 제 1 성장 온도에서 제 1 성장 속도로 버퍼층을 성장시키는 단계;
    상기 챔버 내에 제 2 성장 온도로 희석 가스를 주입하는 단계;
    상기 제 2 성장 온도에서 제 3 성장 온도로 조절하며, 상기 챔버 내에 희석 가스를 주입하는 단계;
    상기 제 3 성장 온도에서 상기 반응 가스의 양을 점차적으로 증가시키며 주입하는 단계; 및
    상기 제 3 성장 온도에서 상기 제 2 성장 속도로 활성층을 성장시키는 단계를 포함하고,
    상기 제 2 성장 온도는 상기 제 1 성장 온도보다 높거나 낮고,
    상기 제 3 성장 온도는 상기 제 1 성장 온도보다 높고,
    상기 제 2 성장 속도는 상기 제 1 성장 속도보다 높은 에피택셜 웨이퍼 제조방법.
  2. 제1항에 있어서,
    상기 활성층의 표면 결함 밀도는 0.1개/cm2이하인 에피택셜 웨이퍼 제조방법.
  3. 제1항에 있어서,
    상기 기판은 실리콘 카바이드계 웨이퍼이고, 오프각이 3˚~10˚인 에피택셜 웨이퍼 제조방법.
  4. 제1항에 있어서,
    상기 활성층의 표면 조도는 1㎚ 이하인 에피택셜 웨이퍼 제조방법.
  5. 제1항에 있어서,
    상기 활성층의 두께 균일도(표준편차/평균)는 0.5% 이하인 에피택셜 웨이퍼 제조방법.
  6. 제 1항에 있어서,
    상기 버퍼층을 성장시키는 단계에서 상기 반응 가스의 주입 파라미터는 하기 수학식 1로 정의되는 에피택셜 웨이퍼 제조방법.
    [수학식 1]
    Figure 112020004217673-pat00005

    (여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수)
  7. 제 6항에 있어서,
    상기 버퍼층을 성장시키는 단계에서, 반응 가스, 도핑 가스, 및 희석 가스는 수학식 1에 따른 결과값이 1.5㎖/min 내지 4.0㎖/min을 만족하도록 주입되는 에피택셜 웨이퍼 제조방법.
  8. 제 1항에 있어서,
    상기 제 1 성장 속도는 1㎛/h 내지 3㎛/h이고,
    상기 제 2 성장 속도는 20㎛/h 이상인 에피택셜 웨이퍼 제조방법.
  9. 삭제
KR1020130075376A 2012-11-30 2013-06-28 에피택셜 웨이퍼 KR102131245B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130075376A KR102131245B1 (ko) 2013-06-28 2013-06-28 에피택셜 웨이퍼
CN201380071151.XA CN104937699B (zh) 2012-11-30 2013-11-21 外延晶片和使用其的开关元件及发光元件
US14/648,609 US11309389B2 (en) 2012-11-30 2013-11-21 Epitaxial wafer and switch element and light-emitting element using same
PCT/KR2013/010646 WO2014084550A1 (ko) 2012-11-30 2013-11-21 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075376A KR102131245B1 (ko) 2013-06-28 2013-06-28 에피택셜 웨이퍼

Publications (2)

Publication Number Publication Date
KR20150002062A KR20150002062A (ko) 2015-01-07
KR102131245B1 true KR102131245B1 (ko) 2020-08-05

Family

ID=52475576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075376A KR102131245B1 (ko) 2012-11-30 2013-06-28 에피택셜 웨이퍼

Country Status (1)

Country Link
KR (1) KR102131245B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
JP2008074664A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20100119849A1 (en) 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2012051795A (ja) 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984261B1 (ko) * 2002-03-19 2010-09-30 자이단호징 덴료쿠추오켄큐쇼 SiC 결정의 제조 방법 및 SiC 결정
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR101714041B1 (ko) * 2010-07-06 2017-03-08 엘지이노텍 주식회사 발광소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
JP2008074664A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20100119849A1 (en) 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2012051795A (ja) 2011-10-25 2012-03-15 Showa Denko Kk ＳｉＣエピタキシャルウェハ

Also Published As

Publication number Publication date
KR20150002062A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
WO2014125550A1 (ja) ＳｉＣエピタキシャルウエハの製造方法
TW201417149A (zh) 磊晶晶圓
US9418840B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102165614B1 (ko) 에피택셜 웨이퍼
KR102098297B1 (ko) 에피택셜 웨이퍼
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
US9099311B2 (en) Double stepped semiconductor substrate
JP5733258B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102165615B1 (ko) 에피택셜 웨이퍼
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
TW201246288A (en) Method for producing a III/V SI template
KR102119755B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant