JP2009256138A

JP2009256138A - エピタキシャル炭化珪素単結晶基板及びその製造方法

Info

Publication number: JP2009256138A
Application number: JP2008107514A
Authority: JP
Inventors: Takashi Aigo; 崇藍郷; Hiroshi Tsuge; 弘志柘植; Taizo Hoshino; 泰三星野; Noboru Otani; 昇大谷; Tatsuo Fujimoto; 辰雄藤本; Masakazu Katsuno; 正和勝野; Masashi Nakabayashi; 正史中林; Hirokatsu Yashiro; 弘克矢代
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 2008-04-17
Filing date: 2008-04-17
Publication date: 2009-11-05
Anticipated expiration: 2028-04-17
Also published as: JP4987792B2

Abstract

【課題】オフ角度の小さな炭化珪素単結晶基板上に、高品質で欠陥の少ない炭化珪素単結晶薄膜を有するエピタキシャル炭化珪素単結晶基板及びその製造方法を提供する。
【解決手段】オフ角度が4°以下の炭化珪素単結晶基板上に、三角形状の欠陥密度及び表面荒れの小さい炭化珪素単結晶薄膜を有するエピタキシャル炭化珪素単結晶基板、及び、その製造方法で、炭化珪素単結晶薄膜上の三角形状のエピタキシャル欠陥密度が3個/cm²以下、表面荒さのRa値が2.5nm以下であり、その炭化珪素単結晶薄膜は欠陥及び表面荒れを低減する層(欠陥低減層)とデバイスとして動作する層(活性層)を持ち、欠陥低減層をエピタキシャル成長する際の材料ガス中に含まれる、炭素と珪素の原子数比(C/Si比)は0.5以上1.0未満、活性層をエピタキシャル成長する際のC/Si比は1.0以上1.5以下で、各層の成長温度は1600℃以上1650℃以下である。
【選択図】図３

Description

本発明は、エピタキシャル炭化珪素(SiC)単結晶基板及びその製造方法に関するものである。

炭化珪素(SiC)は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてSiC単結晶基板の需要が高まっている。

SiC単結晶基板を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、基板上に熱CVD法(熱化学蒸着法)と呼ばれる方法を用いてSiC薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりするのが一般的であるが、後者の場合には、注入後に高温でのアニ−ルが必要となるため、エピタキシャル成長による薄膜形成が多用されている。

通常、SiC基板上にエピタキシャル成長を行う場合、基板としては(0001)面(Si面)で1°より大きいオフ角度を持つものを用い、所謂ステップフロー成長を実施する。一般的に、エピタキシャル成長には、横形のCVD装置が用いられることが多い。CVD法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。

図1に、成長を行う際の典型的な成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を1×10⁴〜3×10⁴Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、1400℃〜1500℃程度で10〜30分間、水素中あるいは塩化水素を導入した塩化水素中で、基板のエッチングを行う。これは、研磨等に伴う基板表面の変質層を取り除き、清浄な表面を出すためのものである。

その後、温度を成長温度である1500〜1600℃に上げ、材料ガスであるSiH₄とC₃H₈あるいはC₂H₄を導入して成長を開始する。材料ガス中に含まれる、炭素と珪素の原子数比(C/Si比)が1.5〜2.0になるように、SiH₄流量は毎分40〜50cm³、C₃H₈あるいはC₂H₄の流量は毎分10〜30cm³程度にして成長を行う。この時の成長速度は毎時5〜6μmである。この成長速度は、通常利用されるエピタキシャル層の膜厚が10μm程度であるため、生産性を考慮して決定されたものである。

一定時間成長し、所望の膜厚が得られた時点でSiH₄とC₃H₈あるいはC₂H₄の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出す。

上記のような方法でエピタキシャル成長を行う場合、通常、基板のオフ角度は8°程度のものが多用されている。これは、このオフ角度を用いることにより、ステップフロー成長が促進され、エピタキシャル成長層に生じる欠陥あるいは表面荒れが低減されて、良好な表面状態が得られるからである(特許文献1)。

しかし、近年の基板の大口径化に伴い、オフ角度が8°程度であると、バルク単結晶の利用率低下が著しくなり、コスト面での問題が大きくなると言う問題が生じてきている。そこで、4°乃至それ以下と言う従来よりも小さいオフ角度を持つ基板上でのエピタキシャル成長が試みられているが、オフ角度が小さくなると、基板上のステップ密度が減少し、ステップ間のテラスの幅が広くなる。その結果、テラス上での二次元核成長が発生し易くなり、エピタキシャル欠陥密度の増加や、表面荒れの増加等が生じる。

図2(a)、(b)に、上述したようなこれまでの製造方法で基板のオフ角度が4°の場合のエピタキシャル層表面状態を示す。図2(a)では三角形状の欠陥が観察され、図2(b)では欠陥はないが皺状の表面荒れが観察される。特に、図2(a)で示した三角形状の欠陥は、オフ角度が4°以下になった時に見られる特徴的な欠陥であり、これらの表面欠陥あるいは表面荒れを持ったエピタキシャル層上にデバイスを作成した場合、耐圧等のデバイス特性や歩留りが低下することになる。

したがって、今後デバイスへの応用が期待されるSiCエピタキシャル成長基板であるが、基板の大口径化に伴うオフ角度の低下が進むと、そのような基板上のエピタキシャル層では、三角形状の表面欠陥密度や表面荒れが大きくなり、良好なデバイスを作成することが困難である。一方、SiCには、(0001)面(Si面)に対しc軸方向に反転位置関係にある(000-1)面(C面)が存在し、C面を用いると、小さいオフ角度でも上記のようなエピタキシャル欠陥や表面荒れの少ない良好な表面モホロジーが得られることが知られている(非特許文献1)。しかし、C面を用いた場合には、Si面に比べて、エピタキシャル成長層内の残留不純物密度を下げることが難しく、そのため、このようなエピタキシャル成長基板を用いた場合には、デバイスのリーク電流が大きくなる等の別の問題が発生し、実用化の弊害となる。
米国特許4912064号公報 K. Kojima, H. Okumura, S. Kuroda and K. Arai : J. Crystal Growth, 269 (2004) 367-376

本発明は、4°以下という小さいオフ角度を有するSi面基板上のエピタキシャル成長において、表面欠陥密度や表面荒れの少ない高品質エピタキシャル膜を有するSiC単結晶基板、及びその製造方法を提供するものである。

本発明は、エピタキシャル成長を行う際に用いられる材料ガス中に含まれる、炭素と珪素の原子数比(C/Si比)及び成長温度と三角形状のエピタキシャル欠陥、表面荒れとの関係に注目し、欠陥及び表面荒れを低減する層(欠陥低減層)を有したエピタキシャル層を形成することで、上記課題を解決できることを見出し、完成したものである。即ち、本発明は、
(1) 炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、最表面の炭化珪素エピタキシャル層の表面に存在する三角形状欠陥の数が、3個/cm²以下であるエピタキシャル炭化珪素単結晶基板、
(2) 前記炭化珪素エピタキシャル層が、欠陥及び表面荒れを低減する欠陥低減層とデバイスとして動作する活性層とを有してなる（1）に記載のエピタキシャル炭化珪素単結晶基板、
(3) 前記欠陥低減層及び活性層が各々１層以上である(2)に記載のエピタキシャル炭化珪素単結晶基板、
(4) 前記欠陥低減層の厚さが0.1〜0.5μmであることを特徴とする(2)又は(3)に記載のエピタキシャル炭化珪素単結晶基板、
(5) 前記活性層の厚さが10〜20μmであることを特徴とする(2)〜(4)のいずれかに記載のエピタキシャル炭化珪素単結晶基板、
(6) 前記エピタキシャル層の表面粗さRaが2.5nm以下であることを特徴とする(1)〜(5)のいずれかに記載のエピタキシャル炭化珪素単結晶基板、
(7) 前記炭化珪素単結晶基板のオフ角度が4°以下である(1)〜(6)のいずれかに記載のエピタキシャル炭化珪素単結晶基板、
(8) 炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素単結晶基板を製造する方法であって、少なくとも、炭化珪素単結晶基板上に、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0未満として炭化珪素エピタキシャル層を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(9) 炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素単結晶基板を製造する方法であって、炭化珪素単結晶基板上に、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0未満としてエピタキシャル成長した炭化珪素からなる欠陥低減層を形成した後、C/Si比を1.0以上1.5以下としてエピタキシャル成長した炭化珪素からなる活性層を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(10) 前記エピタキシャル成長時の成長温度が、1600℃以上1650℃以下である(8)又は(9)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(11) 前記エピタキシャル成長が、熱化学蒸着法(CVD法)による(8)〜(10)のいずれかに記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(12) 前記炭化珪素単結晶基板のオフ角度が4°以下である(8)〜(11)のいずれかに記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(13) (1)〜(7)のいずれかに記載のエピタキシャル炭化珪素単結晶基板を用いてなる電力制御用デバイス、
である。

本発明によれば、基板のオフ角度が小さいSi面上へのエピタキシャル成長を行った場合でも、三角形状のエピタキシャル欠陥及び表面荒れの少ない高品質なエピタキシャル膜を有するエピタキシャルSiC単結晶基板を提供することが可能である。

また、本発明の製造方法は、三角形状のエピタキシャル欠陥及び表面荒れの少ない高品質なSiCエピタキシャル層をCVD法で成長させることができるため、装置構成が容易で制御性にも優れ、均一性、再現性の高いエピタキシャル膜が得られる。

さらに、本発明のエピタキシャルSiC単結晶基板を用いたデバイスは、三角形状のエピタキシャル欠陥及び表面荒れの少ない高品質エピタキシャル膜上に形成されるため、その特性及び歩留りが向上する。

本発明の具体的な内容について述べる。
まず、SiC単結晶基板上へのエピタキシャル成長について述べる。炭化珪素単結晶基板上に炭化珪素エピタキシャル層を堆積できれば、装置・方法は特に問わないが、本発明で好適にエピタキシャル成長に用いる装置は、横型のCVD装置である。CVD法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。成長シーケンスとしては、SiC基板をセットし、水素あるいは塩化水素中でのエッチングまでは、図1と同様である。

その後、所定の成長温度に上げ、材料ガスであるSiH₄とC₃H₈あるいはC₂H₄を流すが、その時のSiH₄ガスに対するC₃H₈あるいはC₂H₄ガスの流量を従来の方法よりも小さくして成長を行う。従来の方法では、材料ガスにおける炭素原子と珪素原子の比(C/Si比)は1.5〜2.0程度であり、これはステップフロー成長の場合、成長がSi原子の供給に律速されているためであるが、本発明の場合は、最初にC/Si比を0.5以上1.0未満、より好適には0.6〜0.8、さらには0.7程度に下げて、エピタキシャル成長させた炭化珪素からなる欠陥低減層を成長させる。

オフ角度が4°以下の基板の場合、前述のように、基板表面に存在するテラスの幅が大きくなり、表面に到達したSiあるいはC原子がステップに取り込まれるためには、より長い距離を動く必要がある。その結果、テラス上で二次元核を形成し易くなり、エピタキシャル欠陥や表面荒れを引き起こす。しかし、C/Si比が0.5以上1.0未満、より好適には0.6〜0.8、さらには0.7程度と、従来のC/Si比の半分以下として、基板上に存在するC原子の絶対数が減少してくると、テラス上での原子間の相互作用が減少して、二次元核の形成確率が小さくなってくると考えられる。その結果、三角形状欠陥及び表面荒れの少ない高品質エピタキシャル膜が形成されると思われる。

ただ、C/Si比が1.0より小さくなると、所謂site-competition効果で、雰囲気からの不純物の取り込みが多くなり、膜中の残留不純物が増加して膜の品質に影響を与える。この残留不純物の密度が、デバイス特性に影響を与えない程度であれば、単層の膜として使用できる。しかし、デバイス特性に影響を与えるようであれば、欠陥低減層としての効果を保つ範囲で厚さは小さい方が良く、欠陥低減層の厚さは0.1μm〜0.5μmが好ましい。また、欠陥低減層の数は1層に限定されるものではなく、複数層あっても構わない。欠陥低減層を複数にする場合は、0.1μm〜0.5μmの欠陥低減層を成長した後、以下で述べる活性層を1μm程度成長し、再び0.1μm〜0.5μmの欠陥低減層を成長して、その上に活性層を成長するというプロセスを繰り返す。

欠陥低減層を成長後、C/Si比を1.0以上1.5以下、より好適には1.1〜1.3、さらには1.2程度にして、エピタキシャル成長させた炭化珪素からなる活性層を成長する。この活性層の場合も、C/Si比を従来よりも小さくして、欠陥低減層の成長で得られた良好な表面状態を維持しながら成長を行うが、site-competition効果の影響を小さくするように、C/Si比は1.0以上とする。C/Si比の上限を1.5とした理由は、C/Si比が1.5を超えると、らせん成長を誘発し易くなり、表面欠陥が増え、良好なエピ層が成長されないからである。

また、最終的に表面に形成される活性層の厚さは、作成されるデバイスの耐圧等を考慮した場合、10μm〜50μmが好ましい。通常、デバイスの耐圧としては、1kV以上が要求されるが、活性層1μm当たり約100Vの耐圧があるため、上記下限値が決定される。また、上限値の50μmは、これ以上の厚さになると表面荒れを起こし易くなることにより、決められたものである。この上下限値の間で、必要とされるデバイスの耐圧に基づき活性層の厚さは決められるが、生産性等も含めたより好ましい範囲は10〜20μmである。

成長温度に関しては、基板上での原子の運動を促進すると言う観点から、本発明においては、従来の成長温度である1500〜1600℃に対して、1600℃以上1650℃以下、より好適には1625℃とすることが好ましい。成長温度が1650℃を超えると、表面からの原子の再蒸発が生じ易くなり、成長速度の低下あるいは表面荒れ等が発生し易くなるため好ましくない。

このような考察の基、材料ガスである、SiH₄とC₃H₈あるいはC₂H₄の流量に関し、SiH₄流量を毎分40cm³、C₃H₈流量を毎分9cm³、C₂H₄の場合には毎分14cm³とし(C/Si比は0.7)、成長温度を1625℃にして欠陥低減層を成長し、その上にSiH₄流量を毎分40cm³、C₃H₈流量を毎分16cm³、C₂H₄の場合には毎分24cm³とし(C/Si比は1.2)、成長温度を1625℃にして活性層を成長したところ、三角形状のエピタキシャル欠陥は3個/cm²以下になると共に、表面粗さのRa値は2.5nm以下であるようなエピタキシャル層を得ることができた。この時の活性層の成長速度は、毎時6.0μmであった。なお、三角形状のエピタキシャル欠陥及びその個数とは、図2に示すようにエピタキシャル層表面を50倍程度の拡大倍率で顕微鏡観察した場合に肉眼で確認できる三角形状の欠陥とその数のことを意味し、後述するように基板のオフ角度が4°の場合、この三角形状のエピタキシャル欠陥の一辺の長さは150μm程度のものが典型的である。また、表面粗さRaはJIS B0601に準拠するものである。

本発明により、材料ガスのC/Si比を0.5以上1.0未満にして欠陥低減層を、C/Si比を1.0以上1.5以下にして活性層を、それぞれ1600℃以上1650℃以下の成長温度で成長することによって、表面粗さのRa値が2.5nm以下であり、表面に存在する三角形状欠陥の数が3個/cm²以下であるエピタキシャル層を作成することが可能になる。表面粗さのRa値が2.5nm以下である必要性は、通常作成されるMOSトランジスタのゲート酸化膜の厚さが30〜60nm程度であり、酸化膜厚の変動値はその10%以下にしなければならないためである。

また、表面に存在する三角形状欠陥に関しては、欠陥がSiCエピタキシャル層とSiC単結晶基板との界面から発生するものと考えると、SiC単結晶基板のオフ角度が4°でSiCエピタキシャル層の厚さが10μmの時、概略10μm/tan4°=150μmが欠陥の一辺の長さと考えられる。一方、デバイスのチップの大きさは数mm角であるから、1cm²内に作成されるチップは10個程度である。チップ1個内で、電流の制御に必要な電極の占める面積を200〜300μm角程度とすると、三角形状欠陥の大きさとほぼ同等であるから、欠陥が1個存在するとチップ1個が不良になると考えられる。したがって、最低限のチップの歩留りとして70%を考えた場合、1cm²に存在できる三角形状欠陥は3個以下としなければならない。

このようにして成長させたSiCエピタキシャル層を有するエピタキシャルSiC単結晶基板上に好適に形成されるデバイスは、ショットキーバリアダイオード、MOSダイオード、MOSトランジスタ等であり、特に縦型MOSトランジスタ等の電力制御用に用いられるデバイスである。これら電力制御用デバイスは、特に高い耐圧特性が重要であり、耐圧劣化の原因となる表面荒れや欠陥の少ないエピタキシャル層が求められるためである。

(実施例1)
3インチ(76mm)ウェーハ用SiC単結晶インゴットから、約400μmの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨を実施した、4H型のポリタイプを有するSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角度は4°である。

成長の手順としては、横型CVD装置の成長炉に上記で得られた基板をセットし、成長炉内を真空排気した後、水素ガスを毎分150L導入しながら圧力を1.0×10⁴ Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を上げ、1500℃〜1550℃に到達した後、水素雰囲気中で10分間基板のエッチングを行った。エッチング後、温度を1625℃まで上げ、SiH₄流量を毎分40cm³、C₂H₄流量を毎分14cm³にして(C/Si比は0.7)、エピタキシャル成長させた炭化珪素からなる欠陥低減層を5μm成長した。成長面は鏡面であり、顕微鏡の倍率を50倍にして表面の三角形状欠陥の数を求めたところ、三角形状の欠陥密度はウェーハ面内平均で2.5個/cm²であった。また、表面のAFM評価を行った結果、Ra値が2.4nmであった。

表面粗さと三角形状の欠陥密度に関しては所望の結果が得られたが、この成長層の残留不純物密度を評価したところ、1〜2×10¹⁵ cm^-3であった。例えばインバータや整流器のような、通常の電力制御用デバイスは、MOS構造の場合1×10¹⁶ cm^-3程度、SBD構造の場合5×10¹⁵ cm^-3程度のドーピング量が必要であり、残留不純物密度はそれよりも1桁程度は小さくなければならない。従ってこの成長層は、限定されたデバイスに対する最低限の応用条件は満足するものの、site-competitionの影響を多少受けていた。

(実施例2)
基板の準備、オフ角度、及び欠陥低減層の成長までは実施例1と同一であるが、site-competitionの影響を小さくするため、欠陥低減層の厚さを0.5μmとし、その後、成長温度は変えずに、SiH₄流量を毎分40cm³、C₂H₄流量を毎分24cm³にして(C/Si比は1.2)、活性層を10μm成長した。この時の活性層の成長速度は毎時6.0μm程度であった。

エピタキシャル成長後の表面の光学顕微鏡写真（50倍）を図3に示す。成長面は鏡面であり、表面荒れは見られず、三角形状の欠陥密度はウェーハ面内平均で2個/cm²であった。また、表面のAFM評価を行った結果を図4に示す。図4において、横軸は活性層成長時のC/Si比、縦軸は表面のRa値であり、成長温度は1625℃である。図4より、本発明による欠陥低減層と活性層を持つエピタキシャル層の表面では、Ra値が2.2nmであることが分かる。また、活性層の残留不純物密度は1×10¹⁵cm^-3以下であることが好ましいが、本実施例の場合の残留不純物密度は2×10¹⁴cm^-3程度と十分小さく、電力制御用デバイス用エピタキシャル膜の条件を満たしていた。
このようなエピタキシャルSiC単結晶基板を用いてショットキーバリアダイオードを形成した際、ドーピング密度が約1×10¹⁶cm^-3の時、逆方向耐圧は250〜300Vであり、ほぼ理論値に近い値が得られた。

(比較例)
比較例として、実施例１と同様にスライス、粗削り、及び通常研磨を行った、4H型のポリタイプを有する3インチ(76mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は4°である。

成長手順は、水素雰囲気中でのエッチングまでは、実施例１と同様である。エッチング後、温度を1625℃まで上げ、SiH₄流量を毎分40cm³、C₂H₄流量を毎分32cm³にして(C/Si比は1.6)、欠陥低減層は成長させず、活性層のみを10μm成長した。成長後の表面には、図2(a)で示したような三角形状のエピタキシャル欠陥が発生し、顕微鏡の倍率を50倍にして表面の三角形状欠陥の数を求めたところ、その密度は5〜10個/cm²であった。また、図4より、活性層成長時のC/Si比が1.6の時のRa値は、2.7nmと劣化していることが分かる。
このような基板を用いてショットキーバリアダイオードを形成した際、ドーピング密度が約1×10¹⁶cm^-3の時、逆方向耐圧の平均は100V程度と、理論値の半分以下の値しか得られず、またデバイスの歩留りも50%以下であった。

この発明によれば、SiC基板上へのエピタキシャル成長において、基板のオフ角度が4°以下であっても、三角形状の欠陥が少なく表面荒れも小さい、高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。本実施例においては材料ガスとしてSiH₄およびC₂H₄を用いているが、Si源としてトリクロルシラン、C源としてC₃H₈等を用いた場合についても同様に高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板を作成することができる。

従来技術によるSiCエピタキシャル膜の成長シーケンスを示す図。従来技術によって、オフ角度が4°のSiC基板上に成長したエピタキシャル膜の状態を示す光学顕微鏡像。 (a)三角形状欠陥の例 (b) 表面荒れの例本発明の一例によって、オフ角度が4°のSiC基板上に成長したSiCエピタキシャル膜の表面状態を示す光学顕微鏡像。本発明の一例及び従来技術によって、オフ角度が4°のSiC基板上にSiCエピタキシャル膜の活性層を成長したときの、成長時のC/Si比と表面荒さのRa値の関係を示すグラフ。

Claims

炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、最表面の炭化珪素エピタキシャル層の表面に存在する三角形状欠陥の数が、3個/cm²以下であるエピタキシャル炭化珪素単結晶基板。
前記炭化珪素エピタキシャル層が、欠陥及び表面荒れを低減する欠陥低減層とデバイスとして動作する活性層とを有してなる請求項1に記載のエピタキシャル炭化珪素単結晶基板。
前記欠陥低減層及び活性層が各々１層以上である請求項2に記載のエピタキシャル炭化珪素単結晶基板。
前記欠陥低減層の厚さが0.1〜0.5μmであることを特徴とする請求項2又は3に記載のエピタキシャル炭化珪素単結晶基板。
前記活性層の厚さが10〜20μmであることを特徴とする請求項2〜4のいずれかに記載のエピタキシャル炭化珪素単結晶基板。
前記エピタキシャル層の表面粗さRaが2.5nm以下であることを特徴とする請求項1〜5のいずれかに記載のエピタキシャル炭化珪素単結晶基板。
前記炭化珪素単結晶基板のオフ角度が4°以下である請求項1〜6のいずれかに記載のエピタキシャル炭化珪素単結晶基板。
炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素単結晶基板を製造する方法であって、少なくとも、炭化珪素単結晶基板上に、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0未満として炭化珪素エピタキシャル層を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素単結晶基板を製造する方法であって、炭化珪素単結晶基板上に、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.5以上1.0未満としてエピタキシャル成長した炭化珪素からなる欠陥低減層を形成した後、C/Si比を1.0以上1.5以下としてエピタキシャル成長した炭化珪素からなる活性層を形成することを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
前記エピタキシャル成長時の成長温度が、1600℃以上1650℃以下である請求項8又は9に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
前記エピタキシャル成長が、熱化学蒸着法(CVD法)による請求項8〜10に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
前記炭化珪素単結晶基板のオフ角度が4°以下である請求項8〜11のいずれかに記載のエピタキシャル炭化珪素単結晶基板の製造方法。
請求項1〜7のいずれかに記載のエピタキシャル炭化珪素単結晶基板を用いてなる電力制御用デバイス。