KR20130040178A - 단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻은 단결정 ３Ｃ-ＳｉＣ 기판 - Google Patents

단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻은 단결정 ３Ｃ-ＳｉＣ 기판 Download PDF

Info

Publication number
KR20130040178A
KR20130040178A KR1020127025272A KR20127025272A KR20130040178A KR 20130040178 A KR20130040178 A KR 20130040178A KR 1020127025272 A KR1020127025272 A KR 1020127025272A KR 20127025272 A KR20127025272 A KR 20127025272A KR 20130040178 A KR20130040178 A KR 20130040178A
Authority
KR
South Korea
Prior art keywords
single crystal
substrate
sic
growth
rate
Prior art date
Application number
KR1020127025272A
Other languages
English (en)
Other versions
KR101708613B1 (ko
Inventor
히데토시 아사무라
게이스케 가와무라
사토시 오바라
Original Assignee
에어 워터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 워터 가부시키가이샤 filed Critical 에어 워터 가부시키가이샤
Publication of KR20130040178A publication Critical patent/KR20130040178A/ko
Application granted granted Critical
Publication of KR101708613B1 publication Critical patent/KR101708613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

에피택셜 성장 과정에 있어서 발생하는 표면 결함을 대폭 감소시킬 수 있고, 후공정을 간략화하면서 반도체 디바이스로서의 품질을 확보할 수 있는 단결정 3C-SiC 기판의 제조 방법을 제공한다. 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성시키는 단결정 3C-SiC 기판의 제조 방법으로서, 상기 단결정 3C-SiC 층을, 평탄성이 높은 표면과 그 중에 점재하는 표면 피트로 이루어지는 표면 상태가 되도록 형성하는 제 1 성장 단계와, 상기 제1 성장 단계에서 얻은 단결정 3S-SiC 층을, 탈리 율속의 영역에 있어서 표면의 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제 2 성장 단계를 실시한다.

Description

단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻은 단결정 ３Ｃ-ＳｉＣ 기판 {METHOD FOR PRODUCING SINGLE CRYSTAL 3C-SIC SUBSTRATE AND RESULTING SINGLE-CRYSTAL 3C-SIC SUBSTRATE}
본 발명은 표면 결함을 대폭 감소시킬 수 있는 단결정 3C(입방정계)-SiC 기판의 제조 방법 및 이것에 의해서 얻은 단결정 3C-SiC 기판에 관한 것이다.
단결정 SiC(탄화실리콘)는 Si에 비해 열적, 화학적 안정성이 우수하고, 기계적 강도도 강하며, 방사선 조사에 대해서도 손상되기 어렵다고 하는 특성으로부터, 차세대의 반도체 디바이스 재료로서 주목을 모으고 있다. 또한, 단결정 SiC는 GaN과 격자 상수가 가깝기 때문에, GaN을 성장시키기 위한 하지(下地) 기판으로서도 사용할 수 있다.
종래, 단결정 SiC를 얻는 방법으로서, 승화법에 의한 SiC 벌크 기판을 얻는 방법이나, Si 기판이나 SOI 기판 위에 단결정 3C-SiC를 헤테로에피택셜 성장시키는 방법이 실시되고 있다. Si 기판이나 SOI 기판 위에 에피택셜 성장시키는 방법은, Si 기판이나 SOI 기판을 탄화 처리하여 박막의 SiC로 변성시키고, 실란계 가스와 탄화수소 가스를 사용하여 단결정 3C-SiC를 성장시킴으로써, SiC의 비정질화나 다결정화를 억제하는 수법이 고안되어 있다.
단결정 SiC에 결함이 존재하면, 반도체 디바이스로 했을 때의 성능을 저하시키고, GaN 층의 하지 기판으로 한 경우에도 GaN 층의 품질을 저하시키는 원인이 된다. 이로 인해, 결함이 가능한 한 적은 고품질의 단결정 SiC 기판이 요구되고 있다.
일본 공개특허공보 제2003-212694호 일본 공개특허공보 제2004-039766호 일본 공개특허공보 제2006-228763호 일본 공개특허공보 제2007-284298호 일본 공개특허공보 제2009-256138호
나카지마 카즈오(저편), 에피택셜 성장의 메커니즘, 공립출판 주식회사(2002)
그러나, 에피택셜 성장에 의해 단결정 SiC를 성장시킬 때, 에피택셜 성장의 과정에서 단결정 SiC의 표면에 결함이 발생하기 쉽다고 하는 문제가 있다.
도 1은 일반적으로 에피택셜 성장 반응에 있어서, 반응 가스의 유량이나 반응 압력을 동일한 조건으로 했을 때에 성장 속도가 온도에 의존하는 관계를 도시하는 선도(線圖)이다. 또한, 도면에서는, 가로축을 절대 온도의 역수로 하고, 도면의 우측이 저온측, 도면의 좌측이 고온측이다. 또한, 세로축을 에피택셜 성장 속도로 하고 있고, 도면의 하측이 저속측, 도면의 상측이 고속측이다.
이 도면으로부터 알 수 있는 바와 같이, 에피택셜 성장은 유량 및 압력의 조건이 일정하면, 저온 영역에 있어서 온도 상승에 따라 성장 속도가 급격히 빨라지는 표면 반응 율속(律速)의 영역과, 표면 반응 율속의 영역보다도 고온측에서, 온도 상승에 따르는 성장 속도의 증가가 매우 작은(바꿔 말하자면 온도 의존성이 적은) 수송 율속의 영역과, 상기 수송 율속의 영역보다도 고온측에서, 온도 상승에 따라 성장 속도가 급격히 감소되는 탈리 율속의 영역이 존재한다(상기 비특허문헌 1).
상기한 표면 반응 율속의 영역에서는, 화학 반응 속도가 성장 속도를 지배한다. 단결정 3C-SiC를 반응 율속으로 성장시킨 경우에는, 단결정 3C-SiC의 결정성이 나쁘고, 표면 상태도 매우 거칠어져, 현실 문제로서 반도체 디바이스의 제조에 적합한 품질을 얻을 수 없었다. 또한, 탈리 율속의 영역에서는, 원료 분자가 기판 이외의 장소에 부착되어 원료 공급 효율이 저하되거나, 기판 표면에 도달한 원료 분자가 결정화되지 않고 탈리하는 비율이 높아지거나 한다. 이로 인해, 단결정 3C-SiC를 탈리 율속으로 성장시킨 경우에는, 표면 반응 율속의 영역보다도 결정성은 개선되지만, 결정 핵의 일부가 이상 성장하여 표면에 다수의 돌기가 성장해 버리고, 결과적으로 표면 상태가 거칠어져, 역시 반도체 디바이스의 제조에 적합한 품질을 얻을 수 없었다.
따라서, 공급 가스의 유량 조건 및 성막 압력을 일정하게 하고, 성막 온도를 상하로 조정함으로써, 성막의 율속 단계를 임의로 선택하는 것이 가능하다.
또한, 성막 온도 및 성막 압력을 일정하게 하고 공급 가스의 유량을 낮추어 가면, 상기 성막 온도를 높여 가는 경우와 같이, 율속 단계는 반응 율속으로부터 수송 율속으로, 또한 탈리 율속으로 변화되는 것도 알려져 있다(상기 비특허문헌 1). 이것을 이용하여, 성막 온도 및 성막 압력을 일정하게 하고, 공급 가스의 유량을 상하로 조정함으로써, 성막의 율속 단계를 임의로 선택하는 것도 가능하다.
또한, 본 발명자들은 3C-SiC 성장에 있어서, 성막 온도 및 공급 가스의 유량 조건을 일정하게 하고, 성막 압력을 낮추어 가면, 상기 성막 온도를 높여 가는 경우와 같이, 율속 단계는 반응 율속으로부터 수송 율속으로, 또한 탈리 율속으로 변화되는 것을 밝혀내고 있다. 이것을 이용하여, 성막 온도 및 공급 가스의 유량 조건을 일정하게 하고, 성막 압력을 상하로 조정함으로써, 성막의 율속 단계를 임의로 선택하는 것도 가능하다.
한편, 중온역(中溫域)의 수송 율속의 영역에서는, 원료 분자가 확산되는 과정이 지배적이 되어 성장이 진행하고, 반응 속도가 충분히 빠른 한편, 성장 속도의 온도 의존성은 작아진다.
따라서, 반도체 디바이스나 GaN의 하지 기판으로서 단결정 3C-SiC 기판을 제조하는 경우, 에피택셜 성장의 조건으로서는, 지금까지 상기 수송 율속의 영역을 사용하지 않을 수 없었다.
그러나, 상기 수송 율속의 영역에서는, 표면 반응 율속의 영역과 같이 결정성에 기인하여 표면이 거칠어지는 경우는 없으며, 탈리 율속의 영역과 같은 표면돌기도 발생하지 않지만, 표면에 미소한 피트 결함이 다수 형성되어 버리는 문제를 피할 수 없었다.
이와 같이, 에피택셜 성장의 과정에서 단결정 3C-SiC 층의 표면에 미소한 피트 결함이 생기면, 경우에 따라서는 그것을 제거하는 연마 공정과 같은 후공정이 필요해진다. 공정이 증가하면, 그만큼의 비용 상승은 피할 수 없고, 품질에 대한 영향 요인이 증가하게 되어, 품질 안정성이나 제조 수율 등의 면에서도 불리해진다.
상기 각 특허문헌은 복수 단계의 온도로 에피택셜 성장을 시키는 것이 개시되어 있지만, 모두 상기한 바와 같은 에피택셜 성장의 과정에 있어서 발생하는 피트에 관한 언급은 없고, 피트에 의한 표면 결함을 충분히 방지할 수 있는 것이 아니었다.
본 발명은 상기와 같은 사정을 감안하여 이루어진 것으로, 에피택셜 성장 과정에 있어서 발생하는 표면 결함을 대폭 감소시킬 수 있고, 후공정을 간략화하면서 반도체 디바이스로서의 품질을 확보할 수 있는 단결정 3C-SiC 기판의 제조 방법 및 이것에 의해서 얻은 단결정 3C-SiC 기판의 제공을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 단결정 3C-SiC 기판의 제조 방법은, 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성시키는 단결정 3C-SiC 기판의 제조 방법으로서,
상기 단결정 3C-SiC 층을, 평탄성이 높은 표면과 그 중에 점재(點在)하는 표면 피트로 이루어지는 표면 상태가 되도록 형성하는 제1 성장 단계와,
상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층을, 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제2 성장 단계를 실시하는 것을 요지로 한다.
상기 목적을 달성하기 위해, 본 발명의 단결정 3C-SiC 기판은, 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층이 형성된 단결정 3C-SiC 기판으로서, 단결정 3C-SiC 층의 표면에 존재하는 표면 피트에 의한 결함의 수가, 에피택셜 성장 직후 상태에서 8×106개/㎠ 이하인 것을 요지로 한다.
즉, 본 발명의 단결정 3C-SiC 기판의 제조 방법은, 상기 단결정 3C-SiC 층을, 평탄성이 높은 표면 중에 표면 피트가 형성된 표면 상태가 되도록 에피택셜 성장시키는 제1 성장 단계와, 상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층을, 표면의 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제2 성장 단계를 실시한다. 이와 같이, 제1 성장 단계에서는 표면 피트가 형성되지만, 표면 피트 이외의 부분은 평탄성을 확보한 표면 성상의 단결정 3C-SiC 층을 형성하고, 제2 성장 단계에서는, 표면의 평탄성을 유지하면서 상기 표면 피트를 메워 표면 피트를 감소시켜서 표면이 평탄한 단결정 3C-SiC 층을 형성한다. 이와 같이 함으로써, 에피택셜 성장의 과정에서 단결정 3C-SiC 층의 표면에 발생하는 표면 피트에 의한 결함이 적어지기 때문에, 후공정을 간략화하고, 그 만큼 코스트 다운을 도모하여, 품질에 대한 영향 요인을 감소시켜 품질 안정성이나 제조 수율 등의 면에서도 유리해지고, 반도체 디바이스 등의 용도로서 품질을 확보할 수 있다.
또한, 본 발명의 단결정 3C-SiC 기판은, 단결정 3C-SiC 층의 표면에 존재하는 표면 피트에 의한 결함의 수가, 에피택셜 성장 직후의 상태에서 8×106개/㎠ 이하이다. 이로 인해, 에피택셜 성장의 과정에서 단결정 3C-SiC 층의 표면에 발생하는 표면 피트에 의한 결함이 적기 때문에, 후공정을 간략화하고, 그 만큼 코스트 다운을 도모하여, 품질에 대한 영향 요인을 감소시켜 품질 안정성이나 제조 수율 등의 면에서도 유리해지고, 반도체 디바이스 등의 용도로서 품질을 확보할 수 있다.
본 발명에 있어서, 상기 제1 성장 단계는 수송 율속의 영역에서 에피택셜 성장시키고,
상기 제2 성장 단계는 탈리 율속의 영역에서 에피택셜 성장시키는 경우에는,
수송 율속의 영역에서는, 결함 원인이 되는 결정 핵의 이상 성장을 억제하여, 평탄면 중에 표면 피트가 산재한 표면 성상에서 결정성이 양호한 단결정 3C-SiC 층을 높은 성장 속도로 안정적으로 얻을 수 있다. 그리고, 탈리 율속에서는, 종래와 같이 돌기가 성장하는 대신에, 수송 율속의 성장으로 형성된 표면 피트가 메워지도록 단결정 3C-SiC가 성장하는 동시에, 평탄면의 평탄성도 유지된다. 이와 같이, 표면 피트를 메우면서 평탄성을 유지하여 성장할 수 있어, 표면 피트를 대폭 감소시켜 평탄성이 양호한 단결정 3C-SiC 층을 얻을 수 있다.
본 발명에 있어서, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 원료 가스 유량의 인하, 성막 압력의 인하, 기판 온도의 인상 중 적어도 어느 하나에 의해 실시하는 경우에는,
상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 원료 가스 유량의 인하에 의해 실시함으로써, 설정 변경에 비교적 시간이 걸리는 압력이나 온도를 변화시키지 않고, 유량의 인하만으로 신속하게 전환할 수 있다.
상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 성막 압력의 인하에 의해 실시함으로써, 설정 변경에 비교적 시간이 걸리는 온도를 변화시키지 않고, 압력의 인하만으로 전환을 실시할 수 있다. 또한, 원료 가스의 유량을 변화시키지 않기 때문에, 에피택셜 성장을 실시하는 분위기가 보다 안정되고, 단결정 3C-SiC 층의 성장이 안정적으로 이루어진다.
상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 기판 온도의 인상에 의해 실시함으로써, 원료 가스의 유량을 변화시키지 않기 때문에, 에피택셜 성장을 실시하는 분위기가 보다 안정되어, 단결정 3C-SiC 층의 성장이 안정적으로 이루어진다.
본 발명에 있어서, 적어도 표층 부분이 Si를 함유하는 반도체 결정으로 이루어지는 베이스 기판을 사용하는 경우에는,
적어도 표층 부분이 Si를 함유하는 반도체 결정으로 이루어지는 베이스 기판에 대해, 결정성이 양호하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 형성하여, 반도체 디바이스로서의 품질을 확보한 단결정 3C-SiC 기판을 저렴하게 제조할 수 있다.
본 발명에 있어서, 적어도 표층 부분이 Si로 이루어지는 베이스 기판을 사용하고, 상기 베이스 기판의 표층부의 Si를 탄화 처리하여 SiC 층으로 변성시키고, 상기 SiC 층을 시드층으로 하고, 상기 제1 성장 단계 및 제2 성장 단계의 에피택셜 성장을 실시하는 경우에는,
적어도 표층 부분이 Si로 이루어지는 베이스 기판에 대해, 결정성이 양호하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 형성하여, 반도체 디바이스로서의 품질을 확보한 단결정 3C-SiC 기판을 저렴하게 제조할 수 있다.
본 발명에 있어서, 상기 제1 성장 단계에서 형성되는 단결정 3C-SiC 층의 두께가 500nm 이상이며, 상기 제2 성장 단계에서 형성되는 단결정 3C-SiC 층의 두께가 500nm 이상인 경우에는,
제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께가 500nm 미만이면, 평탄면 중에 산재하도록 형성되는 표면 피트의 부분에 있어서, 충분히 3C-SiC가 형성되지 않고 베이스 기판이 노출되는 상태가 되고, 그 후의 제2 성장 단계를 거쳐도 3C-SiC로 표면 피트를 메울 수 없게 된다. 따라서, 상기 제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 500nm 이상으로 함으로써, 그 후의 제2 성장 단계에서 표면 피트를 메워 결함을 소실시켜, 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻게 된다.
제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께가 500nm 미만이면, 제1 성장 단계에서 평탄면 중에 산재하도록 형성된 표면 피트를 제2 성장 단계에서 충분히 메울 수 없게 된다. 따라서, 상기 제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 500nm 이상으로 함으로써, 제1 성장 단계에서 형성된 표면 피트를 메워 결함을 소실시켜, 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻게 된다.
본 발명에 있어서, 상기 제1 성장 단계에서 형성되는 단결정 3C-SiC 층의 두께가 900 내지 2900nm이며,
상기 제2 성장 단계에서 형성되는 단결정 3C-SiC 층의 두께가 700 내지 3700nm인 경우에는,
제1 성장 단계에 있어서, 충분한 평탄면 중에, 제2 성장 단계에서 소실시킬 수 있는 표면 피트가 산재하도록 단결정 3C-SiC 층을 형성할 수 있고, 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어진다.
제2 성장 단계에 있어서, 제1 성장 단계에서 형성된 표면 피트를 메워 결함을 소실시켜, 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어진다.
본 발명에 있어서, 상기 베이스 기판 위에, 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성할 때의 원료 가스의 주성분이 모노메틸실란인 경우에는,
모노메틸실란은 폭발 등의 위험성이 적은 가스이며, 성막 중에 가스 공급 밸브의 조작, 배기 밸브의 조작, 또는 히터 출력의 조작을 실시할 때에도 위험성이 적은 점에서 매우 우수하다.
본 발명에 있어서, 상기 제1 성장 단계에 있어서, 기판 온도가 970℃ 이상 1120℃ 이하, 상기 원료 가스 중에 포함시키는 웨이퍼 1장당의 모노메틸실란의 유량이 1.0sccm 이상 30.0sccm 이하, 성막 압력이 9×10-6Torr 초과 4×10-1Torr 이하이며,
상기 제2 성장 단계에 있어서, 상기 원료 가스 중에 포함시키는 웨이퍼 1장당 모노메틸실란의 유량이 6.0sccm 이하, 기판 온도가 1100℃ 이상 베이스 기판의 융점 미만, 성막 압력이 1×10-7Torr 이상, 6×10-5Torr 이하인 경우에는,
에피택셜 성장의 성장 효율을 확보하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 생산성 양호하게 제조할 수 있다. 또한, 제1 성장 단계에 있어서의 성막 압력을 상기한 바와 같이 4×10-1Torr 이하로 함으로써, 성장실을 가열하는 저항형 히터의 방전 열화를 억제할 수 있다.
본 발명에 있어서, 상기 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성할 때에 공급하는 원료 가스가 모노메틸실란 뿐이며,
상기 제1 성장 단계에 있어서, 기판 온도가 990℃ 이상 1100℃ 이하, 웨이퍼 1장당의 모노메틸실란의 유량이 2.0sccm 이상 10.0sccm 이하, 성막 압력이 3×10-5Torr 이상 1×10-1Torr 이하이며,
상기 제2 성장 단계에 있어서, 웨이퍼 1장당의 모노메틸실란의 유량이 3.0sccm 이하인 경우에는,
에피택셜 성장의 성장 효율을 확보하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 생산성 양호하게 제조할 수 있다.
본 발명에 있어서, 상기 제1 성장 단계에 있어서, 성막 압력이 1×10-4Torr이하이며,
상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 원료 가스 유량의 인하, 기판 온도의 인상 중 적어도 어느 하나에 의해 실시하는 경우에는,
에피택셜 성장의 성장 효율을 확보하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 생산성 양호하게 제조할 수 있다.
본 발명에 있어서, 상기 제1 성장 단계에 있어서, 성막 압력이 1×10-1Torr 이상이며,
상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 적어도 성막 압력의 인하에 의해 실시하는 경우에는,
에피택셜 성장의 성장 효율을 확보하고, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 생산성 양호하게 제조할 수 있다.
본 발명에 있어서, 베이스 기판 위에 에피택셜 성장에 의해 형성된 단결정 3C-SiC 층의 주면방위(主面方位)가 (111)인 경우에는,
주면방위가 (111)면에서 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층을 얻을 수 있고, 반도체 디바이스로서의 품질을 확보한 단결정 3C-SiC 기판을 저렴하게 제조할 수 있다.
여기에서, 본 발명 및 그 설명에 있어서, 「수송 율속」 「탈리 율속」 「반응 율속」은, 각각 다음과 같이 정의한다.
수송 율속: 원료 가스, 분위기, 유량, 압력의 조건을 동일하게 한 에피택셜 성장에 있어서 얻어지는 최대 성막 속도의 90% 이상의 성막 속도가 얻어지는 기판 온도 영역.
탈리 율속: 원료 가스, 분위기, 유량, 압력의 조건을 동일하게 한 에피택셜 성장에 있어서 얻어지는 최대 성막 속도의 90% 미만의 성막 속도가 얻어지는 기판 온도 영역 중, 수송 율속보다도 고온측의 기판 온도 영역.
반응 율속: 원료 가스, 분위기, 유량, 압력의 조건을 동일하게 한 에피택셜 성장에 있어서 얻어지는 최대 성막 속도의 90% 미만의 성막 속도가 얻어지는 기판 온도 영역 중, 수송 율속보다도 저온측의 기판 온도 영역.
도 1은 에피택셜 성장 반응에 있어서의 성장 속도의 온도 의존 관계를 도시하는 선도이다.
도 2는 본 발명의 단결정 3C-SiC 기판의 제조 방법을 도시하는 공정도이다.
도 3은 베이스 기판의 조정 공정의 일례를 설명하는 도면이다.
도 4는 실시예 1의 표면, 단면 SEM 사진.
도 5는 실시예 2의 표면, 단면 SEM 사진.
도 6은 실시예 3의 표면, 단면 SEM 사진.
도 7은 실시예 4의 표면, 단면 SEM 사진.
도 8은 실시예 5의 표면, 단면 SEM 사진.
도 9는 실시예 6의 표면, 단면 SEM 사진.
도 10은 실시예 7의 표면, 단면 SEM 사진.
도 11은 비교예 8의 표면, 단면 SEM 사진.
도 12는 비교예 9의 표면, 단면 SEM 사진.
도 13은 비교예 10의 표면, 단면 SEM 사진.
도 14는 비교예 11의 표면, 단면 SEM 사진.
도 15는 비교예 12의 표면, 단면 SEM 사진.
도 16은 비교예 13의 표면, 단면 SEM 사진.
도 17은 비교예 14의 표면, 단면 SEM 사진.
도 18은 비교예 15의 표면, 단면 SEM 사진.
도 19는 비교예 16의 표면, 단면 SEM 사진.
도 20은 실시예 17의 표면, 단면 SEM 사진.
도 21은 실시예 18의 표면, 단면 SEM 사진.
도 22는 실시예 19의 표면, 단면 SEM 사진.
도 23은 원료 가스 유량에 대한 처리 챔버 압력의 변화를 도시하는 교정 곡선이다.
다음에, 본 발명을 실시하기 위한 형태를 설명한다.
도 2는 본 발명의 단결정 3C-SiC 기판의 제조 방법의 일 실시형태를 도시하는 공정도이다.
본 발명의 방법은, 우선, 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성하기 위한 베이스가 되는 베이스 기판을 조정하고, 상기 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성시키는 단결정 3C-SiC 기판의 제조 방법이다.
그리고, 상기 에피택셜 성장은 단결정 3C-SiC 층을, 평탄성이 높은 표면과 그 중에 점재하는 표면 피트로 이루어지는 표면 상태가 되도록 에피택셜 성장시키는 제1 성장 단계와,
상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층을, 표면의 상기 표면 피트를 메우도록 다시 에피택셜 성장시키는 제2 성장 단계를 실시한다.
베이스 기판으로서는, 에피택셜 성장에 의해 3C-SiC 층을 형성시킬 수 있는 것이면 특별히 한정하는 것이 아니며, 각종의 것을 사용할 수 있다. 본 발명에 있어서는, 베이스 기판으로서, 단결정 Si 기판, SOI 기판을 사용한 경우에, 특히 큰 효과를 얻을 수 있다. 또한, 베이스 기판으로서 MgO 기판, 승화법에 의한 육방정 SiC 벌크 기판, BP 기판, 사파이어 기판, 3C-SiC 자립 기판, GaN 기판, GaAs 기판, AlN 기판, InN 기판, SiGe 기판, SiGe on Insulator 기판 등을 사용한 경우에도, 본 발명의 효과를 얻을 수 있다.
베이스 기판의 조정 공정시, 후술의 변성 공정, 어닐링 공정, 에피택셜 공정 전에는, 필요에 따라, 예를 들면 베이스 기판에 대해 암모니아과수 세정, 염산과수 세정, 황산과수 세정, 희석 HF 세정, 초음파 아세톤 세정, 초음파 메탄올 세정 등의 공지의 세정을 적절히 조합하여 실시하여, 기판 표면을 청정화한다. 또한, 표층 부분에, Si를 함유하는 베이스 기판에 관해서는, 표면 산화막을 제거한다. 베이스 기판으로서 MgO 기판, 사파이어 기판, BP 기판, GaN 기판, GaAs 기판, AlN 기판, InN 기판 등을 사용하는 경우에는, 통상적으로는 상기와 같은 세정 공정은 필요하지 않지만, 필요에 따라 실시해도 좋다.
베이스 기판으로서, 승화법에 의한 육방정 SiC 벌크 기판이나 3C-SiC 자립 기판을 사용하는 경우, 베이스 기판의 조정 공정에 있어서는, 예를 들면, 베이스 기판을 에피택셜 성장로 내에 있어서 기판 온도 1000℃ 이상, 압력 1Torr 미만의 진공 분위기에서 10분 정도 어닐링한다. 또는, 예를 들면, 기판 온도 1000℃ 이상, 상압 또는 감압하의 수소 분위기 중에서 10분 정도 어닐링한다. 이것에 의해, 베이스 기판의 조정 공정은 완료하고, 계속해서 에피택셜 성장로 내에 있어서 제1 성막 공정이 실시된다.
베이스 기판으로서 MgO 기판, 사파이어 기판, BP 기판, GaN 기판, GaAs 기판, AlN 기판, InN 기판 등을 사용하는 경우, 베이스 기판의 조정 공정에 있어서는, 예를 들면, 우선, 베이스 기판을 에피택셜 성장로 내에 있어서 기판 온도 1000℃ 이상, 압력 1Torr 미만의 진공 분위기에서 10분 정도 어닐링한다. 또는, 예를 들면, 기판 온도 1100℃ 이상, 상압 또는 감압하의 수소 분위기 중에서 10분 정도 어닐링한다. 여기에서, 베이스 기판의 조정 공정을 종료하고, 계속해서 에피택셜 성장로 내에 있어서 제1 성막 공정을 실시해도 좋다. 또는, 예를 들면 계속해서, 기판 온도 700℃ 이상, 베이스 기판 융점 미만, 상압 또는 감압하에서 실란계 가스 분위기, 또는 실란계 가스와 수소의 혼합 분위기 중에서, 베이스 기판 표면에 6 내지 40nm 두께 정도의 단결정 실리콘 층을 성장시킨다. 계속해서, 후술의 SOI 기판을 사용한 경우와 같은 공정에 의해, 기판 표면에 형성한 단결정 실리콘 층을, 단결정 3C-SiC 층으로 변성시킨다. 여기에서 베이스 기판의 조정 공정을 종료하고, 계속해서 에피택셜 성장로 내에 있어서 제1 성막 공정을 실시한다.
예를 들면, 상기 베이스 기판으로서, Si 기판, SOI 기판, SiGe 기판, SiGe on Insulator 기판 등의 적어도 표층 부분이 Si로 이루어지거나, 또는 Si를 주성분으로 하는 반도체 기판을 사용하는 경우, 상기 베이스 기판의 표층부의 Si 또는 Si를 주성분으로 하는 반도체 결정을 탄화 처리하여 3C-SiC 층으로 변성시키고, 상기 3C-SiC 층을 시드층으로 하여, 상기 제1 성장 단계 및 제2 성장 단계의 에피택셜 성장을 실시하도록 할 수 있다. 이와 같이 함으로써, 적어도 표층 부분이 Si로 이루어지는 베이스 기판에 대해, 결정성이 양호하며, 표면 결함을 대폭 감소시킨 단결정 3C-SiC 층을 형성하여, 반도체 디바이스로서의 품질을 확보한 단결정 3C-SiC 기판을 저렴하게 제조할 수 있다.
보다 구체적으로는, 적어도 표층 부분이 Si로 이루어지는 베이스 기판으로서 Si 기판 또는 SOI 기판을 사용할 수 있다.
도 3은 베이스 기판으로서 SOI 기판을 사용했을 때의 베이스 기판의 조정 공정에 관해서 설명하는 도면이다.
우선, 소정 두께의 표면 Si층(3)과 매립 절연층(4)을 갖는 SOI 기판(1)을 준비한다. 이어서, 목표로 하는 기판 구조에 따라, 상기 SOI 기판(1)의 표면 Si층(3)의 두께를 6nm 이상의 소정 두께까지 박막화한다. 또한, 이 박막화 공정은 실시하지 않아도 좋다. 다음에, 상기 SOI 기판(1)을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 단결정 3C-SiC 층(5)으로 변성시킨다. 그리고, 상기 단결정 3C-SiC 층(5)을 시드층(5)으로 하여, 에피택셜 성장 공정을 실시한다.
상기 SOI 기판(1)은 Si 모재(母材)(2)의 표면 근방에, 매립 절연층(4)으로서 소정 두께의 SiO2층이 형성되고, 표면에 소정 두께의 표면 Si층(3)이 형성된 것이다. 상기 매립 절연층(4)의 두께는, 약 1 내지 200nm 정도의 두께가 되도록 설정되어 있다.
이어서, 목표로 하는 기판 구조에 따라, 상기 SOI 기판(1)의 표면 Si층(3)의 두께를 6nm 이상의 소정의 막 두께까지 박막화한다. 이 박막화는, 예를 들면, SOI 기판(1)을 산화 분위기로 가열 처리함으로써, 매립 절연층(4)과의 계면 근방에 원하는 두께의 Si층을 잔존시키도록, 표면 Si층(3)의 표면으로부터 소정 깊이를 산화시킨 후, 표면에 생성된 산화물층을 불화수소산 등으로 에칭하여 제거함으로써 실시된다. 또한, 이 박막화 공정은 실시하지 않아도 좋다.
이 때, 박막화한 표면 Si층(3)의 두께는, 6nm 이상으로 하는 것이 바람직하다. 이것은, 2인치 구경 이상의 베이스 기판 전면에 걸쳐 상기 박막화한 표면 Si층(3)의 두께를 6nm 미만으로 하는 것이 현실적으로 곤란하며, 기판의 일부에서 표면 Si층(3)의 결손을 초래하는 경우가 많기 때문이다.
이어서, SOI 기판(1)을, 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 단결정 3C-SiC 층(5)으로 변성시킨다.
상기 변성 공정은, 예를 들면, 분위기 제어가 가능한 가열로에 있어서, 가열로 내에 도입되는 분위기 가스(수소 가스 및 탄화수소 가스)를 전환하면서 온도 조절함으로써 실시할 수 있다.
상기한 바와 같은 장치에 의해, 상기 SOI 기판(1)을 가열로 내에 설치하고, 상기 가열로 내에 수소 가스와 탄화수소계 가스의 혼합 가스를 공급하면서, 가열로 내의 분위기 온도를 상승시키고, 상기 SOI 기판(1)의 표면 Si층(3)을 단결정 3C-SiC 층(5)으로 변성시키는 것이 실시된다.
구체적으로는, 상기 SOI 기판(1)을 가열로 내에 설치하고, 가열로 내에 수소 가스에 대해 탄화수소계 가스를 1체적%의 비율로 혼합한 혼합 가스를 공급한다. 또한, 이 혼합 가스의 공급과 동일하게 하여, 가열로 내의 분위기 온도를 1100 내지 1405℃로 가열한다. 보다 바람직하게는 1150 내지 1300℃로 가열한다. 이 가열에 의해, SOI 기판(1)의 표면 Si층(3)을 단결정 3C-SiC 층(5)으로 변성시킨다.
여기에서, 상기 수소 가스는 캐리어 가스이며, 탄화수소 가스로서는 예를 들면 프로판 가스를 사용할 수 있다. 예를 들면, 수소 가스의 봄베로부터의 공급량이 1000cc/분이면, 탄화수소 가스의 봄베로부터의 공급량을 10cc/분으로 한다.
상기 변성 공정에 의해 형성되는 단결정 3C-SiC 층(5)의 두께는, 동층의 결손결함의 저감 및 3차원 성장에 의한 결정성의 열화를 억제하기 위해서, 3 내지 20nm 정도로 설정하는 것이 바람직하며, 보다 바람직한 것은, 4 내지 10nm이며, 더욱 바람직한 것은 5 내지 7nm 정도이다.
변성된 단결정 3C-SiC 층(5)의 두께가, 20nm를 초과하면, 단결정 3C-SiC 층(5)의 상부가 국소적으로 핵 성장을 일으켜 입괴(粒塊)가 형성되고, 표면 상태가 거칠어 바람직하지 못한 상태가 된다. 따라서, 상기 표면 거칠음의 영향에 의해, 변성 처리 후의 에피택셜 성장에 의한 단결정 3C-SiC막의 품질이 열화되는 것을 방지하기 위해서, 단결정 3C-SiC 층(5)의 두께는, 20nm 이하로 설정하는 것이 필수가 되고, 보다 바람직한 것은 10nm 이하이며, 더욱 바람직한 것은 7nm 이하이다.
한편, 변성된 단결정 3C-SiC 층(5)의 두께를 3nm로 설정하면, 변성 처리 후의 단결정 SiC 층(5)의 에피택셜 성장의 초기에 단결정 3C-SiC 층(5)을 승화시켜 바람직하지 못한 상황이 된다. 따라서, 상기 승화의 영향에 의해, 변성 처리 후의 에피택셜 성장에 의한 단결정 3C-SiC막의 품질이 열화되는 것을 방지하기 위해, 단결정 3C-SiC 층(5)의 두께는, 3nm 이상으로 설정하는 것이 필수적이고, 보다 바람직한 것은 4nm 이상이며, 더욱 바람직한 것은 5nm 이상이다.
상기 탄화 처리를 실시한 SOI 기판(1)에 대해, 상기 단결정 3C-SiC 층(5)을 시드층으로 하여 에피택셜 성장시킴으로써, 상기 시드층 위에 단결정 3C-SiC 층을 성장시킨다.
또한, 베이스 기판으로서 SOI 기판이 아니고 Si 기판을 사용하고, 상기한 바와 같은 탄화 처리를 실시함으로써, 그 표층부에 시드층이 되는 단결정 3C-SiC 층을 형성하고, 상기 시드층 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 성장시키도록 할 수도 있다.
상기 에피택셜 성장 공정은, 예를 들면, 단결정 3C-SiC 층(5)이 형성된 베이스 기판을 처리 챔버 내에 배치하고, 상기 처리 챔버 내에 모노메틸실란 가스를 포함하는 원료 가스를 소정의 유량(예를 들면 약 1sccm 정도)의 가스 유량으로 공급하면서, 소정의 성장 온도로 처리함으로써, 상기 단결정 3C-SiC 층(5)을 시드층으로 하여 단결정 3C-SiC를 에피택셜 성장시킨다. 또한, 실란 가스 및 프로판 등의 원료 가스를 공급한 경우, 또는 추가로 수소 등을 캐리어 가스로서 가한 경우에도 완전히 마찬가지로 본 발명의 효과를 얻을 수 있다.
이 때, 본 발명에서는, 상기 에피택셜 성장을, 성장하는 단결정 3C-SiC 층이, 평탄성이 높은 표면과 그 중에 점재하는 표면 피트로 이루어지는 표면 상태가 되도록 에피택셜 성장시키는 제1 성장 단계와, 상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층에 있어서의 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제2 성장 단계를 실시한다.
여기에서, 상기 평탄성이 높은 표면이란, 에피택셜 성장에서 얻어지는 단결정 3C-SiC 층의 표면 중 표면 피트를 제외하는 매끄러운 표면이며, 기판 표면의 최소이승 평면에 대해 10°이하의 완만한 경사에 의해 구성되는 굴곡을 포함해도 좋다는 취지이다. 상기 최소이승 평면은 단결정 3C-SiC 표면을 AFM(atomic force microscope) 측정하고, 얻은 면의 형상 데이터를 최소이승 피팅하여 얻어지는 기준 평면으로 한다. AFM 측정은 1 내지 50㎛ 각의 범위에서 실시하는 것으로 한다.
상기 제1 성장 단계에 의해, 시드층(5) 위에 제1 단결정 3C-SiC 층(6)을 형성하고, 상기 제2 성장 단계에서 추가로 제2 단결정 3C-SiC 층(7)을 형성한다.
구체적으로는, 상기 제1 성장 단계는 에피택셜 성장에 있어서의 수송 율속의 영역에서 에피택셜 성장시키고, 상기 제2 성장 단계는 에피택셜 성장에 있어서의 탈리 율속의 영역에서 에피택셜 성장시킨다.
보다 상세하게 설명하면, 도 1에서 설명한 바와 같이, 일반적으로 에피택셜 성장 반응에 있어서, 반응 가스의 유량이나 반응 압력을 동일한 조건으로 했을 때에, 성장 속도는 온도에 의존하는 관계를 나타낸다.
즉, 에피택셜 성장은 유량 및 압력의 조건이 일정하면, 저온 영역에 있어서 온도 상승에 따라 성장 속도가 급격히 빨라지는 표면 반응 율속의 영역과, 표면 반응 율속의 영역보다도 고온측에서, 온도 상승에 따르는 성장 속도의 증가가 매우 작은(바꿔 말하자면 온도 의존성이 적은) 수송 율속의 영역과, 상기 수송 율속의 영역보다도 고온측에서, 온도 상승에 따라 성장 속도가 급격히 감소되는 탈리 율속의 영역이 존재한다.
상기한 표면 반응 율속의 영역에서는, 화학 반응 속도가 성장 속도를 지배한다. 단결정 3C-SiC를 반응 율속으로 성장시킨 경우에는, 단결정 3C-SiC의 결정성이 나쁘고, 표면 상태도 매우 거칠어져 현실 문제로서 반도체 디바이스의 제조에 적합한 품질을 얻을 수 없었다. 또한, 탈리 율속의 영역에서는, 원료 분자가 기판 이외의 장소에 부착되어 원료 공급 효율이 저하되거나, 기판 표면에 도달한 원료 분자가 결정화되지 않고 탈리되는 비율이 높아지거나 한다. 이로 인해, 단결정 3C-SiC를 탈리 율속으로 성장시킨 경우에는, 표면 반응 율속의 영역보다도 결정성은 개선되지만, 결정 핵의 일부가 이상 성장하여 표면에 다수의 돌기가 성장해 버려, 결과적으로 표면 상태가 거칠어지고, 역시 반도체 디바이스의 제조에 적합한 품질을 얻을 수 없었다.
따라서, 상기한 바와 같이, 종래는, 반도체 디바이스나 GaN의 하지 기판으로서 단결정 3C-SiC 기판을 제조하는 경우, 에피택셜 성장의 조건으로서는, 상기 수송 율속의 영역만을 사용하지 않을 수 없었다.
그런데, 상기 수송 율속의 영역에서는, 표면 반응 율속의 영역과 같이 결정성에 기인하는 표면 거칠음이 발생하는 경우는 없고, 탈리 율속의 영역과 같은 표면 돌기도 발생하지 않지만, 표면에 미소한 표면 피트가 다수 형성되어 버려, 표면 피트에 의한 표면 결함을 피할 수 없었다.
본 발명자들은 종래 실시되고 있던 단순히 저온에서 고온으로 단계적으로 기판 온도를 높이는 것만으로는, 표면 피트를 감소시키도록 충분히 에피택셜 성장시킬 수 없는 것을 확인하였다. 그리고, 단결정 3C-SiC 층 성장의 과정에서 표면에 발생하는 표면 피트를 감소시키는 에피택셜 성장의 특별한 조건 설정이 존재하는 것이 아닐까하고 예의 연구를 거듭하였다. 그 과정에서, 종래, 수송 율속의 영역에서만 이루어지고 있던 에피택셜 성장을, 다른 율속 영역에 있어서의 에피택셜 성장과 복합함으로써 표면 피트의 감소를 도모할 수 있는 것이 아닐까라는 착상에 기초하여, 반복 시험을 실시하였다.
그 결과, 제1 단계로서 에피택셜 성장에 있어서의 수송 율속의 영역에서 에피택셜 성장시키고, 단결정 3C-SiC 층의 표면이, 상기한 평탄성이 높은 표면과 그 중에 점재하는 표면 피트로 이루어지는 표면 상태로 한 후, 제2 단계로서, 에피택셜 성장에 있어서의 탈리 율속의 영역을 이용함으로써, 상기 표면 피트를 메우도록 단결정 3C-SiC가 더욱 에피택셜 성장하고, 그 결과, 표면이 평탄하고 또한 표면 피트가 적고, 게다가 결정성이 양호한 단결정 3C-SiC 층이 얻어지는 것을 밝혀내고, 본 발명을 완성하였다.
여기에서, 제1 성장 단계에서 형성되는 표면 피트의 평면 형상은, 성장시키는 단결정 3C-SiC 층의 결정 구조와, 표면에 배치하는 결정면(즉 결정의 방위)의 관계로 결정한다. 예를 들면, 성장시키는 단결정 3C-SiC의 주면방위가 (111)인 경우, 평면에서 볼 때 삼각 형상의 표면 피트가 형성된다. 또는, 예를 들면, 성장시키는 단결정 3C-SiC의 주면방위가 (100)인 경우, 평면에서 볼 때 사각 형상의 표면 피트가 형성된다.
또한, 상기 제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께는 500nm 이상으로 하는 것이 바람직하며, 상기 제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 500nm 이상으로 하는 것이 바람직하다.
즉, 제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께가 500nm 미만이면, 평탄성이 높은 면 중에 산재하도록 형성되는 표면 피트의 부분에 있어서, 충분히 3C-SiC가 형성되지 않고 베이스 기판이 노출되는 상태가 되고, 그 후의 제2 성장 단계를 거쳐도 3C-SiC로 표면 피트를 메울 수 없게 된다. 따라서, 상기 제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 500nm 이상으로 함으로써, 그 후의 제2 성장 단계에서 표면 피트를 메워 결함을 소실시켜 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어지게 된다.
또한, 제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께가 500nm 미만이면, 제1 성장 단계에서 평탄성이 높은 면 중에 산재하도록 형성된 표면 피트를 제2 성장 단계에서 충분히 메울 수 없게 된다. 따라서, 상기 제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 500nm 이상으로 함으로써, 제1 성장 단계에서 형성된 표면 피트를 메워 결함을 소실시켜, 평탄성을 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어지게 된다.
특히, 성장시키는 단결정 3C-SiC의 주면방위가 (111)인 경우, 평면에서 볼 때 삼각 형상의 표면 피트가 형성되고, 500nm 미만의 두께로 충분히 표면 평탄성이 양호한 3C-SiC 층이 형성되지 않고, 제2 성장 단계에서 표면 피트를 충분히 메울 수 없게 되는 경향이 있다.
또한, 상기 제1 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께는 900 내지 2900nm로 하는 것이 바람직하며, 상기 제2 성장 단계에서 형성하는 단결정 3C-SiC 층의 두께를 700 내지 3700nm로 하는 것이 바람직하다.
즉, 제1 성장 단계에 있어서, 충분히 평탄성이 높은 면 중에, 제2 성장 단계에서 소실시킬 수 있는 표면 피트가 산재하도록 단결정 3C-SiC 층을 형성할 수 있고, 평탄성의 높이를 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어진다.
또한, 제2 성장 단계에 있어서, 제1 성장 단계에서 형성된 표면 피트를 메워 결함을 소실시켜, 평탄성의 높이를 확보하면서 결함이 적은 단결정 3C-SiC 층이 얻어진다.
여기에서, 제1 성장 단계는 상기한 수송 율속의 영역에서 에피택셜 성장시킬 수 있으면 좋다. 제1 성장 단계로서 수송 율속의 영역에서 에피택셜 성장시키기 위해서는, 원료 가스, 분위기, 유량, 압력, 온도를 비롯한 제조건을 한정하는 취지 는 아니지만, 대략 하기의 조건하에서의 처리를 채용할 수 있다.
분위기: 주성분이 모노메틸실란인 원료 가스
기판 온도: 970 내지 1120℃
유량: 1.0 내지 30.0sccm(상기 원료 가스에 포함시키는 웨이퍼 1장당의 모노메틸실란의 유량)
압력: 1×10-4 내지 4×10-1Torr
후술하는 도 24에 의한 교정 후의 압력 조건은, 하기의 값이 된다.
압력: 9×10-6 내지 4×10-1Torr
또한, 제2 성장 단계도, 상기한 탈리 율속의 영역에서 에피택셜 성장시킬 수 있으면, 원료 가스, 분위기, 유량, 압력, 온도를 비롯한 제조건을 한정하는 취지는 아니지만, 제2 성장 단계로서 탈리 율속의 영역에서 에피택셜 성장시키기 위해서는, 대략 하기의 조건하에서의 처리를 채용할 수 있다.
분위기: 주성분이 모노메틸실란인 원료 가스
기판 온도: 1100℃ 이상 베이스 기판의 융점 미만
유량: 0.1 내지 6.0sccm(상기 원료 가스에 포함시키는 웨이퍼 1장당의 모노메틸실란의 유량)
압력: 1×10-5 내지 5×10-4Torr
후술하는 도 24에 의한 교정 후의 압력 조건은, 하기의 값이 된다.
압력: 1×10-7 내지 6×10-5Torr
또한, 제1 성장 단계에 있어서의 성막 압력을 상기한 바와 같이 4×10-1Torr 이하로 함으로써, 성장실을 가열하는 저항형 히터의 방전 열화를 억제할 수 있다. 그러나, 유도 가열 등 다른 가열 방식을 채용하는 경우에는, 이 제약은 제거하는 것이 가능하여, 더욱 성막 압력을 높이고, 또한 수송 율속의 영역에서 성막한 경우에도, 본 발명의 효과를 얻을 수 있다.
여기에서, 상기 성막 압력의 하한값인 1×10-5Torr(후술하는 교정 후는 1×10-7Torr이다)는, 실험에 사용한 성장실 배기용의 터보 분자 펌프의 최대 능력을 기재한 것 뿐이며, 더욱 성막 압력을 낮춘 탈리 율속의 영역에서 성막한 경우에도, 본 발명의 효과를 얻을 수 있다.
여기에서, 모노메틸실란은 폭발 등의 위험성이 적은 가스이며, 특히 본 발명과 같이, 성막 중에 가스 공급 밸브의 조작, 배기 밸브의 조작, 또는 히터 출력의 조작을 필요로 하는 성막에 있어서는, 위험성이 적은 점에서 매우 우수하다. 그러나, 본 발명의 SiC 품질 개선 효과 자체는, 실란 가스 및 프로판 가스 등의 다른 원료 가스를 사용한 경우에도, 마찬가지로 얻을 수 있다.
제1 성장 단계 및 제2 성장 단계에 있어서, 각각 에피택셜 성장시키는 단결정 3C-SiC의 두께는, 처리 시간의 장단(長短)에 의해 조절할 수 있다.
제1 성장 단계로부터 제2 성장 단계로의 전환은, 원료 가스 유량의 인하, 성막 압력의 인하, 기판 온도의 인상 중 적어도 어느 하나에 의해 실시할 수 있고, 종래 기술과 같이, 단순히 저온 성장에서 고온 성장으로 전환하는 것이 아니다.
즉, 원료 가스의 조성 또는 원료 가스와 캐리어 가스의 조성과 혼합 비율, 압력, 온도를 일정하게 해 두고, 원료 가스의 유량을 인하함으로써, 제1 성장 단계의 수송 율속으로부터 제2 성장 단계의 탈리 율속으로 전환할 수 있다.
이와 같이, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 원료 가스 유량의 인하에 의해 실시함으로써, 설정 변경에 비교적 시간이 걸리는 압력이나 온도를 변화시키지 않고, 유량의 인하만으로 신속하게 전환할 수 있다.
또한, 원료 가스의 조성 또는 원료 가스와 캐리어 가스의 조성과 혼합 비율, 유량, 온도를 일정하게 해 두고, 성막 압력을 낮춤으로써, 제1 성장 단계의 수송 율속으로부터 제2 성장 단계의 탈리 율속으로 전환할 수도 있다.
이와 같이, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 성막 압력의 인하에 의해 실시함으로써, 설정 변경에 비교적 시간이 걸리는 온도를 변화시키지 않고, 압력의 인하만으로 전환할 수 있다. 또한, 원료 가스의 유량을 변화시키지 않기 때문에, 에피택셜 성장을 실시하는 분위기가 보다 안정되어, 단결정 3C-SiC 층의 성장이 안정적으로 이루어진다.
또한, 원료 가스의 조성 또는 원료 가스와 캐리어 가스의 조성과 혼합 비율, 유량, 압력을 일정하게 해 두고, 기판 온도를 인상함으로써, 제1 성장 단계의 수송 율속으로부터 제2 성장 단계의 탈리 율속으로 전환할 수도 있다.
이와 같이, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을 기판 온도의 인상에 의해 실시함으로써, 원료 가스의 유량을 변화시키지 않는 점에서, 에피택셜 성장을 실시하는 분위기가 보다 안정되고, 단결정 3C-SiC 층의 성장이 안정적으로 실시된다. 또한, 제1 단계의 수송 율속으로부터 제2 단계의 탈리 율속으로의 전환을, 상기 원료 가스의 유량 변경, 성막 압력의 변경, 기판 온도의 변경을 조합함으로써 실시해도 좋다.
이와 같이 하여 얻은 단결정 3C-SiC 기판은, 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층이 형성되고, 단결정 3C-SiC 층의 표면에 존재하는 표면 피트 결함의 수를, 에피택셜 성장 직후의 상태에서 8×106개/㎠ 이하로 할 수 있다.
이로 인해, 에피택셜 성장의 과정에서 단결정 3C-SiC 층의 표면에 발생하는 표면 피트 결함이 적기 때문에, 후공정을 간략화하고, 그 만큼 코스트 다운을 도모하여, 품질에 대한 영향 요인을 감소시켜 품질 안정성이나 제조 수율 등의 면에서도 유리해지고, 반도체 디바이스 등의 용도로서 품질을 확보할 수 있다.
그리고, 필요에 따라, 에피택셜 성장에 의해 형성된 단결정 3C-SiC 층 위에, 다시 에피택셜 성장에 의해 GaN 층 등의 다른 반도체막을 형성시키는 것이 실시된다. 즉, 예를 들면, 에피택셜 성장에서 얻은 단결정 3C-SiC 기판을 처리 챔버 내에 배치하고, 상기 처리 챔버 내에 암모니아 가스를 100 내지 10000sccm 정도의 가스 유량으로 공급하고, 트리에틸갈륨이나 트리메틸갈륨 등의 유기 Ga계 가스, 또는 유기 Al계 가스를 약 1sccm 정도의 가스 유량으로 공급하면서, 온도 800 내지 1405℃로 처리함으로써, 상기 단결정 3C-SiC 층 위에 AlN층, GaN 층, AlCaN층 등 중 어느 하나 또는 이들의 적층 구조의 질화물 반도체층을 형성시킬 수 있다.
이상과 같이, 본 실시형태의 단결정 3C-SiC 기판의 제조 방법은, 상기 단결정 3C-SiC 층을, 평탄성이 높은 표면과 그 중에 점재하는 표면 피트로 이루어지는 표면 상태가 되도록 형성하는 제1 성장 단계와, 상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층을, 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제2 성장 단계를 실시한다. 이와 같이, 제1 성장 단계에서는 표면 피트가 형성되지만, 표면 피트 이외의 부분은 평탄성을 확보한 표면 성상의 단결정 3C-SiC 층을 형성하고, 제2 성장 단계에서는, 표면의 평탄성을 유지하면서 상기 표면 피트를 메워 표면 피트를 감소시켜 표면이 평탄한 단결정 3C-SiC 층을 형성한다. 이와 같이 함으로써, 에피택셜 성장의 과정에서 단결정 3C-SiC 층의 표면에 발생하는 표면 피트에 의한 결함이 적어지기 때문에, 후공정을 간략화하고, 그 만큼 코스트 다운을 도모하여, 품질에 대한 영향 요인을 감소시켜 품질 안정성이나 제조 수율 등의 면에서도 유리해지고, 반도체 디바이스 등의 용도로서 품질을 확보할 수 있다.
실시예
다음에, 본 발명의 단결정 3C-SiC 기판의 제법의 실시예에 관해서 설명한다.
베이스 기판으로서 SOI 기판 및 Si 기판을 준비하고, 각각 하기의 조건으로 처리를 실시하여 베이스 기판을 조정하였다.
◆ SOI 기판
기판 두께: 725㎛
표면 Si층 두께: 11 내지 25㎛
매립 절연층 두께: 100 내지 200nm
탄화 처리 조건: 분위기 가스 프로판, 수소(캐리어 가스)
온도 1200 내지 1405℃, 시간 10 내지 30분
단결정 3C-SiC 시드층 두께: 5 내지 7nm
◆ Si 기판
기판 두께: 500 내지 1000㎛
탄화 처리 조건: 분위기 가스 프로판, 수소(캐리어 가스)
프로판:수소=1:100
온도 1200 내지 1405℃, 시간 10 내지 30분
단결정 3C-SiC 시드층 두께: 5 내지 7nm
계속해서, 상기와 같이 하여 조정한 베이스 기판에 에피택셜 성장에 의해 단결정 3C-SiC 층을 성장시켰다. 본 실시예에서는, 상기 에피택셜 성장에 있어서, 1회의 처리당 베이스 기판을 1장 에피택셜 성장시킬 수 있는 장치를 사용하였다. 다만, 본 발명은 이러한 매엽(枚葉) 타입의 에피택셜 장치로 한정하는 것이 아니다.
하기의 표 1은, 상기와 같이 하여 조정한 베이스 기판에 관해서, 에피택셜 성장에 의해 단결정 3C-SiC 층을 성장시킨 처리 조건의 일람이다.
실시예 1 내지 3은, SOI 기판을 베이스 기판으로 하고, 압력 조건 및 웨이퍼 1장당의 모노메틸실란의 유량을 일정하게 하고, 온도 조건을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 4는 S0I 기판을 베이스 기판으로 하고, 압력 조건을 일정하게 하고, 온도 조건 및 웨이퍼 1장당의 모노메틸실란의 유량을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 5 내지 6은 Si 기판을 베이스 기판으로 하고, 압력 조건 및 웨이퍼 1장당의 모노메틸실란의 유량을 일정하게 하고, 온도 조건을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 7은, Si 기판을 베이스 기판으로 하고, 압력 조건을 일정하게 하고, 온도 조건 및 웨이퍼 1장당의 모노메틸실란의 유량을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 17은, SOI 기판을 베이스 기판으로 하고, 온도 조건은 일정, 압력 조건은 5×10-4 내지 9×10-4Torr(후술하는 교정 후는 3×10-5 내지 1×10-4Torr이다)와 거의 일정하게 하고, 웨이퍼 1장당의 모노메틸실란의 유량을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 18은 SOI 기판을 베이스 기판으로 하고, 온도 조건을 일정하게 하고, 압력 및 웨이퍼 1장당의 모노메틸실란의 유량을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
실시예 19는, Si 기판을 베이스로 하고, 압력 조건을 2×10-4 내지 5×10-4Torr(후술하는 교정 후는 1×10-5 내지 3×10-5Torr이다)와 거의 일정하게 하고, 온도 조건 및 웨이퍼 1장당의 모노메틸실란의 유량을 변화시킴으로써 제1 성장 단계(수송 율속)→제2 성장 단계(탈리 율속)의 전환을 실시하여 각각 에피택셜 성장시킨 것이다.
즉, 상기 제1 성장 단계에 있어서, 성막 압력이 9×10-4Torr(후술하는 교정 후는 1×10-4Torr이다) 이하이며, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 원료 가스 유량의 인하, 기판 온도의 인상 중 적어도 어느 하나에 의해 실시하였다.
또한, 상기 제1 성장 단계에 있어서, 성막 압력이 1×10-1Torr 이상이며, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 적어도 성막 압력의 인하에 의해 실시하였다.
또한, 율속 단계는 다음과 같이 하여 결정하였다.
즉, 3C-SiC 시드층 위에, 원료 가스, 분위기, 유량, 압력, 온도를 고정시키고 약 1㎛ 두께의 3C-SiC 에피택셜층을 성장시켰다. 이 때, 원료 가스, 분위기, 유량, 압력은, 실시예 및 비교예에 기재된 제1 성장 단계 및 제2 성장 단계에서 사용한 각각의 조건으로 하고, 10 내지 50℃마다 다양한 기판 온도에서 성장을 실시하였다.
이어서, 각각의 성막 조건에 관해서, SiC 층의 두께를 유지 시간으로 나눔으로써 평균 성장 속도를 산출하였다. 기판 온도에 관해서는, 미리 열전대 부착 기판 등을 사용하여 기판 온도와 히터 온도의 교정 곡선을 취득하고, 성장시의 히터 온도로부터 상기 교정 곡선을 사용하여 각각의 성장 조건에 관해서 구하였다. 얻은 평균 성장 속도와 기판 온도의 데이터로부터, 도 1에 도시하는 바와 같은 율속 단계를 판정하는 곡선을 작성하였다. 작성한 곡선과 실시예 및 비교예에 기재된 제1 성장 단계 및 제2 성장 단계의 조건을 비교하여, 「발명의 효과」의 항에서 서술한 율속 판정 조건에 의해, 각각의 성장 조건의 율속 단계를 결정하였다.
비교예는, 모두 SOI 기판을 베이스 기판으로 한 것이다.
비교예 8은 수송 율속의 제1 단계만으로 에피택셜 성장을 실시한 것이다.
비교예 9는 탈리 율속의 제1 단계만으로 에피택셜 성장을 실시한 것이다.
비교예 10은, 제1 단계를 반응 율속으로, 제2 단계를 탈리 율속으로 에피택셜 성장한 것이다.
비교예 11은 제1 단계를 수송 율속으로 에피택셜 성장한 후, 모노메틸실란의 유량을 변화시켜 제2 단계도 수송 율속으로 에피택셜 성장한 것이다.
비교예 12는 제1 단계를 탈리 율속으로, 제2 단계는 수송 율속으로 에피택셜 성장하고, 제1 단계 종료후의 단결정 3C-SiC 층의 두께를 500nm 미만으로 한 것이다.
비교예 13은 수송 율속의 제1 단계만을 고압력 조건으로 에피택셜 성장한 것이다.
비교예 14는 제1 단계를 탈리 율속으로, 제2 단계는 수송 율속으로 에피택셜 성장하고, 제1 단계 종료후의 단결정 3C-SiC 층의 두께를 500nm 미만으로 한 것이다.
비교예 15, 비교예 16은, 탈리 율속만으로 에피택셜 성장한 것이다.
Figure pct00001
여기에서, 상기 표 1의 성막 압력에 관해서는, 바라트론 진공계에 의한 판독값이며, 정밀도적인 신뢰도가 그다지 높지 않다고 생각되며, 특히 저압측에 있어서 그 경향이 강하다고 생각되었다. 그래서, 성막 압력에 관해서 교정 곡선을 취득하고, 값의 교정을 실시하였다.
교정 곡선은 측정값의 신뢰성이 높은 열음극(熱陰極) 진공계를 병용하고, 950 내지 1100℃의 소정 온도에 있어서, 처리 챔버 내에 각 유량으로 원료 가스를 공급했을 때의 처리 챔버 출구의 압력을 계측하고, 각 온도를 기판 온도로 하고, 원료 가스의 유량에 대한 압력 변화를 플롯함으로써 취득하였다.
도 23은, 상기와 같이 하여 얻은 구성 곡선이다.
이와 같이 하여 얻은 교정 곡선으로부터, 표 1의 성막 압력에 관해서 필요한 교정을 실시한 것이 하기의 표 2이다.
Figure pct00002
도 4 내지 도 10은, 각각 실시예 1, 2, 3, 4, 5, 6, 7에서 얻은 단결정 3C-SiC 기판의 표면 상태 및 표층부의 3C-SiC 층의 단면 SEM 사진을 도시한다.
도 11 내지 19는, 각각 비교예 8, 9, 10, 11, 12, 13, 14, 15, 16에서 얻은 단결정 3C-SiC 기판의 표면 상태 및 표층부의 3C-SiC 층의 단면 SEM 사진을 도시한다.
도 20 내지 22는, 실시예 17 내지 19에서 얻은 단결정 3C-SiC 기판의 표면 상태 및 표층부의 3C-SiC 층의 단면 SEM 사진을 도시한다.
상기 표 1 및 표 2에는, 상기 각 조건에 의한 실시예 1 내지 7, 실시예 17 내지 19, 비교예 8 내지 16에 관해서, 제1 단계에 의한 단결정 3C-SiC 층의 막 두께(X), 제2 단계에 의한 단결정 3C-SiC 층의 막 두께(Y), 이들의 합계 막 두께(X+Y), 표면의 삼각 형상 결함(표면 피트)의 밀도(개/㎠), 단결정 3C-SiC 기판의 표면 상태를 품질 판정한 결과를 기재하고 있다.
또한, 단결정 3C-SiC 층의 막 두께는, 단면 SEM 사진으로부터 계측하여 구하였다. 단결정 3C-SiC 층의 표면 피트 밀도는, 표면 SEM 사진으로부터 단위 면적당 피트수를 계측하여 구하였다.
실시예 1 내지 7, 17 내지 19의 결과를 보면, 베이스 기판으로서 SOI 기판을 사용한 경우도, Si 기판을 사용한 경우도, 모두 표면 피트수, 표면 피트 밀도가 적고, 결정성이 양호한 충분한 막 두께의 단결정 3C-SiC 층이 얻어지고 있는 것을 알 수 있다.
이것에 대해, 비교예 8 내지 16의 결과를 보면, 모두 표면에 많은 표면 피트나 돌기가 존재하여 표면 상태가 분명히 나쁘고, 결정성도 나쁜 SiC 층인 것을 알 수 있다.
본 발명은 대규모 집적 회로 등에 사용하는 반도체 기판의 제조 등에 적용할 수 있다.
1 SOI 기판
2 Si 모재
3 표면 Si층
4 매립 절연층(산화물층)
5 시드층(단결정 3C-SiC 층)
6 1차 단결정 3C-SiC 층
7 2차 단결정 3C-SiC 층

Claims (9)

  1. 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성시키는 단결정 3C-SiC 기판의 제조 방법으로서,
    상기 단결정 3C-SiC 층을, 평탄성이 높은 표면과 그 중에 점재(點在)하는 표면 피트로 이루어지는 표면 상태가 되도록 형성하는 제1 성장 단계와,
    상기 제1 성장 단계에서 얻은 단결정 3C-SiC 층을, 상기 표면 피트를 메우도록 더욱 에피택셜 성장시키는 제2 성장 단계를 실시하는 것을 특징으로 하는, 단결정 3C-SiC 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 성장 단계는 수송 율속(律速)의 영역에서 에피택셜 성장시키고,
    상기 제2 성장 단계는 탈리 율속의 영역에서 에피택셜 성장시키는, 단결정 3C-SiC 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 성장 단계로부터 제2 성장 단계로의 전환을, 원료 가스 유량의 인하, 성막 압력의 인하, 기판 온도의 인상 중 적어도 어느 하나에 의해 실시하는, 단결정 3C-SiC 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 적어도 표층 부분이 Si를 함유하는 반도체 결정으로 이루어지는 베이스 기판을 사용하는, 단결정 3C-SiC 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 적어도 표층 부분이 Si로 이루어지는 베이스 기판을 사용하고, 상기 베이스 기판의 표층부의 Si를 탄화 처리하여 SiC 층으로 변성시키고, 상기 SiC 층을 시드층으로 하여, 상기 제1 성장 단계 및 제2 성장 단계의 에피택셜 성장을 실시하는, 단결정 3C-SiC 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 베이스 기판 위에, 에피택셜 성장에 의해 단결정 3C-SiC 층을 형성할 때의 원료 가스의 주성분이 모노메틸실란인, 단결정 3C-SiC 기판의 제조 방법.
  7. 제6항에 있어서, 상기 제1 성장 단계에 있어서, 기판 온도가 970℃ 이상 1120℃ 이하, 상기 원료 가스 중에 포함시키는 웨이퍼 1장당의 모노메틸실란의 유량이 1.0sccm 이상 30.0sccm 이하, 성막 압력이 9×10-6Torr 초과 4×10-1Torr 이하이며,
    상기 제2 성장 단계에 있어서, 상기 원료 가스 중에 포함시키는 웨이퍼 1장당의 모노메틸실란의 유량이 6.0sccm 이하, 기판 온도가 1100℃ 이상 베이스 기판의 융점 미만, 성막 압력이 1×10-7Torr 이상, 6×10-5Torr 이하인, 단결정 3C-SiC 기판의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 베이스 기판 위에 에피택셜 성장에 의해 형성된 단결정 3C-SiC 층의 주면방위(主面方位)가 (111)인, 단결정 3C-SiC 기판의 제조 방법.
  9. 베이스 기판 위에 에피택셜 성장에 의해 단결정 3C-SiC 층이 형성된 단결정 3C-SiC 기판으로서, 단결정 3C-SiC 층의 표면에 존재하는 표면 피트에 의한 결함의 수가, 에피택셜 성장 직후 상태에서 8×106개/㎠ 이하인 것을 특징으로 하는, 단결정 3C-SiC 기판.
KR1020127025272A 2010-03-29 2011-03-14 단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 KR101708613B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010074013 2010-03-29
JPJP-P-2010-074013 2010-03-29
JP2010286949A JP5693946B2 (ja) 2010-03-29 2010-12-24 単結晶３Ｃ−ＳｉＣ基板の製造方法
JPJP-P-2010-286949 2010-12-24
PCT/JP2011/056518 WO2011122368A1 (ja) 2010-03-29 2011-03-14 単結晶３Ｃ－ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ－ＳｉＣ基板

Publications (2)

Publication Number Publication Date
KR20130040178A true KR20130040178A (ko) 2013-04-23
KR101708613B1 KR101708613B1 (ko) 2017-02-21

Family

ID=44712079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025272A KR101708613B1 (ko) 2010-03-29 2011-03-14 단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법

Country Status (7)

Country Link
US (1) US8986448B2 (ko)
EP (1) EP2554718B1 (ko)
JP (1) JP5693946B2 (ko)
KR (1) KR101708613B1 (ko)
CN (1) CN102822395B (ko)
TW (1) TWI537438B (ko)
WO (1) WO2011122368A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6052570B2 (ja) * 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
CN102650074B (zh) * 2012-04-09 2015-09-16 中国电子科技集团公司第五十五研究所 制备大尺寸宽禁带单晶薄膜的结构和方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101897062B1 (ko) * 2012-05-31 2018-09-12 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101976600B1 (ko) * 2012-06-28 2019-05-09 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
JP6672962B2 (ja) * 2016-03-31 2020-03-25 住友電気工業株式会社 炭化珪素半導体基板および半導体装置の製造方法
JP2018101721A (ja) 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7002932B2 (ja) 2017-12-22 2022-01-20 昭和電工株式会社 ＳｉＣインゴットの製造方法
US11189490B2 (en) 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
JP7290135B2 (ja) * 2020-05-12 2023-06-13 信越半導体株式会社 半導体基板の製造方法及びｓｏｉウェーハの製造方法
EP4001475A1 (en) 2020-11-19 2022-05-25 Zadient Technologies SAS Improved furnace apparatus for crystal production
CN116259534B (zh) * 2023-05-12 2024-06-18 比亚迪股份有限公司 碳化硅外延方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP2003212694A (ja) 2002-01-28 2003-07-30 Toshiba Ceramics Co Ltd 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
JP2004039766A (ja) 2002-07-02 2004-02-05 Toshiba Ceramics Co Ltd ３Ｃ−ＳｉＣ半導体又はＧａＮ半導体と、その製造方法
JP2004336079A (ja) * 2004-08-16 2004-11-25 Hoya Corp 化合物単結晶の製造方法
JP2006228763A (ja) 2005-02-15 2006-08-31 Air Water Inc 単結晶ＳｉＣ基板の製造方法
JP2007284298A (ja) 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59203799A (ja) * 1983-04-28 1984-11-17 Sharp Corp 炭化珪素単結晶基板の製造方法
DE69916177T2 (de) * 1998-05-29 2005-04-14 Denso Corp., Kariya Verfahren zur Herstellung eines Siliziumkarbid-Einkristalls
JP3761418B2 (ja) * 2001-05-10 2006-03-29 Ｈｏｙａ株式会社 化合物結晶およびその製造法
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
JP4311217B2 (ja) * 2004-02-06 2009-08-12 住友電気工業株式会社 ３Ｃ−ＳｉＣ結晶の成長方法
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2006253617A (ja) * 2005-02-14 2006-09-21 Toshiba Ceramics Co Ltd ＳｉＣ半導体およびその製造方法
JP4897244B2 (ja) * 2005-06-14 2012-03-14 昭和電工株式会社 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP2003212694A (ja) 2002-01-28 2003-07-30 Toshiba Ceramics Co Ltd 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
JP2004039766A (ja) 2002-07-02 2004-02-05 Toshiba Ceramics Co Ltd ３Ｃ−ＳｉＣ半導体又はＧａＮ半導体と、その製造方法
JP2004336079A (ja) * 2004-08-16 2004-11-25 Hoya Corp 化合物単結晶の製造方法
JP2006228763A (ja) 2005-02-15 2006-08-31 Air Water Inc 単結晶ＳｉＣ基板の製造方法
JP2007284298A (ja) 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
나카지마 카즈오(편저), 에피택셜 성장의 메커니즘, 공립출판 주식회사(2002)

Also Published As

Publication number Publication date
US8986448B2 (en) 2015-03-24
EP2554718B1 (en) 2017-05-03
JP5693946B2 (ja) 2015-04-01
WO2011122368A1 (ja) 2011-10-06
TW201202490A (en) 2012-01-16
EP2554718A4 (en) 2014-01-08
TWI537438B (zh) 2016-06-11
US20130040103A1 (en) 2013-02-14
CN102822395A (zh) 2012-12-12
KR101708613B1 (ko) 2017-02-21
JP2011225421A (ja) 2011-11-10
EP2554718A1 (en) 2013-02-06
CN102822395B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
KR20130040178A (ko) 단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻은 단결정 ３Ｃ-ＳｉＣ 기판
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP4842094B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN113227465B (zh) SiC半导体衬底及其制造方法和制造装置
EP3351660B1 (en) Manufacturing method of sic composite substrate
EP2064729A2 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
WO2015012403A1 (ja) ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
JP5263900B2 (ja) 単結晶ＳｉＣの成長方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2022124012A (ja) 半導体基板及び窒化物半導体
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
JP2010225733A (ja) 半導体基板の製造方法
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2008218655A (ja) 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
JP6628673B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP2009302097A (ja) 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JP2010254483A (ja) 窒化物系半導体基板及びその製造方法
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2010278208A (ja) 炭化シリコン膜の製造方法
JP2011187592A (ja) Ｎｇｏ基板、窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right