JP2022124012A - 半導体基板及び窒化物半導体 - Google Patents

半導体基板及び窒化物半導体 Download PDF

Info

Publication number
JP2022124012A
JP2022124012A JP2021021527A JP2021021527A JP2022124012A JP 2022124012 A JP2022124012 A JP 2022124012A JP 2021021527 A JP2021021527 A JP 2021021527A JP 2021021527 A JP2021021527 A JP 2021021527A JP 2022124012 A JP2022124012 A JP 2022124012A
Authority
JP
Japan
Prior art keywords
silicon
nitrogen
boron
concentration
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021021527A
Other languages
English (en)
Inventor
知久 天間
Tomohisa Tenma
龍太 迫
Ryuta Sako
翔大 小澤
Shota Ozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carlit Holdings Co Ltd
Original Assignee
Carlit Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carlit Holdings Co Ltd filed Critical Carlit Holdings Co Ltd
Priority to JP2021021527A priority Critical patent/JP2022124012A/ja
Publication of JP2022124012A publication Critical patent/JP2022124012A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】窒化物半導体形成に好適な、シリコンウェーハをベースとした安価な形成用基板を提供することである。また、厚膜の窒化物半導体エピタキシャル層を成長させた場合でも、各材料間の格子定数差および熱膨張係数差から生じる、反り・クラックの発生を低減し、機械的強度や、熱的強度に優れた窒化物半導体形成用基板を提供する。【解決手段】窒素とボロン等のドーパントが特定濃度関係でドープされており、好ましくは窒素とボロンの濃度比において、ボロンの濃度を窒素の10~107倍の濃度に制御したシリコンウェーハ。【選択図】なし

Description

本発明は、半導体基板に関し、詳しくは、基板上に窒化物半導体薄膜を形成した場合にも、該薄膜に生じる反りと応力を低減でき、良好な窒化物半導体を与える窒化物半導体形成用基板に関する。
化合物半導体として、例えばGaN、AlNに代表される窒化物半導体は、シリコン半導体と比較して、高移動度、発光特性、高バンドギャップ、高絶縁破壊電界等の特徴を有し、電子デバイス(例えば高周波・高出力デバイス)、及び光デバイス(例えばレーザーダイオード、発光ダイオード)への使用が注目されている。
しかしながら、窒化物半導体のバルク結晶成長はコスト、技術的な面で問題があるため、シリコン基板上に窒化物半導体単結晶をヘテロエピタキシャル成長させた窒化物系化合物半導体に研究が加速されている。
通常、窒化物半導体を用いた電子デバイスは、例えばシリコンカーバイド(SiC)、サファイヤ、ZnO又はシリコンからなる基板を用いて作製されている。特に、シリコンからなる基板は大口径のものが安価で入手できるため、電子デバイス用の基板として非常に有効である。
しかしながら、シリコンとGaNなどの窒化物半導体では格子定数および熱膨張係数に非常に大きな差があるため、シリコン基板上に窒化物半導体層を直接エピタキシャル成長させると、窒化物半導体層に大きな引張り歪みが内在することになり、窒化物半導体層をエピタキシャル成長させたエピタキシャル基板全体に凹形状の反りが発生したり結晶性が悪化したりする原因となる。さらに内在する歪みが大きいと窒化物半導体層中にクラックが発生する。
このようにシリコン基板上の窒化物半導体のエピタキシャル成長は、各々が格子定数、熱膨張係数が異なるヘテロエピタキシャル成長のため、成膜後の反り、クラックが大きく、結晶欠陥が少なく且つ厚い窒化物半導体エピタキシャル層を成長させることは、シリコン基板使用上の大きな問題点であった。
上記問題点を解決するものとして特許文献1には、GaN等の窒化物半導体層を形成するためのシリコンウェーハとして、ボロンとゲルマニウムとが添加されたシリコン単結晶インゴットをスライスして作製されたシリコンウェーハが開示されている。
しかしながら、該文献に開示されているシリコンウェーハは、ビッカース硬度が不十分であり高温下において、さらなる高強度のシリコンウェーハが求められている。
特開2012-066943号公報
本発明の目的は、窒化物半導体形成に好適に使用できる半導体基板を提供することである。
具体的にはGaN等の窒化物半導体形成に好適な、シリコンウェーハをベースとした安価な形成用基板を提供することである。また、BMD密度が少なく、かつ、ビッカース硬度が高く、窒化物半導体エピタキシャル層を成長させた場合でも、反り、クラックの発生が低減され、機械的強度や、熱的強度に優れた窒化物半導体形成用基板を提供することである。
本発明者らは、鋭意検討した結果、シリコン中に、少なくとも窒素、ボロン及びゲルマニウムがドープされており、各原子の含有量を所定量に制御したシリコンウェーハを準備した所、著しくビッカース硬度が高く、良好な特性の窒化物半導体の提供に資する半導体基板が得られることを見出し、本発明の完成に至った。
すなわち本発明は、以下に示すものである。
第1の発明は、窒化物半導体を形成するための半導体基板であって、
シリコン中に、少なくとも窒素、ゲルマニウム及びボロンがドープされてなり、
窒素、ボロンの濃度をそれぞれ[N]atoms/cm、[B]atoms/cmとしたときに、
以下の条件、
10≦[B]/[N]≦10
を満たすことを特徴とする半導体基板である。
第2の発明は、ゲルマニウムの濃度を[Ge]atoms/cmとしたときに、
以下の条件、
1×10-15≦[Ge]/{[B]・[N]}≦2.5×10-12
を満たすことを特徴とする第1の発明に記載の半導体基板である。
第3の発明は、以下の条件、
1.0×1013≦[N]≦5.0×1015
を満たすことを特徴とする第1又は2の発明に記載の半導体基板である。
第4の発明は、
以下の条件、
2.0×1018≦[Ge]≦2.0×1020
6.0×1017≦[B]≦5.0×1019
を満たすことを特徴とする第1~第3の発明のいずれか一つに記載の半導体基板である。
第5の発明は、
ウェーハ中の酸素濃度(ASTM F-121 1979)が9.0×1017~1.5×1018atoms/cmであることを特徴とする第1~第4の発明のいずれか一つに記載の半導体基板である。
第6の発明は、処理条件(イ)後に測定したBMD密度が、1×1010個/cm以下であることを特徴とする第1~第5の発明のいずれか一つに記載の半導体基板である。
ここで、処理条件(イ)は、窒素雰囲気下において800℃で4時間熱処理を施し、その後、酸素雰囲気下において1000℃で16時間の熱処理を施す処理である。
第7の発明は、第1~第6の発明のいずれか一つに記載の半導体基板上に、窒化物半導体薄膜を形成してなることを特徴とする窒化物半導体である。
本発明の半導体基板は、従来のチョクラルスキー法より育成された単結晶シリコンからなるシリコンウェーハと比較してビッカース硬度が高く、厚膜の窒化物半導体層を形成した際にも、反りならびにクラックが低減された、高強度のシリコンウェーハとなる。
また、熱処理後においてもBMD密度が低く、ビッカース硬度の低減が抑制された半導体基板を提供できる。
さらに、本発明の窒化物半導体は、厚膜の窒化物半導体層が形成可能であり、窒化物系半導体からなる電子デバイスとして極めて有用である。
以下、本発明をより詳細に説明する。
本発明の半導体基板は、チョクラルスキー法により育成された単結晶シリコンからなるシリコンウェーハに窒素、ゲルマニウム及びボロンが含有されていることを特徴としている。
シリコンウェーハ中に、少なくとも窒素、ゲルマニウム及びボロンがドープされていることで、上層にGaN、AlN等の窒化物半導体層を形成した際にも耐熱衝撃性に優れ、反りやクラックの生じない強靭なシリコンウェーハとなる。
(基板)
本発明の半導体基板は、窒素、ボロン及びゲルマニウムがドープされたシリコン基板である。該シリコン基板はチョクラルスキー法により育成された単結晶シリコンからなるものである。
本発明の窒素、ボロン及びゲルマニウムがドープされたシリコン基板は、その上に形成する窒化物半導体層の格子定数差による格子歪ならびに熱膨張率差により生じる熱応力歪に伴う反りやクラックを低減し、得られる基板から製造される窒化物半導体を用いる電子デバイスの歩留まり向上に資する。
(窒素及びボロンの濃度比)
本発明の半導体基板中にドープされる窒素及びボロンの濃度としては、窒素濃度を[N]atoms/cm、ボロン濃度を[B]atoms/cmとすると、10≦[B]/[N]≦10であり、より好ましくは、2.5×10≦[B]/[N]≦6.0×10を満たすものである。
シリコン中に窒素及びボロンを上記濃度にてドーピングすることで、シリコン単結晶の機械的強度を高めることができる。
(窒素、ゲルマニウム及びボロンの濃度比)
本発明の半導体基板中にドープされる窒素、ゲルマニウム及びボロンの濃度としては、窒素濃度を[N]atoms/cm、ゲルマニウム濃度を[Ge]atoms/cm、ボロン濃度を[B]atoms/cmとすると、
以下の条件、
1×10-15≦[Ge]/{[B]・[N]}≦2.5×10-12を満たすものであり、より好ましくは、5.2×10-15≦[Ge]/{[B]・[N]}≦1.8×10-13を満たすものである。
シリコン中に窒素、ゲルマニウム及びボロンを上記濃度にてドーピングすることで、シリコン単結晶の機械的強度が高まり、極めて強靭なシリコン単結晶が得られる。
(窒素濃度)
本発明の半導体基板中にドープされる窒素の濃度としては、
1.0×1013atoms/cm≦[N]≦5.0×1015atoms/cmであり、より好ましくは、5.0×1013atoms/cm≦[N]≦2.5×1015atoms/cmを満たすものである。
シリコン中に窒素を上記濃度にてドーピングすることで、シリコン結晶中の転位を抑制することができる。
そして、本発明の窒化物半導体用基板であるシリコン基板は、さらにゲルマニウム及びボロンを共存させることで、シリコン単結晶の機械的強度が高まり、極めて強靭なシリコン単結晶が得られる。
(ゲルマニウム)
ここで、好適なゲルマニウム濃度としては、
2.0×1018atoms/cm≦[Ge]≦2.0×1020atoms/cmであり、より好ましくは、7.0×1018atoms/cm≦[Ge]≦8.8×1019atoms/cmを満たすものである。
(ボロン濃度)
ここで、好適なボロンの濃度としては、
6.0×1017atoms/cm≦[B]≦5.0×1019atoms/cmであり、より好ましくは、1.0×1018atoms/cm≦[B]≦3.5×1019atoms/cmを満たすものである。
(酸素濃度)
窒素、ボロン及びゲルマニウムがドープされたシリコンウェーハについては、酸素濃度にも大きく影響を受ける。本発明のウェーハ中の酸素濃度[Oi]については、9×1017~1.5×1018atoms/cm(ASTM F-121 1979)の範囲であることが好ましい。
該酸素濃度が9×1017atoms/cm未満の場合、機械的強度が低下するとともに、Ge-酸素-Bコンプレックスの形成が不十分となってしまい、十分な反り抑制効果が得られない場合がある。
一方、1.5×1018atoms/cmを超える場合、ウェーハ中の酸素析出物密度が多くなる場合があり、得られる半導体基板の機械的強度が劣り、反りが大きくなる場合がある。
(窒化物半導体形成用基板の製造方法)
本発明の窒化物半導体基板は以下の方法で製造することができる。
シリコン融液に、窒化膜がついたシリコンウェーハ又は窒化珪素粉末、所定量のボロン及びゲルマニウムをドープし、チョクラルスキー法等の通常の単結晶成長法を用いてシリコン単結晶を育成する。
なお、前記窒化膜がついたシリコンウェーハ及び窒化珪素粉末は市販されているものを用いても良く、純度は3N以上のものを用いるのが好ましい。ドーピングする窒素濃度に関しては窒化珪素粉末の添加量又は窒化膜の厚みを指定することで制御することが出来る。
ここで、チョクラルスキー法における単結晶シリコンを育成する工程において、引き上げ速度が0.65mm/分以上、1.5mm/分以下であることが好ましい。
当該引き上げ速度が0.65mm/分に満たない場合、BMD密度が大きくなり、その結果所定の熱処理後ビッカース硬度が不十分になるおそれがある。
また、当該引き上げ速度が1.5mm/分を超える場合、COP(Crystal Originated Particle)などと呼ばれる空孔欠陥が増加してしまうおそれがあり、十分な強度が得られないおそれがある。
なお、BMD密度とは、ウェーハ中の酸素析出物(Bulk Micro defect)の密度のことをいう。BMDはデバイス工程での金属汚染のゲッタリングサイトになるため、一般に表層及び内面に適切な密度で存在することによって理想的なウェーハ構造が実現される。
しかし、窒化物半導体形成用基板においては、シリコンウェーハ上に窒化物半導体を形成するような高温下でBMD密度が大きくなると、基板強度が低下してしまう。従って、BMD密度は小さい方が好ましい。
得られたシリコン単結晶からシリコンウェーハをスライスし、各スライスドウェーハに対して、公知の方法で面取り、ラップ、酸エッチング、鏡面研磨等の各工程を施してシリコンウェーハを作製する。
(窒化物半導体の製造方法)
本発明の窒素、ボロン及びゲルマニウムがドープされたシリコンウェーハ上に、窒化物半導体薄膜を成長、形成させるには、公知の技術を用いることができ、特に限定されない。公知の技術としては、常圧有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライド気相成長法(HVPE法)、昇華法、液相成長法等が挙げられる。
また、本発明の窒素、ボロン及びゲルマニウムがドープされたシリコンウェーハは、種々の窒化物半導体薄膜を成長、形成させることが可能であるが、バッファー層として、AlN、AlGaN等の窒化物化合物系半導体層を、公知の技術を用いて形成させ、次に、これらの窒化物化合物系半導体層にて形成されたバッファー層上に、公知の技術を用いてGaN層等の窒化物化合物系半導体層を成長させることが好ましい。
本発明の窒素、ボロン及びゲルマニウムがドープされたシリコンウェーハは、その上部にGaN層を形成した際にも、格子定数差から生じる格子歪、及び熱膨張率差により生じる応力歪を低減し、窒化物系半導体からなる電子デバイス製造の際に、様々な熱履歴を繰り返しても反りが生じにくく、クラック及び格子歪を低減し、窒化物半導体の歩留まり向上に寄与する。
(評価方法)
(ボロン濃度、ゲルマニウム濃度、窒素濃度および酸素濃度の測定)
ボロン濃度、ゲルマニウム濃度、酸素濃度および窒素濃度の測定は、2次イオン質量分析装置(SIMS)を使用して測定できる。
(ビッカース硬度の測定方法)
ビッカース硬度はマイクロビッカース硬さ試験機を使用して測定ができる。測定条件は押込荷重100gf、保持時間15秒、室温にて行う。
(BMD密度の測定法)
(1)BMDを評価する方法として、単結晶シリコンウェーハを作製した後、窒素雰囲気下において800℃で4時間の熱処理を施し、その後、さらに酸素雰囲気下において1000℃16時間の熱処理を実施する。当該熱処理条件を処理条件(イ)という。
(2)上記処理条件(イ)により形成される熱酸化膜をHF:HO=1:1のエッチング液で除去する。
(3)ウェーハを劈開して、ジルトルエッチング液(組成:HF:CrO(5M)=1:1)を用いて該ウェーハの選択エッチングを行う。
(4)倍率500~1000倍の光学顕微鏡を用いて、ウェーハ劈開面のBMDを観察し、単位体積当たりのBMDの個数を計測する。
この評価においてBMD密度が1×1010個/cmを超える場合、高温下での機械的強度が低下する。
以下、本発明について実施例を挙げより詳細に説明する。なお、本発明は、本実施例により何ら限定されるものでない。
(実施例1~5、比較例1、2)
シリコン融液に、窒化膜がついたシリコンウェーハ、ボロン及びゲルマニウムを添加し、チョクラルスキー法により、6インチ(直径150mmΦ)のシリコン単結晶を育成した後、得られたシリコン単結晶を公知の加工方法によって鏡面ウェーハを作製し、ビッカース硬度を測定した。
なお、窒素濃度、ゲルマニウム濃度、ボロン濃度および酸素濃度は2次イオン質量分析装置(SIMS)を使用し[B]/[N]を算出した。
窒素濃度、ボロン濃度及びゲルマニウム濃度を制御しながら種々変え、表1に示す窒素濃度、ゲルマニウム濃度およびボロン濃度に変えた以外は同様にウェーハを準備し、それぞれ実施例1~5、比較例1,2とした。
Figure 2022124012000001
[考察]
本発明の実施例1~5の単結晶シリコンは比較例1~2の単結晶シリコンと比較して、ビッカース硬度が極めて高い結果となった。
(実施例6~10、比較例3,4)
シリコン融液に、窒化膜がついたシリコンウェーハ、ボロン及びゲルマニウムを添加し、チョクラルスキー法により、6インチ(直径150mmΦ)のシリコン単結晶を育成した後、得られたシリコン単結晶を公知の加工方法によって鏡面ウェーハを作製し、窒素濃度測定、ゲルマニウム濃度、ボロン濃度、酸素濃度測定することで[Ge]/{[B]・[N]}を算出し、ビッカース硬度を測定した。
窒素濃度、ボロン濃度及びゲルマニウム濃度を制御しながら種々変え、表2に示す窒素濃度、ゲルマニウム濃度およびボロン濃度に変えた以外は同様にウェーハを準備し、それぞれ実施例6~10、比較例3、4とした。
Figure 2022124012000002
[考察]
本発明の実施例6~10の単結晶シリコンは比較例3、4の単結晶シリコンと比較して、ビッカース硬度が極めて高い結果となった。
(実施例11~13)
シリコン融液に、窒化膜がついたシリコンウェーハ、ボロン及びゲルマニウムを添加し、チョクラルスキー法により、引上げ速度0.65~1.5mm/分にて6インチ(直径150mmΦ)シリコン単結晶を育成した後、処理条件(イ):窒素雰囲気下において800℃で4時間熱処理を施し、その後、酸素雰囲気下において1000℃で16時間の熱処理を施し、得られたシリコン単結晶を公知の加工方法によって鏡面ウェーハを作製し、BMD密度を測定した。
(比較例5、6)
シリコン融液に、窒化膜がついたシリコンウェーハ、ボロン及びゲルマニウムを添加し、チョクラルスキー法により、引上げ速度0.65mm/分未満にて6インチ(直径150mmΦ)シリコン単結晶を育成した後、処理条件(イ):窒素雰囲気下において800℃で4時間熱処理を施し、その後、酸素雰囲気下において1000℃で16時間の熱処理を施し、得られたシリコン単結晶を公知の加工方法によって鏡面ウェーハを作製し、BMD密度を測定した。
Figure 2022124012000003
[考察]
本発明の実施例11~13単結晶シリコンは比較例5、6の単結晶シリコンと比較して、熱処理後のビッカース硬度が極めて高い結果となった。
本発明によれば、ビッカース硬度が高い単結晶シリコンを得ることができる。このような高強度シリコンウェーハは、強度が求められる高温下においても、反り、割れが発生し難いため、窒化物半導体をエピタキシャル成長させる基板として好適に使用できる。

Claims (7)

  1. 窒化物半導体を形成するための半導体基板であって、
    シリコン中に、少なくとも窒素、ゲルマニウム及びボロンがドープされてなり、
    窒素、ボロンの濃度をそれぞれ[N]atoms/cm、[B]atoms/cmとしたときに、
    以下の条件、
    10≦[B]/[N]≦10
    を満たすことを特徴とする半導体基板。
  2. ゲルマニウムの濃度を[Ge]atoms/cmとしたときに、
    以下の条件、
    1×10-15≦[Ge]/{[B]・[N]}≦2.5×10-12
    を満たすことを特徴とする請求項1に記載の半導体基板。
  3. 以下の条件、
    1.0×1013≦[N]≦5.0×1015
    を満たすことを特徴とする請求項1又は2に記載の半導体基板。
  4. 以下の条件、
    2.0×1018≦[Ge]≦2.0×1020
    6.0×1017≦[B]≦5.0×1019
    を満たすことを特徴とする請求項1~3のいずれか一つに記載の半導体基板。
  5. ウェーハ中の酸素濃度(ASTM F-121 1979)が9.0×1017~1.5×1018atoms/cmであることを特徴とする請求項1~4のいずれか一つに記載の半導体基板。
  6. 処理条件(イ)後に測定したBMD密度が、1×1010個/cm以下であることを特徴とする請求項1~5のいずれか一つに記載の半導体基板。
    処理条件(イ):窒素雰囲気下において800℃で4時間熱処理を施し、その後、酸素雰囲気下において1000℃で16時間の熱処理を施す。
  7. 請求項1~6のいずれか一つに記載の半導体基板上に、窒化物半導体薄膜を形成してなることを特徴とする窒化物半導体。
JP2021021527A 2021-02-15 2021-02-15 半導体基板及び窒化物半導体 Pending JP2022124012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021021527A JP2022124012A (ja) 2021-02-15 2021-02-15 半導体基板及び窒化物半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021021527A JP2022124012A (ja) 2021-02-15 2021-02-15 半導体基板及び窒化物半導体

Publications (1)

Publication Number Publication Date
JP2022124012A true JP2022124012A (ja) 2022-08-25

Family

ID=82941426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021021527A Pending JP2022124012A (ja) 2021-02-15 2021-02-15 半導体基板及び窒化物半導体

Country Status (1)

Country Link
JP (1) JP2022124012A (ja)

Similar Documents

Publication Publication Date Title
US9054017B2 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
US8324005B2 (en) Methods of fabricating nitride semiconductor structures with interlayer structures
JP5706823B2 (ja) SiC単結晶ウエハーとその製造方法
KR20130040178A (ko) 단결정 3C-SiC 기판의 제조 방법 및 이것에 의해서 얻은 단결정 3C-SiC 기판
US20030104222A1 (en) Silicon wafer and epitaxial silicon wafer
JP2009126723A (ja) Iii族窒化物半導体結晶の成長方法、iii族窒化物半導体結晶基板の製造方法およびiii族窒化物半導体結晶基板
US8697564B2 (en) Method of manufacturing GaN-based film
KR101467579B1 (ko) Iii족 질화물 반도체 결정의 성장 방법, iii족 질화물 반도체 결정 기판의 제조 방법 및 iii족 질화물 반도체 결정 기판
WO2014104973A1 (en) A semiconductor device for high-power applications
JP2009543946A (ja) ワイドバンドギャップ半導体材料
KR20110008184A (ko) AlN 벌크 단결정 및 반도체 디바이스 그리고 AlN 단결정 벌크의 제조방법
US7771849B2 (en) Method of reducing dislocations in group III nitride crystal, and substrate for epitaxial growth
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
EP0951077A2 (en) Method for growing nitride compound semiconductor
JP2022124012A (ja) 半導体基板及び窒化物半導体
JP7173082B2 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
TW200944627A (en) Method of manufacturing group III nitride crystal
JP2021075779A (ja) 積層膜構造体及びその製造方法
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
WO2024116511A1 (ja) ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
WO2021085411A1 (ja) 積層膜構造体及びその製造方法
JP2024077071A (ja) ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法。
Bauman et al. Fabrication and Testing of Substrates Made from Bulk Gallium Oxide Crystals by the Cleavage Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240117