JP2010225733A

JP2010225733A - 半導体基板の製造方法

Info

Publication number: JP2010225733A
Application number: JP2009069669A
Authority: JP
Inventors: Hiroyuki Shimada; 浩行島田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2009-03-23
Filing date: 2009-03-23
Publication date: 2010-10-07

Abstract

【課題】結晶品質に優れた炭化珪素単結晶膜を成長させることができる半導体基板の製造方法を提供する。
【解決手段】本発明の半導体基板の製造方法は、少なくとも一面が単結晶シリコン膜で形成された基板上に炭化珪素膜からなる炭化緩衝層と炭化珪素単結晶膜からなるエピタキシャル層とを順次積層してなる半導体基板の製造方法であって、前記炭化緩衝層が、前記基板の一面にネオペンタンガスを供給し、前記基板の一面に露出する単結晶シリコン膜の表面を炭化処理することにより形成されることを特徴とする。
【選択図】図２

Description

本発明は、ワイドバンドギャップ半導体として期待される炭化珪素単結晶膜を備えた半導体基板の製造方法に関するものである。

シリコンの単結晶は大口径で高品質かつ安価であるため、多くの材料の単結晶成長基板として用いられてきた。特に、立方晶炭化珪素（３Ｃ−ＳｉＣ）は次世代低損失のパワーデバイス用半導体材料として期待されており、安価なシリコン基板上に単結晶成長（ヘテロエピタキシー）できることは非常に有用である。

しかしながら、従来炭化珪素の成長には非常に高い温度が必要であり、シリコン基板のシリコン原子が初期に僅かながら蒸発してしまうことがあった。その結果、多くのボイドやミスフィット転位が発生し、高品位な結晶を成長させることが困難であった。

そこで、炭化水素ガスのみを低温時からシリコン基板に供給して、シリコンの蒸発を緩和させる炭化緩衝層の形成が１９８３年に提案され、立方晶炭化珪素単結晶膜の形成に成功した（非特許文献１参照）。

"Production of large-area single-crystal wafers of cubic SiC for semiconductor device", Appl. Phys. Lett., 42(5), p460 (1983)

非特許文献１に見られるように、炭化緩衝層の形成や３Ｃ−ＳｉＣ層の成長にはガスの反応性の問題から１０００℃以上の高温を必要としている例が多い。しかしながら、このような高温ではＳｉと３Ｃ−ＳｉＣの熱膨張係数の違いから、常温に戻すときに新たな結晶欠陥を引き起こすことが知られている。そのため、さらに優れた結晶品質を確保するため、より低温で炭化緩衝層及び３Ｃ−ＳｉＣ層を形成することが望まれていた。

本発明はこのような事情に鑑みてなされたものであって、結晶品質に優れた炭化珪素単結晶膜を成長させることができる半導体基板の製造方法を提供することを目的とする。

上記の課題を解決するため、本発明の半導体基板の製造方法は、一面に単結晶シリコン膜を有する基板の、前記一面上に炭化緩衝層を形成する第１の工程と、前記炭化緩衝層上に炭化珪素単結晶膜を形成する第２の工程と、を有し、前記第１の工程は、前記基板の前記一面にネオペンタンガスを供給しながら第１の加熱を行う工程を含む、ことを特徴とする。

この方法によれば、低温で熱分解可能なネオペンタンを用いて炭化緩衝層を形成するため、基板の表面の荒れ（シリコン原子の蒸発に起因するもの）を防止しつつ、炭化緩衝層上に結晶欠陥の少ないエピタキシャル層を製造することができる。すなわち、ネオペンタンは４００℃程度から熱分解を起こし、エピタキシャル層の炭素源となるＣＨ_３ラジカルを放出することが知られているが、このような低温で炭化緩衝層を形成することにより、基板の表面からシリコン原子が蒸発することを防止することができ、ボイドやミスフィット転位の少ない高品位なエピタキシャル層を成長させることができる。また、低温で炭化緩衝層を形成することができるため、炭化緩衝層を形成した後常温に戻したときに、基板の表面の単結晶シリコンと炭化緩衝層との熱膨張係数の違いによって新たな結晶欠陥を誘発する惧れも少ない。

本発明の半導体基板の製造方法においては、前記第１の加熱は、４００℃以上１１００℃以下で行われることが望ましい。

このようにシリコンの溶融温度よりも低い温度で炭化緩衝層を形成することにより、シリコン原子の蒸発を確実に防止し、ボイドやミスフィット転位の少ない高品位なエピタキシャル層を形成することができる。

本発明の半導体基板の製造方法においては、前記第２の工程は、前記炭化緩衝層の表面にモノメチルシランガスを供給しながら第２の加熱を行う工程を含むことが望ましい。

このように比較的低温で炭化珪素膜を形成することが可能なモノメチルシランと組み合わせることにより、従来と比較して低温で良好なヘテロエピタキシーが可能となる。これにより、さらに、熱膨張係数に起因する結晶欠陥の発生が抑制され、非常に高品質なエピタキシャル層を形成することができる。また、モノメチルシランは、分子中にシリコン原子と炭素原子を含み、それ自体で炭化珪素膜を形成することができると共に、シリコン原子と炭素原子の組成比が１：１であるため、例えばジメチルシランやトリメチルシラン等の他のガス種を用いる場合に比べて、炭化珪素単結晶膜の組成比を良好に制御することができる。

本発明の半導体基板の製造方法においては、前記第２の加熱は、７００℃以上１１００℃以下で行われることが望ましい。

このようにシリコンの溶融温度よりも低い温度で炭化珪素単結晶膜を形成することにより、シリコン原子の蒸発を確実に防止し、ボイドやミスフィット転位の少ない高品位なエピタキシャル層を形成することができる。

本発明の半導体基板の一実施形態を示す断面図である。基板上に炭化珪素単結晶膜を形成する工程における室温の変化を示す図である。

以下、図面を参照して、本発明の実施の形態を説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

図１は、本発明の半導体基板の一実施形態を示す断面図である。本実施形態の半導体基板１０は、一面１１ａが単結晶シリコンで構成された基板１１と、基板１１の一面１１ａを炭化処理して形成された炭化珪素膜からなる炭化緩衝層１２と、炭化緩衝層１２の一面１２ａに形成された炭化珪素単結晶膜からなるエピタキシャル層１３とを備えている。

基板１１は、少なくとも一面１１ａが単結晶シリコン膜によって形成されていれば良く、シリコン基板（シリコン単結晶基板）が好適に採用されるが、ガラス、石英、プラスチック、ステンレス等からなる基体上に単結晶シリコン膜を形成したものでも良い。基板１１の一面１１ａに露出する単結晶シリコンの結晶面は、例えば、ミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）を成すものとされるが、（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このような単結晶シリコンの格子定数は０．５４３ｎｍである。

エピタキシャル層１３は、後述する炭化緩衝層１２の一面１２ａに、エピタキシャル結晶成長によって形成された炭化珪素の単結晶層である。このエピタキシャル層１３は、立方晶の炭化珪素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化珪素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなるエピタキシャル層１３は、格子定数が０．４３５ｎｍである。

図１の断面図において基板１１とエピタキシャル層１３の間に形成されている炭化緩衝層１２は、炭化珪素（３Ｃ−ＳｉＣ）の単結晶層又は多結晶層である。炭化緩衝層１２は、基板１１の一面１１ａを炭化処理することにより、エピタキシャル層１３を形成する際の基板表面からのシリコン原子の脱離（蒸発）を防止すると共に、基板１１（より詳しくは基板１１の一面１１ａを構成する単結晶シリコン膜）とエピタキシャル層１３との格子不整合を緩和し、エピタキシャル層１３に転移欠陥が生じるのを防止する機能を有するものである。炭化緩衝層１２の厚みは、少なくとも１原子層分の厚みで形成されればよく、本実施形態では２ｎｍ以上３０ｎｍ以下の厚みとされている。

図２は、半導体基板１０の製造方法の説明図である。図２において横軸は時間、縦軸は基板１１に加える熱処理の温度を示している。

本実施形態の半導体基板１０の製造方法は、基板１１の一面１１ａに形成された自然酸化膜を除去（洗浄）する工程と、基板１１の一面１１ａに炭化珪素膜からなる炭化緩衝層１２を形成する工程と、基板１１を冷却して炭化緩衝層１２の結晶性を安定させる工程と、炭化緩衝層１２の一面１２ａに炭化珪素単結晶膜からなるエピタキシャル層１３を形成する工程と、を含む。

自然酸化膜を除去（洗浄）する工程では、まず、基板１１を真空チャンバに導入し、減圧雰囲気下でアニール処理を行い、基板１１の一面１１ａに付着した自然酸化膜（ＳｉＯ_２）を除去する（洗浄処理）。アニール処理は、基板１１を例えば７５０℃、５分アニールすることにより行われるが、この際、真空チャンバ内に水素ガスを導入し、水素ガスと自然酸化膜を反応させて、基板１１の一面１１ａから自然酸化膜を除去しても良い。また、アニール処理の代わりにフッ化水素酸（ＨＦ）等のエッチング液で基板１１の一面１１ａを洗浄し、自然酸化膜を除去しても良い。

次に、基板１１を所定の温度まで冷却する。そして、炭化緩衝層１２を形成する工程では、炭化緩衝層１２の原料ガス（炭素源）であるネオペンタンガスを真空チャンバ内に１０ｓｃｃｍ導入し、そのまま基板温度を上昇させて一定時間維持することにより、基板１１の一面１１ａに炭化緩衝層１２を形成する。

炭化緩衝層１２は、基板１１の一面１１ａを覆うことにより基板１１からのシリコン原子の脱離（蒸発）を防止するものである。炭化緩衝層１２は基板表面のシリコン原子とネオペンタンガス（より詳しくは、その分解生成物であるＣＨ_３ラジカル）とを反応させて形成されるが、炭化緩衝層１２の形成温度が高くなると、基板１１からのシリコン原子の脱離が促進されてしまう。また、炭化緩衝層１２を形成した後には、炭化緩衝層１２の結晶性を安定させるために基板１１を室温付近まで冷却するが、そのとき、炭化珪素とシリコンの熱膨張係数の違いから、基板１１の冷却時に新たな結晶欠陥を引き起こす惧れがある。そのため、炭化緩衝層１２はなるべく低い温度で形成することが望ましい。

ここで、炭化緩衝層１２の原料ガスとして用いるネオペンタン（ｎｅｏ−Ｃ_５Ｈ_１２、２，２−ジメチルプロパンとも言う）は、４００℃程度から熱分解を起こし、ＣＨ_３ラジカルを放出することが知られている。ＣＨ_３ラジカルはシリコン原子と反応して炭化緩衝層の形成に寄与する。そのため、本実施形態では、基板１１をネオペンタンが熱分解可能な最低限の温度である４００℃まで冷却し、基板温度４００℃でネオペンタンを真空チャンバ内に導入し、そのまま基板温度をネオペンタンの熱分解が促進される温度、例えば９００℃まで上昇させて１０分間維持することにより、炭化緩衝層１２を形成している。こうすることで、基板１１からのシリコンの脱離を最小限に抑えることができ、その結果、炭化緩衝層１２上に形成されるエピタキシャル層１３へのボイドやミスフィット転位の発生を防止することができる。

なお、本実施形態では基板１１の温度を９００℃まで上昇させたが、この基板温度はネオペンタンの熱分解が促進される温度であれば良く、具体的には、４００℃以上１１００℃以下であれば良い。

炭化緩衝層１２の結晶性を安定させる工程では、基板１１をいったん室温（２５℃）まで冷却し、一定時間保持して炭化緩衝層１２の結晶性を安定させる。そして、炭化珪素単結晶膜１３を形成する工程では、基板１１を再び所定温度まで上昇させ、エピタキシャル層１３の原料ガスであるモノメチルシランガスを真空チャンバ内に３ｓｃｃｍ導入し、炭化緩衝層１２の一面１２ａにエピタキシャル層１３を所望の膜厚まで形成する。

基板１１の温度は、原料ガスであるモノメチルシランが熱分解可能な温度まで上昇される。本実施形態では、炭化緩衝層１２の形成温度と同じ９００℃まで上昇させるが、この基板温度は７００℃以上１１００℃以下であれば良い。

ここで、エピタキシャル層１３の原料ガスとして用いるモノメチルシラン（ＳｉＨ_３ＣＨ_３）は、分子中にシリコン原子と炭素原子を含むため、それ自体で炭化珪素膜を形成することが可能である。また、シリコン原子と炭素原子の組成比が１：１であるため、例えばジメチルシランやトリメチルシラン等の他のガス種を用いる場合に比べて、炭化珪素単結晶膜の組成比を良好に制御することができるという特徴がある。さらに、比較的低温で熱分解するため、エピタキシャル層１３を形成した後基板１１を室温に戻すときに、エピタキシャル層１３と基板１１（より詳しくは基板表面の単結晶シリコン膜）との間の熱膨張係数の違いによって、新たな結晶欠陥を引き起こす惧れも少ない。

以上の方法により基板１１上にエピタキシャル層１３を備えた半導体基板１０が完成したら、半導体基板１０をそのままパワーデバイス用半導体基板として出荷しても良いし、半導体基板１０上に、エピタキシャル層１３と格子整合し易い立方晶窒化ガリウム層をさらに成長させ、窒化ガリウム半導体装置を作製しても良い。

上述した本実施形態の半導体基板１０の製造方法によれば、低温で熱分解可能なネオペンタンとモノメチルシランを用いて炭化緩衝層１２とエピタキシャル層１３を形成するため、基板１１の表面の荒れ（シリコン原子の蒸発に起因するもの）を防止しつつ、炭化緩衝層１２上に結晶欠陥の少ないエピタキシャル層１３を製造することができる。

１０…半導体基板、１１…基板、１２…炭化緩衝層、１３…エピタキシャル層

Claims

一面に単結晶シリコン膜を有する基板の、前記一面上に炭化緩衝層を形成する第１の工程と、
前記炭化緩衝層上に炭化珪素単結晶膜を形成する第２の工程と、
を有し、
前記第１の工程は、前記基板の前記一面にネオペンタンガスを供給しながら第１の加熱を行う工程を含む、
ことを特徴とする半導体基板の製造方法。
前記第１の加熱は、４００℃以上１１００℃以下で行われることを特徴とする請求項１に記載の半導体基板の製造方法。
前記第２の工程は、前記炭化緩衝層の表面にモノメチルシランガスを供給しながら第２の加熱を行う工程を含むことを特徴とする請求項１または２に記載の半導体基板の製造方法。
前記第２の加熱は、７００℃以上１１００℃以下で行われることを特徴とする請求項３に記載の半導体基板の製造方法。