JP5471258B2 - 半導体基板とその製造方法 - Google Patents
半導体基板とその製造方法 Download PDFInfo
- Publication number
- JP5471258B2 JP5471258B2 JP2009230371A JP2009230371A JP5471258B2 JP 5471258 B2 JP5471258 B2 JP 5471258B2 JP 2009230371 A JP2009230371 A JP 2009230371A JP 2009230371 A JP2009230371 A JP 2009230371A JP 5471258 B2 JP5471258 B2 JP 5471258B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- buffer layer
- cobalt silicide
- cosi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の一態様は、3C−SiCに対してより格子ミスマッチの少ないバッファ層を形成することで、高品位(高品質)な炭化珪素単結晶膜を形成した半導体基板と、その製造方法を提供するものである。
本発明の半導体基板は、少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、
を含むことを特徴としている。
前記したようにxが1のコバルトモノシリサイド(CoSi)の格子定数は0.4447nmであり、xが2のコバルトジシリサイド(CoSi2)の格子定数は0.5367nmである。したがって、xが1〜2の範囲(1<x<2)のCoSixでは、格子定数が0.4447nm〜0.5367nmになると考えられる。そのため、xが適宜な値となるように調整することにより、バッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差(格子ミスマッチ)の少ないものとなる。
このようにすれば、格子定数が0.5430nmの単結晶シリコンに、格子定数が0.5367nmのCoSi2が接し、格子定数が0.4358nmの炭化珪素単結晶膜に、格子定数が0.4447nmのCoSiが接するので、単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差(格子ミスマッチ)の少ないものとなる。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差(格子ミスマッチ)の少ないものとなる。さらに、バッファ層を構成するコバルトシリサイド層内においても、xが連続的にあるいは段階的に変化しているので、バッファ層は内部に欠陥が少ない良好なものとなり、これの上に設けられた炭化珪素単結晶膜も高品位なものとなる。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶となるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜は高品位なものとなる。
本発明の半導体基板の製造方法は、少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、
を含むことを特徴としている。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、単結晶シリコン上にバッファ層を結晶成長させるのが比較的容易になり、したがってバッファ層を欠陥が少ない高品位なものに形成することができる。
前記したようにxが1〜2の範囲(1<x<2)のCoSixでは、格子定数が0.4447nm〜0.5367nmの範囲の混晶になると考えられる。そこで、xが1〜2の範囲の適宜な値となるようにバッファ層を形成することにより、バッファ層を、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差(格子ミスマッチ)の少ないものにすることができる。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差(格子ミスマッチ)の少ないバッファ層を形成することができる。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差(格子ミスマッチ)の少ないバッファ層を形成することができる。さらに、バッファ層を構成するコバルトシリサイド層内においても、xを連続的にあるいは段階的に変化させているので、バッファ層を内部に欠陥が少ない良好なものに形成することができ、したがってこれの上に高品位な炭化珪素単結晶膜を形成することができる。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶になるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜を高品位にすることができる。
図1は、本発明の半導体基板の一実施形態を示す断面図であり、図1中符号1は半導体基板10である。この半導体基板10は、単結晶シリコン基板(以下、シリコン基板と記す)1と、このシリコン基板1の一面1a上に形成されたバッファ層2と、このバッファ層2上に形成された炭化珪素単結晶膜3と、を有して構成されたものである。
第2のコバルトシリサイド層2bは、前記xが1を超え、かつ2未満の範囲となる層、つまりCoSix(ただし、1<x<2)からなる層である。
炭化珪素単結晶膜3に接する第3のコバルトシリサイド層2cは、前記xが1の層、つまりCoSi(コバルトモノシリサイド)からなる層である。
ここで、前記表に示したように、CoSi2(コバルトジシリサイド)及びCoSi(コバルトモノシリサイド)はその結晶系が共に立方晶であり、その格子定数は、CoSi2は0.5367nm、CoSiは0.4447nmである。
したがって、このバッファ層2上に形成された炭化珪素単結晶膜3も、格子ミスマッチが少ない、高品位(高品質)なものとなる。
まず、図2に示すようにシリコン基板1を用意する。続いて、このシリコン基板1の一面1aに形成された自然酸化膜を除去(洗浄)する。自然酸化膜の除去(洗浄)については、例えば、シリコン基板1を真空チャンバー内に配置し、減圧雰囲気下でアニール処理を行うことにより、一面1aに付着した自然酸化膜(SiO2)を除去する。
さらに、アニール処理に代えて、フッ化水素酸(HF)等のエッチング液でシリコン基板1の一面1aを事前にエッチングし、自然酸化膜を除去しておいてもよい。
このように基板温度と原料ガスの流量を調整すると、これら基板温度及び流量を少しずつ連続的に低下させることで、図3に示すように第2のコバルトシリサイド層2b(CoSix;1<x<2)が形成され、その後にシリコン基板1の温度を500℃に低下させたことで、第3のコバルトシリサイド層2c(CoSi)が形成される。すなわち、CoSi2の形成条件に対して基板温度を低下させ、シリコンソースガス(ジシランガス)とコバルトソースガス(ビス(シクロペンタジエニル)コバルトガス)との比を最適値に調整することで、低温域で安定なCoSiを形成することができる。
また、単結晶膜4の原料ガスとして用いるモノメチルシラン(SiH3CH3)は、分子中にシリコン原子と炭素原子とを含むため、それ自体で炭化珪素膜を形成することが可能になる。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、シリコン基板1上にバッファ層2を結晶成長させるのが比較的容易になり、したがってバッファ層2を欠陥が少ない高品位なものに形成することができる。
例えば、前記実施形態では、本発明の基板として単結晶シリコン基板を用いたが、例えば石英やガラス、プラスチック、ステンレス等からなる基板上に、単結晶シリコン膜を形成したものであってもよい。
Claims (6)
- 少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を二層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、を含み、
前記バッファ層は、前記単結晶シリコンと接する側に組成がCoSi2のコバルトシリサイド層を配置し、前記炭化珪素単結晶膜と接する側に組成がCoSiのコバルトシリサイド層を配置したことを特徴とする半導体基板。 - 前記バッファ層を構成するコバルトシリサイド層の組成をCoSixとすると、該バッファ層は、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて、前記CoSix中のxが2から1に段階的に変化していることを特徴とする請求項1記載の半導体基板。
- 前記炭化珪素単結晶膜が、立方晶炭化珪素の単結晶膜であることを特徴とする請求項1又は2に記載の半導体基板。
- 少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を二層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、を含み、
前記バッファ層を形成する工程では、前記単結晶シリコンと接する側に組成がCoSi2のコバルトシリサイド層を形成し、前記炭化珪素単結晶膜と接する側に組成がCoSiのコバルトシリサイド層を形成することを特徴とする半導体基板の製造方法。 - 前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をCoSixとすると、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記CoSix中のxが2から1に段階的に変化するように、前記バッファ層を形成することを特徴とする請求項4記載の半導体基板の製造方法。
- 前記炭化珪素単結晶膜を形成する工程では、立方晶炭化珪素の単結晶膜を形成することを特徴とする請求項4又は5に記載の半導体基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230371A JP5471258B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体基板とその製造方法 |
US12/887,005 US8431935B2 (en) | 2009-10-02 | 2010-09-21 | Semiconductor substrate with cobalt silicide buffer layer and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230371A JP5471258B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077478A JP2011077478A (ja) | 2011-04-14 |
JP5471258B2 true JP5471258B2 (ja) | 2014-04-16 |
Family
ID=43822511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009230371A Active JP5471258B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体基板とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8431935B2 (ja) |
JP (1) | JP5471258B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150025622A (ko) * | 2013-08-29 | 2015-03-11 | 삼성전자주식회사 | 반도체 구조물 및 그 제조방법 |
JP6248532B2 (ja) * | 2013-10-17 | 2017-12-20 | セイコーエプソン株式会社 | 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 |
CN110676162B (zh) * | 2018-07-03 | 2022-09-02 | 合肥晶合集成电路股份有限公司 | 金属硅化物层的形成方法、半导体器件及其形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2546730B2 (ja) * | 1990-02-16 | 1996-10-23 | 日本電信電話株式会社 | 酸化物薄膜形成用基板 |
US6909146B1 (en) * | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
JP4766642B2 (ja) * | 2001-09-06 | 2011-09-07 | コバレントマテリアル株式会社 | SiC半導体とSiCエピタキシャル成長方法 |
US8080826B1 (en) * | 2002-02-14 | 2011-12-20 | Rf Micro Devices, Inc. | High performance active and passive structures based on silicon material bonded to silicon carbide |
JP3909690B2 (ja) | 2002-09-06 | 2007-04-25 | 東芝セラミックス株式会社 | エピタキシャル成長によるSiC膜の製造方法 |
-
2009
- 2009-10-02 JP JP2009230371A patent/JP5471258B2/ja active Active
-
2010
- 2010-09-21 US US12/887,005 patent/US8431935B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8431935B2 (en) | 2013-04-30 |
JP2011077478A (ja) | 2011-04-14 |
US20110079793A1 (en) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5693946B2 (ja) | 単結晶3C−SiC基板の製造方法 | |
JP5576114B2 (ja) | 半導体バッファ構造 | |
US8986464B2 (en) | Semiconductor substrate and method for producing semiconductor substrate | |
JP2007273524A (ja) | 複層構造炭化シリコン基板の製造方法 | |
JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
JP4511378B2 (ja) | SOI基板を用いた単結晶SiC層を形成する方法 | |
JP5471258B2 (ja) | 半導体基板とその製造方法 | |
JP2015078093A (ja) | 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2008028277A (ja) | 半導体基板の製造方法 | |
JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
JP2006253617A (ja) | SiC半導体およびその製造方法 | |
JP5482051B2 (ja) | 半導体基板の製造方法 | |
JP4158607B2 (ja) | 半導体基板の製造方法 | |
JP6927429B2 (ja) | SiCエピタキシャル基板の製造方法 | |
WO2015097852A1 (ja) | 単結晶SiCエピタキシャル膜の形成方法 | |
JP2010225733A (ja) | 半導体基板の製造方法 | |
JP2013035731A (ja) | 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法 | |
JP2007261900A (ja) | 単結晶炭化シリコン基板の製造方法 | |
JP4766642B2 (ja) | SiC半導体とSiCエピタキシャル成長方法 | |
JP2011044505A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2008254941A (ja) | サファイア単結晶基板及びその製造方法 | |
JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4208078B2 (ja) | InN半導体及びその製造方法 | |
JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5471258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |