CN110676162B - 金属硅化物层的形成方法、半导体器件及其形成方法 - Google Patents

金属硅化物层的形成方法、半导体器件及其形成方法 Download PDF

Info

Publication number
CN110676162B
CN110676162B CN201810717248.8A CN201810717248A CN110676162B CN 110676162 B CN110676162 B CN 110676162B CN 201810717248 A CN201810717248 A CN 201810717248A CN 110676162 B CN110676162 B CN 110676162B
Authority
CN
China
Prior art keywords
layer
metal
metal silicide
substrate
buffer material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810717248.8A
Other languages
English (en)
Other versions
CN110676162A (zh
Inventor
张玉贵
方建智
彭康钧
林群证
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN201810717248.8A priority Critical patent/CN110676162B/zh
Priority to US16/119,277 priority patent/US10490647B1/en
Publication of CN110676162A publication Critical patent/CN110676162A/zh
Application granted granted Critical
Publication of CN110676162B publication Critical patent/CN110676162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

本发明提供了一种金属硅化物层的形成方法、半导体器件及其形成方法。通过在金属层和衬底之间形成缓冲材料层，从而在热退火工艺的过程中，可使金属层中的金属粒子能够在缓冲材料层的缓冲作用下穿过缓冲材料层，并扩散到衬底中，有利于减小金属粒子在衬底中的扩散速度和扩散深度，进而能够减缓金属和衬底中的硅的反应速度。如此一来，即能够有效降低所形成的金属硅化物发生聚集的风险，从而可避免在衬底中引发大量的针孔缺陷，并可改善所形成的金属硅化物层的界面粗糙度。

Description

金属硅化物层的形成方法、半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种金属硅化物层的形成方， 以及一种半导体器件及其形成方法。
背景技术
现代半导体领域中，金属硅化物通常是利用金属与硅反应生成，其被 广泛应用于多种半导体器件中，例如在晶体管中普遍利用金属硅化物实现 栅极和源漏极具备较较低电阻值。尤其是，随着半导体技术的发展，半导 体器件趋于更高的集成度以及进一步微型化，从而使得能够基于自对准工 艺形成的金属硅化物更为便利的应用于半导体器件的制备过程中。
图1a和图1b为现有的一种金属硅化物层的形成方法在其制备过程中 的结构示意图，金属硅化物层的形成方法例如包括：
首先，具体参考图1a所示，提供一衬底10，所述衬底10为硅衬底；
接着，继续参考图1a所示，形成一金属层20在所述衬底10上；
接着，具体参考图1b所示，执行热退火工艺，以使所述金属层20中 的金属粒子扩散至衬底10中，以使金属(M)与所述衬底10中的硅(Si) 反应生成金属硅化物(MSix)，以构成金属硅化物层30。
如图1b所示，基于现有的金属硅化物层的形成方法，所形成的金属硅 化物层30能够蔓延至衬底的较大深度位置中，从而使衬底10被大量的消 耗。以及，本申请的发明人通过对所形成的金属硅化物层进行大量分析后 发现，金属硅化物层中容易出现金属硅化物聚集(Agglomerations of MSix) 的问题，而金属硅化物聚集将直接导致在衬底中形成大量的针孔缺陷，并 且还会使得所构成的金属硅化物层30的表面粗糙，这不仅表现在金属硅化 物层30的顶表面为粗糙表面，还表现在金属硅化物层30与衬底10的界面 处呈现为不平整。
发明内容
本发明的目的在于提供一种金属硅化物层的形成方法，以解决现有的 金属硅化物层在其形成过程中，极易出现金属硅化物聚体的问题。
为解决上述技术问题，本发明提供一种金属硅化物层的形成方法，包 括：
提供一衬底，所述衬底的材质包括硅；
依次形成一缓冲材料层和一金属层在所述衬底上，所述金属层间隔所 述缓冲材料层覆盖所述衬底；以及，
执行热退火工艺，使所述金属层中的金属粒子穿过所述缓冲材料层并 扩散至所述衬底中，以和所述衬底中的硅反应，用于生成金属硅化物层， 并且所述缓冲材料层中的至少部分缓冲材料穿过所述金属层，以扩散至所 述金属硅化物层的上方。
可选的，在形成所述缓冲材料层之后还包括形成一硅材料层在所述缓 冲材料层上，并使所述金属层形成在所述硅材料层上：
其中，在执行所述热退火工艺时，所述金属层中的部分金属与所述硅 材料层中的硅反应，以及所述金属层中的另一部分金属扩散至所述衬底中 并和所述衬底中的硅反应，以用于共同形成所述金属硅化物层。
可选的，所述金属硅化物层包括第一层部和第二层部，所述第一层部 嵌入至所述衬底中，所述第二层部位于所述第一层部上并形成在所述衬底 的上方；
其中，所述金属层具有第一厚度，所述金属硅化物层的所述第二层部 具有第二厚度，所述金属层的所述第一厚度和所述金属硅化物层的所述第 二厚度的比值大于等于1:3.7。
可选的，在形成所述金属层之后，以及执行所述热退火工艺之前，还 包括：形成一覆盖层在所述金属层上，所述覆盖层用于隔离所述金属层与 含氧粒子。
可选的，所述覆盖层的材质包括氮化钛。
可选的，所述缓冲材料层的材质包括钛，以构成钛材料层。
可选的，所述缓冲材料层的所述钛材料层中还掺杂有氮离子。其中， 所述缓冲材料层的掺杂有氮离子的钛材料层中，氮原子和钛原子的百分比 比例小于等于10％。
可选的，所述金属层的材质包括钴、镍或钽。
可选的，执行所述热退火工艺以形成所述金属硅化物的方法包括：
执行第一热退火工艺，使所述金属层中的金属与硅反应生成金属硅化 中间产物，并构成金属硅化中间产物层；以及，
执行第二热退火工艺，所述第二热退火工艺的退火温度高于所述第一 热退火工艺的退火温度，以使所述金属硅化中间产物进一步生成所述金属 硅化物，用于构成所述金属硅化物层，并且所述金属硅化物中的硅含量大 于所述金属硅化中间产物中的硅含量。
可选的，在执行所述第一热退火工艺时，所述缓冲材料层中的至少部 分缓冲材料穿过所述金属层，以迁移至所述金属硅化中间产物层的上方； 以及，在执行所述第一热退火工艺之后，还包括：去除迁移至所述金属硅 化中间产物层上方的所述缓冲材料。
可选的，所述第一热退火工艺的退火温度介于500℃～600℃。
可选的，所述第二热退火工艺的退火温度介于650℃～900℃。
可选的，所述缓冲材料层的材质包括金属，并且所述缓冲材料层的金 属晶格具有网格状结构。
本发明的又一目的在于，提供一种半导体器件的形成方法，包括利用 如上所述的金属硅化物层的形成方法形成金属硅化物层。
可选的，所述半导体器件包括晶体管，所述金属硅化物层形成在所述 晶体管的栅极、源极和漏极上。
基于如上所述的半导体器件的形成方法，本发明还提供了一种半导体 器件，包括：衬底，所述衬底的材质包括硅；以及，金属硅化物层，形成 在所述衬底上，并且所述金属硅化物层中嵌入有导电粒子。
在本发明提供的金属硅化物层的形成方法中，通过在金属层和衬底之 间设置缓冲材料层，避免了衬底直接为金属层提高大量的硅，从而在热退 火工艺中，即可利用缓冲材料层减小金属层中的金属粒子在衬底中的扩散 速度和扩散深度，进而能够避免金属和硅生成金属硅化物的速度过快而导 致大量的金属硅化物不均匀成核(即，金属硅化物聚集)的问题。即，本 发明中的形成方法能够改善金属硅化物不均匀成核的问题，防止出现金属 硅化物不均匀成核时形成的大颗粒晶体，如此即可有效避免在衬底中产生 大量的针孔缺陷，并能够改善所形成的金属硅化物层的表面粗糙度(包括， 有利于改善金属硅化物层远离衬底的顶表面的粗糙度，以及改善金属硅化 物层和衬底之间的界面粗糙度)，如此即有利于减小所形成的金属硅化物层 的电阻值，并能够改善在金属硅化物层和衬底之间的漏电流现象。
因此，在将本发明提供的金属硅化物层的形成方法应用于半导体器件 中时，由于在形成金属硅化物层之后衬底中不存在大量的针孔缺陷，从而 能够确保半导体器件对应金属硅化物层的部分具备较低的电阻值；同时， 由于所形成的金属硅化物层的表面粗糙度被大大改善，并且金属硅化物层 和衬底之间的界面平整，从而有利于减小半导体器件的漏电流现象。
附图说明
图1a～图1b为现有的一种金属硅化物层的形成方法在其制备过程中的 结构示意图；
图2为本发明实施例一中的金属硅化物层的形成方法的流程示意图；
图3a～图3e为本发明实施例一中的金属硅化物层的形成方法在其制备 过程中的结构示意图；
图4a～图4f为本发明实施例二中的半导体器件的形成方法在其制备过 程中的结构示意图。
其中，附图标记如下：
10 衬底；
20 金属层；
30 金属硅化物层；
100/200 衬底；
110/210 缓冲材料层；
111 缓冲材料
120/220 硅材料层；
130/230 金属层；
131 金属粒子
140/240 覆盖层；
150a/250a 金属硅化中间产物层；
150/250 金属硅化物层；
151 第一层部
152 第二层部；
200G 栅极；
200I 侧墙；
200S 源极；
200D 漏极。
具体实施方式
如背景技术所述，现有技术中在制备金属硅化物层时，容易使衬底被 大量消耗，并会出现金属硅化物聚体的问题，从而导致所形成的金属硅化 物层其表面粗糙(包括金属硅化物层的外表面粗糙和金属硅化物层与衬底 的界面不平整)，并会引发大量的针孔缺陷在衬底中。如此，不仅不利于在 金属硅化物层上执行后续的工艺，并且还会导致金属硅化物层的电阻值增 大，同时还会产生较大的漏电流在金属硅化物层的区域中。
本申请的发明人通过大量研究发现，传统的金属硅化物层的形成方法 中之所以容易出现金属硅化物聚体的问题，其原因在于：在预定条件下， 金属层中的金属粒子能够快速扩散并与硅具备较快的反应速度，并且金属 层直接形成在衬底上，此时衬底可以为金属层提高大量的硅，从而在预定 条件下使金属层中的金属能够与硅快速反应并成核，进而形成较大尺寸的 金属硅化物晶体。如此，即导致了衬底被大量消耗，通常而言单位厚度的金属层需要消耗大约3.7倍单位厚度的衬底；以及，金属硅化物不均匀成 核而形成大尺寸晶体，直接导致针孔缺陷的形成和金属硅化物层表面粗糙 的问题。
为此，本发明提供了一种金属硅化物层的形成方法，通过在衬底上形 成缓冲材料层并使金属层形成在缓冲材料层上，避免了金属层直接形成在 衬底上，从而可减小金属粒子在衬底中的扩散速度和扩散深度，确保金属 和硅能够在稳定状况下生成金属硅化物，避免金属硅化物生成的过快而导 致大量的金属硅化物不均匀成核的问题。如此，则能够有效改善衬底中的 针孔缺陷，并提高所形成的金属硅化物层的表面粗糙度，有利于减小所形成的金属硅化物层的电阻值层，并能够改善金属硅化物层和衬底之间的漏 电流现象。
以下结合附图和具体实施例对本发明提出的金属硅化物层的形成方 法，以及半导体器件及其形成方法作进一步详细说明。根据下面说明，本 发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且 均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明实施例一中的金属硅化物层的形成方法的流程示意图， 图3a～图3e为本发明实施例一中的金属硅化物层的形成方法在其制备过程 中的结构示意图。以下结合附图对本实施例中在制备金属硅化物的各个步 骤进行详细说明。
步骤S100，具体参考图3a所示，提供一衬底100，所述衬底100的材 质包括硅。例如，所述衬底100可以为硅衬底或锗硅衬底等。在预定条件 下，所述衬底100中的硅(化学式：Si)可以与后续所形成的金属层中的金 属(化学式：M)反应以生成金属硅化物(化学式：MSiX)。其中，所述衬 底100的硅结构可以为多晶硅结构(c-Si)也可以为非晶硅结构(a-Si)，此 处不做限制。
如上所述，在后续的工艺中会在所述衬底100上形成金属层，当然本 实施例中还包括形成除了金属层之外的其他膜层在所述衬底100。优选的 方案中，在形成后续膜层于所述衬底上之前还包括：对所述衬底100执行 清洗工艺，以去除所述衬底100表面上的污染物或氧化物等。
需要说明的是，本实施例中通过对衬底100进行清洗，不仅仅是单纯 的为了提高衬底表面的清洁度，以利于后续工艺的执行；而且，基于清洁 度较高的衬底表面，在后续金属和衬底中的硅发生反应形成金属硅化物时， 即能够避免所形成的金属硅化物会以衬底上的污染颗粒物等为晶核而发生 团聚的问题。此外，通过对衬底100进行清洗，还能够进一步调整所述衬 底100和后续所形成的膜层之间的界面能量，避免各个界面位置上的界面能差异，防止局部区域的界面能过大而容易出现金属硅化物成核不均匀的 问题。
进一步的，对所述衬底所执行的所述清洗工艺中，其清洗剂例如包括 氢氟酸(DHF)或者缓冲氧化物刻蚀剂(Buffered Oxide Etch，BOE)，所述 缓冲氧化物刻蚀剂具体可采用氢氟酸溶液(HF)和氟化铵溶液(NH4F)混 合形成。
可选的方案中，还可进一步对执行清洗工艺至执行后续成膜工艺之间 的停滞时间进行管控。即，在对衬底执行清洗工艺之后，能够在预定时间 内执行成膜工艺以形成相应的膜层在所述衬底上，从而确保膜层能够形成 在清洁度较高的衬底上。具体的，可在执行清洗工艺之后的8个小时内执 行成膜工艺，以确保衬底的清洁度并避免衬底被自然氧化。
步骤S200，继续参考图3a所示，依次形成一缓冲材料层110和一金属 层130在所述衬底100上，所述金属层130间隔所述缓冲材料层110覆盖 所述衬底100。
即，所述缓冲材料层110用于间隔金属层130和衬底100，从而避免 了金属层130与衬底100的直接接触，相当于避免了衬底100为金属层130 直接提供大量的硅，有利于减缓金属层130中的金属和衬底100中的硅的 反应速度。以及，在所述缓冲材料层110的缓冲作用下，能够有效减小金 属层130中的金属粒子扩散至衬底100中的速度，以及还可相应的减缓金 属粒子在衬底中的扩散速度和扩散深度，以进一步避免金属和衬底中的硅 反应速度过快的问题。通过减缓金属和硅的反应速度，从而可以有效改善 所形成的金属硅化物发生聚集的问题，进而可防止由于金属硅化物的聚集 而产生大量的针孔缺陷在所述衬底中。
可以理解的是，缓冲材料层110并不是用于绝对阻挡金属层130中的 金属粒子往衬底100中扩散的，而是用于缓冲金属粒子往衬底100的扩散 速度，并能够进一步减缓金属粒子在衬底中的扩散速度。基于此，所述缓 冲材料层110可以采用具有网格状晶体结构的材质形成，以使所述金属层 130中的金属粒子能够从所述缓冲材料层110的网格间隙中穿过。例如， 可采用金属材质形成所述缓冲材料层110，其中缓冲材料层的金属晶格具 有网格状结构。具体的，所述缓冲材料层110的金属材质可进一步包括钛 (Ti)，以构成钛材料层，所述钛材料层的晶格结构即具备网格状形貌。可 选的方案中，所述缓冲材料层110的钛材料层中还掺杂有氮离子，可以认 为，掺杂有氮离子的钛材料层构成了氮化钛层(化学式：TiNX)。通过在钛 材料层中掺杂氮离子，有利于提高所述钛材料层的致密性，使所述缓冲材料层110具备较好的强度。
此外，所述缓冲材料层110还能够用于从所述金属层130的下方隔离 含氧粒子，以避免金属层130被氧化。
具体而言，在衬底100中或者在形成缓冲材料层110的前述工艺中会 有含氧粒子的残留，并且金属层130也极易被氧化，因此例如在传统的形 成方法中直接将金属层形成在衬底上时，则极易导致金属层在其与衬底的 界面上被氧化而形成金属氧化物。然而，所形成的金属氧化层不仅会构成 金属扩散阻障层而阻挡金属粒子往衬底中扩散，进而不利于金属硅化物的 形成；并且，后续所形成的金属硅化物还会以所述金属氧化层为晶核而不均匀成核，使金属硅化物层和衬底的界面粗糙，这将直接导致所形成的金 属硅化物层的阻值偏高，甚至出现较大漏电流的问题。
相比于传统的形成方法，本实施例中在所述金属层130和所述衬底100 之间设置有缓冲材料层110，以有效隔绝含氧粒子从所述金属层130的下 方侵蚀所述金属层130，进一步提高后续所形成的金属硅化物层的品质。 尤其是，能够保护金属层130靠近衬底的部分不被氧化。
其中，所述缓冲材料层110可以直接对含氧粒子进行物理隔离，还可 以通过缓冲材料层110与含氧粒子的化学作用吸附含氧粒子，以实现对含 氧粒子的化学隔离。具体的，可使所述缓冲材料层其缓冲材料的晶体中存 在有用于与含氧粒子键合的化学键，从而可利用化学键合的方式捕获所述 含氧粒子。
本实施例中，所述缓冲材料层110的材质包括掺杂有氮离子的钛材料 层(即，TiNX)，此时可进一步通过控制钛材料层中的氮含量，以使所述掺 杂有氮离子的钛材料层具有较强的吸附或捕获含氧粒子的能力，避免含氧 粒子穿过缓冲材料层110而与金属层130反应。即，由于钛材料层中的氮 含量被控制在预定范围内，以使钛材料层中还具有用于与含氧粒子键合的 化学键。应当认识到，在调整所述缓冲材料层110的氮含量时，可基于所述缓冲材料层110的致密性和隔绝含氧粒子的能力权衡考量。在一个具体 的实施例中，例如可使所述掺杂有氮离子的钛材料层(TiNX)中，氮原子 和钛原子的百分比比例小于等于10％(即，TiNX中，X≦0.1)。
此外，在需要调整所述缓冲材料层110对金属层130中的金属粒子的 缓冲强度时，还可考量所述缓冲材料层110的厚度。通过调节所述缓冲材 料层110的厚度，以进一步辅助调整所述缓冲材料层110的缓冲强度，使 所述金属粒子能够在预定速度下穿过所述缓冲材料层110。例如，可使所 述缓冲材料层110的厚度介于10埃～40埃。
进一步的，所述金属层130的材质可基于需形成的金属硅化物层的类 型选用相应的金属材质。例如，当需要形成的金属硅化物(MSiX)为硅化 镍(NiSi2)、硅化钽(TaSi2)或硅化钴(CoSi2)等，则可相应的采用镍(Ni)、 钽(Ta)或钴(Co)等材质形成所述金属层130。
其中，金属钴(Co)由于其晶格结构与硅(Si)的晶格结构类似，皆 为立方晶格体系，并且硅化钴(CoSi2)本身具备较低的片电阻(sheet Resistance)和良好的热稳定性(Thermal stability)，因此被大量应用于现代半 导体制造中(例如，用于制备接触垫结构等)。基于此，本实施例中以形成 硅化钴(CoSi2)为例进行解释说明，因此本实施例中的金属层130的材质 相应的包括钴(Co)。以及，所述金属层130的厚度可根据后续需形成的金属硅化物层的厚度相应的调整，本实施例中可使所述金属层130的厚度介 于70埃～160埃之间。
继续参考图3a所示，优选的方案中，在形成所述缓冲材料层110之后， 还包括：形成一硅材料层120在所述缓冲材料层110上。其中，所述硅材 料层120中的硅也能够与金属层130中的金属反应并生成金属硅化物。因 此，通过预设所述硅材料层120，从而能够在金属硅化物的生成过程中对 硅的消耗进行补偿，进而可以减小衬底100的消耗量。
本实施例中，所述硅材料层120形成在所述缓冲材料层110上，所述 金属层130形成在所述硅材料层120上。如此一来，在预定条件下(例如， 在执行热退火工艺以使金属和硅能够发生反应的条件下)，可使金属层130 中的金属能够优先消耗硅材料层120中的硅，进一步避免衬底100被过度 消耗。可选的，所述硅材料层120的厚度例如介于20埃～50埃之间。
需要说明的是，本实施例中，通过形成所述硅材料层120，不仅能够 减小衬底的消耗，并且基于衬底不会被过度消耗的同时，能够进一步改善 所形成的金属硅化物发生聚体的问题，有利于减少甚至避免在衬底中出现 针孔缺陷。
具体而言，在传统的形成方法中，金属层中的金属均是与衬底中的硅 反应，并使所形成的大量金属硅化物均是嵌入至衬底中，因此在形成金属 硅化物层时大量的金属硅化物极易在衬底中聚集，从而引发大量的针孔缺 陷。然而，本实施例中的金属层130其部分金属与硅材料层120中的硅反 应，进而所生成的金属硅化物位于所述衬底100的上方；以及，金属层130 中的另一部分金属则与衬底中的硅反应，进而使所生成的金属硅化物嵌入于衬底100中。即，本实施例中，可使最终所形成的金属硅化物仅部分嵌 入至所述衬底100中，从而可减小金属硅化物在衬底中发生聚集的风险， 进而可改善针孔缺陷。
继续参考图3a所示，优选的方案中，在形成所述金属层130之后，还 包括：形成覆盖层140在所述金属层130上。所述覆盖层140可用于隔离 所述金属层130与含氧粒子，以从所述金属层130的上方避免金属层130 被氧化。
与缓冲材料层110类似的，所述覆盖层140也可以用于对含氧粒子进 行物理隔离，还可以通过覆盖层140与含氧粒子的化学作用吸附含氧粒子， 以实现对含氧粒子的化学隔离。例如，可使所述覆盖层140的材料其晶格 中存在有用于与含氧粒子键合的化学键，从而可利用化学键合的方式捕获 所述含氧粒子。
作为一个具体的实施例，所述覆盖层140的材质也可包括氮化钛 (TiNX)，并且还可对覆盖层140的氮化钛(TiNX)材料中的氮含量进行调 整，以确保所述覆盖层140中的氮化钛对含氧粒子的捕获能力。例如，可 使所述覆盖层140的氮化钛(TiNX)材料中，氮原子和钛原子的百分比比 例小于等于10％(即，TiNX中，X≦0.1)。
此外，本实施例中，所述覆盖层140直接覆盖所述金属层130，从而 还能够用于对所述金属层130中的金属活化能进行调整，以进一步控制金 属和硅的反应速度。其中，所述金属活化能是指金属从常态转变为容易发 生化学反应的活跃状态时所需要的能量。
步骤S300中，具体参考图3b～图3e所示，执行热退火工艺，使所述 金属层130中的金属粒子131穿过所述缓冲材料层110并扩散至所述衬底 100中，以和所述衬底100中的硅反应，用于生成金属硅化物层150，并且 所述缓冲材料层110中的至少部分缓冲材料111穿过所述金属层130，以 扩散至所述金属硅化物层150的上方。
本实施例中，在所述缓冲材料层110和所述金属层130之间还形成有 硅材料层120，因此在热退火工艺中，金属层130中的部分金属与硅材料 层120中的硅反应以生成金属硅化物，金属层130中的另一部分金属穿过 所述缓冲材料层110并扩散至衬底100中，以和衬底100中的硅反应并生 成金属硅化物，两者共同用于构成金属硅化物层150。
重点参考图3b和图3c所示，在热退火过程中，所述金属层130中的 金属粒子131穿过所述缓冲材料层110，以迁移至所述缓冲材料层110的 下方，此时，可以认为所述缓冲材料层110中的至少部分缓冲材料111相 对的迁移至所述金属层130的上方。即，金属层130中的金属粒子131穿 过所述缓冲材料层110时，所述缓冲材料层110的至少部分缓冲材料111对应的穿过所述金属层130，进而在执行所述热退火工艺之后，即可使所 述缓冲材料层110迁移至所述金属硅化物层150的上方。当然，缓冲材料 层110中可能还存在有少量的缓冲材料111未移动至所述金属硅化物层150 的上方，残留的少量缓冲材料111即嵌入在所述金属硅化物层150中。
本实施例中，所述缓冲材料层110的材质包括轻掺杂氮的钛金属，由 于在热退火的高温条件下，钛金属较为活跃，因此能够主动穿过硅材料层 120和金属层130而扩散至最终所形成的金属硅化物层150的上方。此外， 需要说明的是，在热退火工艺中，基于金属层130的金属粒子131向下扩 散而使缓冲材料层110的钛金属相对的被动向上扩散，以及在高温条件下 钛金属自身的主动向上扩散，这两者的共同作用下实现缓冲材料层110向 上迁移。
此外，基于本实施例中的缓冲材料层110的材质包括轻掺杂氮的钛金 属，因此当缓冲材料层110中的部分缓冲材料111未移动至所述金属硅化 物层150的上方时，那么在对所述金属硅化物层150进行元素分析，则能 够分析出残留的钛元素。应当认识到，虽然会有少量残余的缓冲材料111 嵌入在金属硅化物层150中，然而由于缓冲材料层110的缓冲材料111采 用具备导电性能的金属形成，那么残余的缓冲材料111即为具备导电性能 的导电粒子，因此并不会对最终所形成的金属硅化物层150的电阻值造成 影响。
进一步的，执行所述热退火工艺以使金属层130中的金属和硅反应， 以形成所述金属硅化物层150的方法具体包括如下步骤。
步骤一，重点参考图3b和图3c所示，执行第一热退火工艺，以使所 述金属层130中的金属与硅材料层中的硅和衬底中的硅反应，以形成金属 硅化中间产物层150a。即，在该步骤中，金属(M)和硅(Si)反应生成 金属硅化中间产物(MSiY)，并构成了金属硅化中间产物层150a。
本实施例中，第一热退火工艺采用较低的温度条件(退火温度例如可 介于500℃～600℃)，以避免金属和硅反应速度过快，并使所述金属层130 中的金属在较慢的反应速度下被不完全硅化而形成金属硅化中间产物 (MSiY)，所述金属硅化中间产物例如为一硅化钴(CoSi)或为一硅化二钴 (CoSi1/2)等。以及，可以在惰性气体的环境下执行所述第一热退火工艺， 从而可防止退火过程中所述金属被氧化的问题，所述惰性气体例如为氮气(N2)或氩气等(Ar)。
此外，如上所述，在金属层130的上方覆盖有覆盖层140，所述覆盖 层140能够调整金属层130中金属的活化能，以辅助降低金属与硅的反应 活跃度。并且，在所述覆盖层140的覆盖下，还可使所述金属硅化中间产 物层150a的界面平整，即，在所述覆盖层140的应力作用下，能够抑制所 形成的金属硅化中间产物由于团聚或不均匀成核而形成较大尺寸的晶体颗 粒，防止所构成的金属硅化中间产物层150a的界面粗糙。
继续参考图3b所示，在执行第一热退火工艺以形成金属硅化中间产物 的同时，缓冲材料层110中的缓冲材料111即已能够向上扩散，并移动至 所述金属硅化中间产物层150a的上方。图3c中示意性的示出了缓冲材料 层中还残留有少量的缓冲材料111扩散停止在所形成的金属硅化中间产物 层150a中。
步骤二，具体参考图3d所示，可选的方案中，在形成所述金属硅化中 间产物层150a之后，即可去除所述覆盖层140和迁移至所述金属硅化中间 产物层150a上方的缓冲材料层110。以及，在此过程中还可进一步去除所 述金属层中未与硅发生反应的部分。
具体的，可采用湿法刻蚀工艺去除所述覆盖层150a和所述缓冲材料层 110。本实施例中，所述湿法刻蚀工艺所采用的刻蚀剂例如为SC1清洗剂和 SC2清洗剂中的一种或其组合。其中，SC1清洗剂包括氨水(NH4OH)溶液 和过氧化氢(H2O2)混合液；以及，SC2清洗剂包括盐酸(HCl)和过氧化 氢(H2O2)的混合液。
步骤三，具体参考图3e所示，执行第二热退火工艺，所述第二热退火 工艺的退火温度高于所述第一热退火工艺的退火温度，以使所述金属硅化 中间产物(MSiY)进一步被硅化，以生成所述金属硅化物(MSiX)，所述金 属硅化物(MSiX)中的硅含量大于所述金属硅化中间产物(MSiY)中的硅含 量(即，X﹥Y)，从而构成所述金属硅化物层150。
本实施例中，通过第二热退火工艺，即可使一硅化钴(CoSi)或一硅 化二钴(CoSi1/2)进一步硅化生成二硅化钴(CoSi2)。以及，在该步骤中， 所述第二热退火工艺的退火温度例如介于650℃～900℃。可选的方案中， 在惰性气体的环境下执行所述第二热退火工艺，所述惰性气体例如为氮气 (N2)或氩气等(Ar)。
重点参考图3e所示，所形成的金属硅化物层150包括第一层部151和 第二层部152，所述第一层部151嵌入至所述衬底100中，所述第二层部 152位于所述第一层部151上并形成在所述衬底100的上方。可以理解的 是，所述金属硅化物层150中所述第一层部151的厚度即对应在金属硅化 物层的形成过程中衬底的消耗量，即所述衬底100在高度方向上的消耗量 与第一层部151的厚度相同或相近。
具体的，所述金属层130具有第一厚度，所述金属硅化物层150的所 述第一层部151具有第二厚度，本实施例中，可使所述金属层130的所述 第一厚度和所述第一层部151的所述第二厚度的比值大于等于1:3.7。即， 对于单位厚度的金属层130，所述衬底的消耗量小于等于3.7倍的单位厚度 值。即，利用本实施例中的形成方法能够有效减少衬底的消耗量，甚至可 以使最终所形成的第一层部151的厚度小于第二层部152的厚度。
实施例二
在半导体领域中，金属硅化物被普遍应用于半导体器件中，例如在晶 体管中，通常可通过自对准工艺将金属硅化物层形成在晶体管的栅极 (gate)、源极(Source)和漏极(Drain)上，以用于构成接触垫结构。
图4a～图4e为本发明实施例二中的半导体器件的形成方法在其制备过 程中的结构示意图。以下参考附图，并以形成具有晶体管的半导体器件为 例，对本实施例中的半导体器件的形成方法进行解释说明。其中，半导体 器件的形成方法即包括如上所述的金属硅化层的形成方法。
首先，参考图4a所示，提供一衬底200，所述衬底200的材质包括硅， 以及在所述衬底200上形成有一晶体管，所述晶体管具有栅极200G、源极 200S和漏极200D，此为晶体管的常规设置，此处不做赘述。
其中，晶体管的栅极200G的材质包括硅，所述栅极200G的材质可进 一步为多晶硅。以及，在所述栅极200G的侧壁上还形成有侧墙200I，以隔 离保护所述栅极200G的侧壁。
本实施例中，晶体管为平面型晶体管(即，栅极200G形成在衬底的表 面上)。然而还应当认识到，在其他实施例中，晶体管还可以为沟槽型晶体 管(即，栅极200G形成在所述衬底中)。
接着，执行清洗工艺，以去除所述衬底表面的污染物及自然氧化物层， 并在对所述衬底进行清洗之后的8个小时内，执行成膜工艺，以形成缓冲 材料层210在所述衬底200上。
其中，所述缓冲材料层210沿着所述衬底上晶体管的表面形貌保形的 覆盖所述晶体管，以使所述缓冲材料层210覆盖所述晶体管的栅极200G的 顶部、侧墙200I、源极200S和漏极200D。
接着，具体参考图4b所示，形成一硅材料层220在所述晶体管的所述 栅极200G、源极200S和漏极200D上。
具体的，所述硅材料层220的形成方法例如包括：首先，沉积一硅材 料薄膜在所述衬底200上，所述硅材料薄膜保形的覆盖所述晶体管的栅极 200G、侧墙200I、源极200S和漏极200D；接着，执行刻蚀工艺，以去除 所述硅材料薄膜中覆盖所述侧墙200I的部分，并保留硅材料薄膜中覆盖栅 极200G、源极200S和漏极200D的部分，以构成所述硅材料层220。其中， 可利用光刻工艺并结合湿法刻蚀工艺部分去除所述硅材料薄膜，所述湿法 刻蚀工艺的刻蚀剂例如包括氢氟酸和硝酸的混合液。
接着，具体参考图4c所示，依次形成一金属层230和一覆盖层240在 所述衬底200上，所述金属层230和所述覆盖层240均可保形的覆盖所述 衬底的表面。
接着，具体参考图4d所示，执行第一热退火工艺，以使金属层230中 的金属与硅反应，并生产金属硅化中间产物层250a在所述晶体管的栅极 200G、源极200S和漏极200D上。
具体的，在第一热退火工艺中，金属层230中的部分金属与硅材料层 220中的硅反应，以及金属层230中的部分金属穿过缓冲材料层210与和 衬底200中的硅反应，并共同形成金属硅化中间产物层250a。以及，在该 步骤中，缓冲材料层210中的至少部分缓冲材料能够迁移至所述金属硅化 中间产物层250a的上方。
此外，在具体的实施例中，部分金属层230可能未与硅发生反应，此 时未发生反应的金属层230可仍然位于所述缓冲材料层210的上方。
接着，具体参考图4e所示，去除所述覆盖层240和迁移至金属硅化中 间产物层250a上方的所述缓冲材料层210。以及，在该步骤中还可进一步 去除所述金属层230中未发生反应的部分。
接着，具体参考图4f所示，执行第二热退火工艺，以使所述金属硅化 中间产物层进一步硅化形成金属硅化层250。
至此，即可在晶体管的栅极200G、源极200S和漏极200D上形成所述 金属硅化层250。如实施例一所述的，通过设置缓冲材料层210、硅材料层 220和覆盖层240，有利于提高所形成的金属硅化物层250的品质，改善金 属硅化物层250的界面粗糙度；同时，还能够减小衬底的消耗。尤其是， 例如本实施例中金属硅化物层形成在源极200S和漏极200D上，其中源极 200S和漏极200D的厚度通常较薄，因此当采用传统的形成方法形成金属 硅化物层时，则大量的衬底消耗将极易导致源极和漏极被穿通的问题。本 实施例中，通过减小衬底的消耗，能够确保所述晶体管的正常性能。
根据如上所述的半导体器件的形成方法所形成的半导体器件，相应的 包括：衬底和形成在所述衬底上的金属硅化物层。并且，在所述金属硅化 物层中还嵌入有残余的缓冲材料(例如，导电粒子)。
进一步的，所述半导体器件中的所述金属硅化物层相应的包括第一层 部和第二层部，所述第一层部嵌入至所述衬底中，所述第二层部形成在所 述第一层部上并位于所述衬底的上方。可选的方案中，所述第一层部的厚 度小于的所述第二层部的厚度。
综上所述，本发明提供的金属硅化物的形成方法中，利用缓冲材料层 间隔金属层和衬底，以避免金属层与衬底直接接触，从而在热退火工艺中， 可以利用缓冲材料层控制金属层中的金属在衬底中的扩散速度，防止金属 在衬底中扩散速度过快，进而可以有效缓解所形成的金属硅化物聚集的问 题，有利于改善所形成的金属硅化层的表面粗糙度，并避免在衬底中引发 大量的针孔缺陷。基于本发明提供的金属硅化物层的形成方法所制备出的 半导体器件中，由于所形成的金属硅化物层具备平整的表面，并与衬底之 间的界面也呈现为平整界面，因此有利于减小所形成的半导体器件对应金 属硅化物层的电阻值，并能够改善半导体器件对应金属硅化物层区域的漏 电流现象。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的 都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即 可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何 限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰， 均属于权利要求书的保护范围。

Claims (13)

1.一种金属硅化物层的形成方法，其特征在于，包括：
提供一衬底，所述衬底的材质包括硅；
依次形成一缓冲材料层和一金属层在所述衬底上，所述金属层间隔所述缓冲材料层覆盖所述衬底，所述缓冲材料层的材质包括钛而构成钛材料层，所述钛材料层中还掺杂有氮离子，并且氮原子和钛原子的百分比比例小于等于10％；以及
执行热退火工艺，使所述金属层中的金属粒子穿过所述缓冲材料层并扩散至所述衬底中，以和所述衬底中的硅反应，用于生成金属硅化物层，并且所述缓冲材料层中的至少部分缓冲材料穿过所述金属层，以迁移至所述金属硅化物层的上方。
2.如权利要求1所述的金属硅化物层的形成方法，其特征在于，在形成所述缓冲材料层之后还包括形成一硅材料层在所述缓冲材料层上，并使所述金属层形成在所述硅材料层上；
其中，在执行所述热退火工艺时，所述金属层中的部分金属与所述硅材料层中的硅反应，以及所述金属层中的另一部分金属扩散至所述衬底中并和所述衬底中的硅反应，以用于共同形成所述金属硅化物层。
3.如权利要求2所述的金属硅化物层的形成方法，其特征在于，所述金属硅化物层包括第一层部和第二层部，所述第一层部嵌入至所述衬底中，所述第二层部位于所述第一层部上并形成在所述衬底的上方；
其中，所述金属层具有第一厚度，所述金属硅化物层的所述第一层部具有第二厚度，所述金属层的所述第一厚度和所述第一层部的所述第二厚度的比值大于等于1:3.7。
4.如权利要求1所述的金属硅化物层的形成方法，其特征在于，在形成所述金属层之后，以及执行所述热退火工艺之前，还包括：
形成一覆盖层在所述金属层上，所述覆盖层用于隔离所述金属层与含氧粒子。
5.如权利要求4所述的金属硅化物层的形成方法，其特征在于，所述覆盖层的材质包括氮化钛。
6.如权利要求1所述的金属硅化物层的形成方法，其特征在于，所述金属层的材质包括钴、镍或钽。
7.如权利要求1所述的金属硅化物层的形成方法，其特征在于，执行所述热退火工艺以形成所述金属硅化物的方法包括：
执行第一热退火工艺，使所述金属层中的金属与硅反应生成金属硅化中间产物，并构成金属硅化中间产物层；以及，
执行第二热退火工艺，所述第二热退火工艺的退火温度高于所述第一热退火工艺的退火温度，以使所述金属硅化中间产物进一步生成所述金属硅化物，用于构成所述金属硅化物层，并且所述金属硅化物中的硅含量大于所述金属硅化中间产物中的硅含量。
8.如权利要求7所述的金属硅化物层的形成方法，其特征在于，在执行所述第一热退火工艺时，所述缓冲材料层中的至少部分缓冲材料穿过所述金属层，以迁移至所述金属硅化中间产物层的上方；以及，在执行所述第一热退火工艺之后，还包括：去除迁移至所述金属硅化中间产物层上方的所述缓冲材料。
9.如权利要求7所述的金属硅化物层的形成方法，其特征在于，所述第一热退火工艺的退火温度介于500℃～600℃。
10.如权利要求7所述的金属硅化物层的形成方法，其特征在于，所述第二热退火工艺的退火温度介于650℃～900℃。
11.如权利要求1～10任一项所述的金属硅化物层的形成方法，其特征在于，所述缓冲材料层的材质包括金属，并且所述缓冲材料层的金属晶格具有网格状结构。
12.一种半导体器件的形成方法，其特征在于，包括：利用如权利要求1所述的金属硅化物层的形成方法形成金属硅化物层。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述半导体器件包括晶体管，所述金属硅化物层形成在所述晶体管的栅极、源极和漏极上。
CN201810717248.8A 2018-07-03 2018-07-03 金属硅化物层的形成方法、半导体器件及其形成方法 Active CN110676162B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810717248.8A CN110676162B (zh) 2018-07-03 2018-07-03 金属硅化物层的形成方法、半导体器件及其形成方法
US16/119,277 US10490647B1 (en) 2018-07-03 2018-08-31 Method of forming metal silicide layer, semiconductor device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810717248.8A CN110676162B (zh) 2018-07-03 2018-07-03 金属硅化物层的形成方法、半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110676162A CN110676162A (zh) 2020-01-10
CN110676162B true CN110676162B (zh) 2022-09-02

Family

ID=68617914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810717248.8A Active CN110676162B (zh) 2018-07-03 2018-07-03 金属硅化物层的形成方法、半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US10490647B1 (zh)
CN (1) CN110676162B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113094866B (zh) * 2021-02-25 2022-08-26 全芯智造技术有限公司 半导体工艺的仿真方法
CN113078102B (zh) 2021-03-24 2022-04-29 长鑫存储技术有限公司 半导体结构的制备方法
CN115101629B (zh) * 2022-07-19 2024-01-23 杭州海康微影传感科技有限公司 光电探测器的制备方法
CN117438297B (zh) * 2023-12-18 2024-02-27 合肥晶合集成电路股份有限公司 一种半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073191A (ko) * 2004-12-24 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 실리사이드 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175030B1 (ko) * 1995-12-07 1999-04-01 김광호 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
EP1530800B1 (en) * 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
KR100763898B1 (ko) * 2003-08-02 2007-10-05 삼성전자주식회사 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자
JP5471258B2 (ja) * 2009-10-02 2014-04-16 セイコーエプソン株式会社 半導体基板とその製造方法
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
US8722526B2 (en) * 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
KR20150025622A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 반도체 구조물 및 그 제조방법
CN105448690B (zh) * 2014-08-22 2018-10-26 中国科学院上海微系统与信息技术研究所 一种利用石墨烯插入层外延生长金属/半导体材料的方法
CN106611704A (zh) * 2015-10-26 2017-05-03 北京大学 一种超薄硅化物的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073191A (ko) * 2004-12-24 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 실리사이드 형성방법

Also Published As

Publication number Publication date
CN110676162A (zh) 2020-01-10
US10490647B1 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN110676162B (zh) 金属硅化物层的形成方法、半导体器件及其形成方法
US6562718B1 (en) Process for forming fully silicided gates
CN101432860B (zh) 用于形成自对准金属硅化物接触的方法
US7396767B2 (en) Semiconductor structure including silicide regions and method of making same
US7829461B2 (en) Method for fabricating semiconductor device
US7560780B2 (en) Active region spacer for semiconductor devices and method to form the same
CN202487541U (zh) 一种半导体结构
JP2011146465A (ja) 半導体装置およびその製造方法
JPH0758773B2 (ja) 半導体装置の製造方法及び半導体装置
US20070059878A1 (en) Salicide process
WO2011066750A1 (zh) 全硅化金属栅电极的制备方法
CN202601574U (zh) 一种半导体结构
US7416934B2 (en) Semiconductor device
US8536053B2 (en) Method for restricting lateral encroachment of metal silicide into channel region
JP2006128605A (ja) 半導体装置の製造方法
CN102569089B (zh) 半导体器件的形成方法
WO2013166630A1 (zh) 半导体器件制造方法
CN102569048B (zh) 自对准金属硅化物的形成方法
US20080061385A1 (en) Manufacturing method of a semiconductor device
US7517780B2 (en) Method for eliminating polycide voids through nitrogen implantation
US11637018B2 (en) Barrier layer for contact structures of semiconductor devices
JP2004319592A (ja) 半導体装置及びその製造方法
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
US7851316B2 (en) Fabrication method of semiconductor device
KR100699594B1 (ko) 반도체 소자의 실리사이드 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Applicant after: Hefei crystal integrated circuit Co.,Ltd.

Address before: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province

Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant