CN113078102B - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN113078102B
CN113078102B CN202110313214.4A CN202110313214A CN113078102B CN 113078102 B CN113078102 B CN 113078102B CN 202110313214 A CN202110313214 A CN 202110313214A CN 113078102 B CN113078102 B CN 113078102B
Authority
CN
China
Prior art keywords
layer
contact metal
metal layer
contact
cobalt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110313214.4A
Other languages
English (en)
Other versions
CN113078102A (zh
Inventor
张标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110313214.4A priority Critical patent/CN113078102B/zh
Publication of CN113078102A publication Critical patent/CN113078102A/zh
Priority to PCT/CN2021/109179 priority patent/WO2022198869A1/zh
Priority to US17/603,450 priority patent/US11854881B2/en
Application granted granted Critical
Publication of CN113078102B publication Critical patent/CN113078102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及一种半导体结构的制备方法，包括：在硅衬底上形成接触金属层；执行等离子体处理工艺，在接触金属层的表面形成隔氧层；执行硅化反应工艺，将接触金属层转化为金属硅化物层。上述半导体结构的制备方法，通过等离子体工艺在接触金属层的表面形成隔氧层以达到隔绝氧元素的目的，从而减少后续金属硅化物层表面的氧化层形成，进而降低了金属与非金属的接触电阻，提高了器件良率；并且，上述制备方法工艺步骤简单，有利于提高机台的使用效率，且避免了金属靶材的使用，有利于降低生产成本。

Description

半导体结构的制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构的制备方法。
背景技术
在半导体工艺中，钴互连是连接金属与非金属的一项重要技术，它能够有效降低金属与非金属之间的接触电阻，进而有效地提高器件性能。
传统技术中金属硅化制程工艺为：
在低温条件下沉积钴，之后曝大气氧原子附着在钴薄膜表面，后经过高温热退火处理形成硅化钴。虽然该制程较稳定，但是由于钴薄膜中存在氧，容易在退火过程中在硅化钴的表面形成氧化层，因此易导致金属与非金属之间的接触电阻增加进而影响器件性能。
发明内容
基于此，有必要针对传统的钴互连技术较难降低接触电阻并减少成本的问题，提供一种改进的半导体结构的制备方法。
一种半导体结构的制备方法，包括：
在硅衬底上形成接触金属层；
执行等离子体处理工艺，在所述接触金属层的表面形成隔氧层；
执行硅化反应工艺，将所述接触金属层转化为金属硅化物层。
在其中一个实施例中，所述执行等离子体处理工艺，在所述接触金属层的表面形成隔氧层，包括：于所述接触金属层的表面通入含氮等离子体，所述含氮等离子体与所述接触金属层反应，在所述接触金属层的表面形成所述隔氧层。
在其中一个实施例中，所述等离子体处理工艺在第一温度下进行，所述硅化反应工艺在第二温度下进行，所述第一温度小于所述第二温度。
在其中一个实施例中，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，所述接触金属层暴露在大气氛围下，所述制备方法还包括，执行所述等离子体处理工艺，去除所述接触金属层中的氧。
在其中一个实施例中，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，所述接触金属层处在真空环境下。
在其中一个实施例中，所述含氮等离子体的通入流量为3000sccm～5000sccm，所述第一温度为100℃～300℃。
在其中一个实施例中，所述将所述接触金属层转化为金属硅化物层，包括：对所述接触金属层进行热处理，以将所述接触金属层转化为所述金属硅化物层。
在其中一个实施例中，所述隔氧层具有预设的热分解温度，所述预设的热分解温度小于或等于所述第二温度。
在其中一个实施例中，所述预设的热分解温度为300℃～400℃，所述第二温度为500℃～900℃。
在其中一个实施例中，所述接触金属层的材料包括钴。
在其中一个实施例中，所述隔氧层的材料包括氮化钴。
在其中一个实施例中，所述在硅衬底上形成接触金属层包括：在所述硅衬底上形成接触窗口，通过沉积工艺在所述接触窗口的侧壁及底表面形成所述接触金属层。
在其中一个实施例中，所述沉积工艺包括物理气相沉积、化学气相沉积和原子层沉积工艺中的任一种。
在其中一个实施例中，所述将所述接触金属层转化为金属硅化物层之后，还包括：于所述金属硅化物层上沉积形成阻挡层。
在其中一个实施例中，所述将所述接触金属层转化为金属硅化物层之后，还包括：执行清洗反应，去除残留的所述接触金属层，于所述金属硅化物层上沉积形成阻挡层。
上述半导体结构的制备方法，通过等离子体工艺在接触金属层的表面形成隔氧层以达到隔绝氧元素的目的，从而减少后续金属硅化物层表面的氧化层形成，进而降低了金属与非金属的接触电阻，提高了器件良率；另一方面，上述制备方法工艺步骤简单，有利于提高机台的使用效率，且避免了金属靶材的使用，有利于降低生产成本。
附图说明
为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例制备方法的步骤流程图；
图2中的(a)图至(d)图示出了图1所示实施例形成金属-非金属互连结构的各阶段示意图；
图3为本申请另一实施例制备方法的步骤流程图；
图4为图3所示实施例曝大气时的结构示意图；
图5为本申请又一实施例制备方法的步骤流程图；
图6中的(a)图至(e)图示出了本申请又一实施例形成金属-非金属互连结构的各阶段示意图。
元件标号说明：
100、硅衬底，110、介电层，200、接触金属层，300、隔氧层，400、金属硅化物层，500、阻挡层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在集成电路的制备过程中，一般首先通过沉积工艺在硅衬底表面沉积Co/Ni/Ti，再通过热退火工艺形成硅化钴(CoSix)/硅化镍(NiSix)/硅化钛(TiSix)以降低接触电阻，之后通过沉积一层薄膜来防止后续填充钨金属的扩散污染，但在形成CoSix/NiSix/TiSix的过程中，CoSix/NiSix/TiSix的表面很容易因为氧化而有一层SiO2存在，进而使得接触电阻增大，严重时甚至可能导致断路。
为避免在CoSix/NiSix/TiSix表面形成氧化物增大接触电阻，还可先在高温条件下沉积钴形成高阻相硅化钴，随后在高真空条件下沉积氮化钛形成阻隔层从而达到隔绝氧气的作用，之后再通过热退火处理形成低阻相硅化钴。但是，在生产过程中上述方法需使用钛靶材，导致成本较高，且工艺复杂度也较高，也不利于提高器件良率。
基于上述缺陷，本发明提出一种改进的半导体结构的制备方法，通过在接触金属层表面形成隔氧层以达到隔绝氧元素的目的，包括：在硅衬底上形成接触金属层；执行等离子体处理工艺，在接触金属层的表面形成隔氧层；执行硅化反应工艺，将接触金属层转化为金属硅化物层。上述制备方法可有效降低金属-非金属互连结构中存在氧化物的缺陷，提高器件良率，且工艺步骤简单，有利于减少成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。
请参考图1，本发明的半导体结构的制备方法包括以下步骤：
S100、在硅衬底上形成接触金属层。
具体的，如图2的(a)图所示，硅衬底100可包括多晶硅衬底或单晶硅衬底，例如可以是绝缘体上硅(SOI)基底、绝缘体上层叠硅(SSOI)基底、绝缘体上层叠锗化硅(S-SiGeOI)基底、绝缘体上锗化硅(SiGeOI)基底或绝缘体上锗(GeOI)基底等。
S200、执行等离子体处理工艺，在接触金属层的表面形成隔氧层。
具体的，如图2的(b)图所示，可于接触金属层200的表面通入等离子体，以使等离子体与接触金属层200反应，从而在接触金属层200的表面形成隔氧层300。隔氧层300可有效地隔绝氧气，避免接触金属层200吸入外界环境中的氧，进而可避免在后续工艺中形成氧化层，使得硅衬底100与金属间的接触电阻增加。
除此之外，还可以在通入等离子体前在接触金属层200的表面通入前驱体，使该前驱体与等离子体反应形成隔氧层300。如此，一方面，有利于形成隔氧性能佳的隔氧层300，另一方面，相比于前一种形成隔氧层300的方式，也有利于减少接触金属层200形成隔氧层300的消耗量，从而保障后续金属硅化物的形成量。
S300、执行硅化反应工艺，将接触金属层转化为金属硅化物层。
具体的，如图2的(c)图所示，在执行硅化反应后，可使接触金属层200转化为金属硅化物层400。由于在接触金属层200的表面先形成了隔氧层300，因此，可减少接触金属层200中氧元素的增加，从而减少后续在接触金属层200表面氧化层的形成，进而降低接触电阻。
其中，硅化反应工艺可包括热处理工艺，步骤S200中优选形成具备热不稳定性的隔氧层300。如此，隔氧层300既可以使接触金属层200隔绝氧气，也能在后续热处理工艺中被去除，不会增加半导体结构的高度，也不会影响器件性能。
上述半导体结构的制备方法，通过等离子体工艺在接触金属层200的表面形成隔氧层300以达到隔绝氧元素的目的，从而减少后续金属硅化物层400表面的氧化层形成，进而降低了金属与非金属的接触电阻，提高了器件良率；另一方面，上述制备方法工艺步骤简单，有利于提高机台的使用效率，且避免了金属靶材的使用，有利于降低生产成本。
在一实施例中，接触金属层的材料包括钴，且步骤S300包括：于接触金属层的表面通入含氮等离子体，含氮等离子体与接触金属层反应，在接触金属层的表面形成隔氧层。
具体的，请继续参考图2，可通过沉积工艺在硅衬底100上形成钴层(即接触金属层200)，并在钴层的表面通入还原性的含氮等离子体，使含氮等离子体与钴层反应形成氮化钴层(即隔氧层300)，接着，执行硅化反应工艺(即对钴层进行热处理)，使钴层转化为硅化钴层(即金属硅化物层400)，从而方便后续金属与硅衬底100连接，降低金属与硅衬底100之间的接触电阻；同时，由于氮化钴具有热不稳定性，易在后续热处理工艺中分解为钴和氮气，从而将氮化钴作为隔氧层300，既可以使接触金属层200隔绝氧气，也能在后续热处理工艺中使氮化钴被分解去除，不会增加半导体结构的高度，也不会影响器件性能，除此之外，本发明的隔氧层300无需使用钛靶材即可形成，从而还有利于降低制备成本。
在另一实施例中，接触金属层的材料包括钴，且在步骤S300前，还包括：于接触金属层的表面通入含钴前驱体，以使含钴前驱体与含氮等离子体反应生成氮化钴(隔氧层)。
具体的，在沉积完钴层后，可在钴层的表面通入含钴前驱体，再通入还原性的含氮等离子体，以使含钴前驱体与含氮等离子体反应生成氮化钴层，接着，执行硅化反应工艺(即对钴层进行热处理)，使钴层转化为硅化钴层。通过使用含钴前驱体来形成氮化钴，一方面，有利于形成隔氧性能佳的隔氧层300，另一方面，由于氮化钴具有热不稳定性，易在后续热处理工艺中分解为钴和氮气，因此相比于前一种形成隔氧层300的方式，采用含钴前驱体还有利于减少钴层形成氮化钴的消耗量，从而保障后续硅化钴的形成量。进一步的，含钴前驱体可通过化学气相沉积(CVD)工艺沉积在钴层的表面，含钴前驱体的材料可以是六羰基二钴(CCTBA)或三羰基亚硝酰基钴(Co(CO)3NO)等，技术人员可根据实际情况进行选择，本发明对此不做限制。
进一步的，可以通过调节含钴前驱体与含氮等离子体的比例以及处理时间，来调节CoxN层中的X值以及CoxN的厚度，最终可形成具有1nm-5nm厚度的CoxN。在一个实施例中，CoxN的厚度可以为2-3nm。通过控制CoxN的厚度满足上述关系，有利于在形成隔氧层实现较佳隔氧效果的同时，节省反应时间，减少等离子体的消耗，从而降低制备成本。
在一实施例中，等离子体处理工艺在第一温度下进行，硅化反应工艺在第二温度下进行，第一温度小于第二温度。具体的，请继续参考图2，仍旧以接触金属层200为钴层为例，隔氧层300为氮化钴，含氮等离子体工艺的处理温度(即第一温度)可以是100℃～300℃，优选的，第一温度为200℃；含氮等离子体的通入流量可以为3000sccm～5000sccm，制程时长可以为5s～20s，等离子体的通入功率可为500W～1000W；氮化钴的热分解温度可以为300℃～400℃；硅化反应工艺的热处理温度(即第二温度)可以为500℃～900℃。可以看到，第一温度低于氮化钴的热分解温度，而第二温度则明显高于氮化钴的热分解温度，从而氮化钴可通过第一温度下的等离子体处理工艺形成在钴层上，并在执行第二温度下的硅化反应工艺时发生充分的热分解而被完全去除。如此，氮化钴既可以使钴层隔绝氧气，也能在后续热处理工艺中被去除，不会增加半导体结构的高度，也不会影响器件性能。
在一实施例中，请参考图3，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，接触金属层暴露在大气氛围下，该制备方法还包括，执行等离子体处理工艺，去除接触金属层中的氧。
具体的，如图4所示，在形成接触金属层200后，接触金属层200会有一段时间暴露在大气中。以钴层作为接触金属层200为例，由于钴具备吸氧特性，当钴层暴露在大气中时，氧分子会进入钴层内或是附着在钴层表面，从而若不去除钴层中的氧并在钴层表面形成隔氧层300(如氮化钴)，则容易在后续的硅化反应工艺中生成氧化层而增大接触电阻。通入还原性等离子体后，可通过氧化还原反应去除钴层中的氧，同时等离子体与钴层反应形成氮化钴层(即隔氧层)。而在采用含钴前驱体的方式形成隔氧层的方案中，可通入较长时间的含氮等离子体，以通过氧化还原反应完全去除钴层中的氧，进而达到隔绝氧元素的目的。
进一步的，可采用氨气等离子体来去除钴层中的氧，具体的反应式可表示如下：
Figure BDA0002990116370000091
可以看到，钴可以和氧以及氨气等离子体在高温下反应生成氮化钴和水蒸气，从而有效地将钴层中的氧去除。生成的氮化钴附着在钴层表面，并可在执行硅化反应时发生热分解形成钴及其他产物，从而能够在实现隔氧效果的同时减少钴的消耗。
在另一实施例中，如图5所示，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，接触金属层处在真空环境下。通过将沉积完接触金属层的半导体结构放置在真空环境中，可避免接触金属层中吸入氧元素，从而无需去除接触金属层中的氧，等离子体可直接与接触金属层反应或与前驱体反应在接触金属层表面形成隔氧层，如此有利于节约等离子体的通入量，降低制备成本。
在一实施例中，步骤S100包括：在硅衬底上形成接触窗口，通过沉积工艺在接触窗口的侧壁及底表面形成接触金属层。
具体的，如图6的(a)图所示，硅衬底100上形成有接触窗口，接触窗口包括设置在接触窗口底部的硅衬底100以及设置在接触窗口两侧的介电层110，通过沉积工艺在接触窗口的侧壁以及底表面上形成一层接触金属层200，接触金属层200的材料为钴。其中沉积工艺包括物理气相沉积、化学气相沉积和原子层沉积工艺中的任一种。
进一步的，接触窗口可以按照下述方法制备。首先，提供硅衬底100，接着，提供光刻掩膜，此光刻掩膜具有不透光的光刻掩膜图案与位于此不透光的光刻掩膜图案周围的局部曝光图案。透过光刻掩膜对光刻胶材料层进行曝光工艺。继续再对曝光后的光刻胶材料层进行显影，以形成图案化光刻胶层。之后，再利用此图案化光刻胶层为蚀刻掩膜，对衬底材料层进行刻蚀，进而形成图案化材料层。最后，移除图案化光刻胶层。值得注意的是，上述图案化光刻胶层是在曝光工艺的时候，通过局部曝光图案以改变不透光的光刻掩膜图案周围的曝光量，因而使得光刻胶材料层产生局部曝光，而产生具有侧壁的图案化光刻胶层。在一较佳实施例中，上述的局部曝光图案例如是由至少一个条状遮光图案所构成。光刻掩膜具有不透光的光刻掩膜图案与位于此不透光的光刻掩膜图案周围的两个局部曝光图案。其中，每一个局部曝光图案例如具有条状遮光图案，通过此局部曝光图案可以改变不透光的光刻掩膜图案边缘的曝光量，进而可以将光刻胶材料层的边缘局部曝光，而形成侧壁具有倾斜度的图案化光刻胶层。当然，每一个局部曝光图案中，也可以设置多个条状遮光图案，而并非限定在单一个条状遮光图案的情形。光刻掩膜上的局部曝光图案也可以是由多个块状遮光图案所构成，其排列于局部曝光图案中，以控制曝光量而形成局部曝光的效果。可以理解的是，上述条状遮光图案或块状遮光图案也可以是其它的任意形状，只要能够使不透光的遮光图案周围具有局部曝光效果即可。
进一步的，如图6的(b)图所示，接触金属层200暴露在大气氛围下，氧分子进入接触金属层200内或是附着在接触金属层200表面。进一步的，如图6的(c)图所示，执行等离子体处理工艺，在接触金属层200的表面形成隔氧层300。进一步的，如图6的(d)图所示，执行硅化反应工艺，将接触金属层200转化为金属硅化物层400。在一较佳实施例中，接触金属层200的材料包括钴，等离子体包括含氮等离子体，从而含氮等离子体可与接触金属层200反应生成氮化钴作为隔氧层300。由于氮化钴具有热不稳定性，易在后续热处理工艺中分解为钴和氮气，从而将氮化钴作为隔氧层300，既可以使接触金属层200隔绝氧气，也能在后续热处理工艺中使氮化钴被分解去除，不会增加半导体结构的高度，也不会影响器件性能。在另一较佳实施例中，接触金属层200的材料包括钴，可于接触金属层200的表面通入含钴前驱体，以使含钴前驱体与含氮等离子体反应生成氮化钴。通过上述方式，有利于增加接触窗口底部硅衬底100上的金属硅化物的量，同时也会在接触窗口侧壁上形成钴。如此，当后续的金属沉积在接触窗口内时，可有效抑制铜的电子迁移现象。
在一实施例中，在步骤S300后，还包括步骤：
S400、于金属硅化物层上沉积形成阻挡层。
未避免衬底中离子向后续沉积的金属(例如铜)扩散，可在金属与金属硅化物层之间设置阻挡层，以阻挡离子迁移，保证器件性能。具体的，该阻挡层可以是氮化钛。另一方面，氮化钛也与助于提高金属与接触金属层200及金属硅化物层400之间的粘附效果。以图2的(d)图为例，为阻挡离子迁移同时提高金属硅化物层400与后续沉积的金属的粘附效果，可在金属硅化物层400上沉积形成一层阻挡层500；又以图6的(e)图为例，在接触窗口中，为阻挡离子迁移同时提高未反应完的接触金属层200、金属硅化物层400与后续沉积的金属的粘附效果，可在金属硅化物层400上沉积形成一层阻挡层500。
在另一实施例中，还可先执行清洗反应，以去除残留的所述接触金属层200，再于金属硅化物层400上沉积形成阻挡层500。通过清洗反应，可去除未反应完的接触金属层200以及未反应完的隔氧层300，有利于降低器件厚度，进一步保障器件性能。可以理解的是，技术人员可根据实际情况进行选择是否去除未反应完的接触金属层200以及未反应完的隔氧层300，本申请对此不做限制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种半导体结构的制备方法，其特征在于，包括：
在硅衬底上形成接触金属层；
执行等离子体处理工艺，在所述接触金属层的表面形成隔氧层；
执行硅化反应工艺，将所述接触金属层转化为金属硅化物层；
所述执行等离子体处理工艺，在所述接触金属层的表面形成隔氧层，包括：
于所述接触金属层的表面通入含氮等离子体，所述含氮等离子体与所述接触金属层反应，在所述接触金属层的表面形成所述隔氧层，所述隔氧层在后续热处理工艺中被分解去除。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述等离子体处理工艺在第一温度下进行，所述硅化反应工艺在第二温度下进行，所述第一温度小于所述第二温度。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，所述接触金属层暴露在大气氛围下，所述制备方法还包括，执行所述等离子体处理工艺，去除所述接触金属层中的氧。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，在硅衬底上形成接触金属层后，在执行等离子体处理工艺前，所述接触金属层处在真空环境下。
5.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述含氮等离子体的通入流量为3000sccm～5000sccm，所述第一温度为100℃～300℃。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述将所述接触金属层转化为金属硅化物层，包括：
对所述接触金属层进行热处理，以将所述接触金属层转化为所述金属硅化物层。
7.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述隔氧层具有预设的热分解温度，所述预设的热分解温度小于或等于所述第二温度。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述预设的热分解温度为300℃～400℃，所述第二温度为500℃～900℃。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述接触金属层的材料包括钴。
10.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述隔氧层的材料包括氮化钴。
11.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在硅衬底上形成接触金属层包括：在所述硅衬底上形成接触窗口，通过沉积工艺在所述接触窗口的侧壁及底表面形成所述接触金属层。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述沉积工艺包括物理气相沉积、化学气相沉积和原子层沉积工艺中的任一种。
13.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述将所述接触金属层转化为金属硅化物层之后，还包括：
于所述金属硅化物层上沉积形成阻挡层。
14.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述将所述接触金属层转化为金属硅化物层之后，还包括：执行清洗反应，去除残留的所述接触金属层，于所述金属硅化物层上沉积形成阻挡层。
CN202110313214.4A 2021-03-24 2021-03-24 半导体结构的制备方法 Active CN113078102B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110313214.4A CN113078102B (zh) 2021-03-24 2021-03-24 半导体结构的制备方法
PCT/CN2021/109179 WO2022198869A1 (zh) 2021-03-24 2021-07-29 半导体结构的制备方法
US17/603,450 US11854881B2 (en) 2021-03-24 2021-07-29 Method of making a metal silicide contact to a silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313214.4A CN113078102B (zh) 2021-03-24 2021-03-24 半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN113078102A CN113078102A (zh) 2021-07-06
CN113078102B true CN113078102B (zh) 2022-04-29

Family

ID=76613626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313214.4A Active CN113078102B (zh) 2021-03-24 2021-03-24 半导体结构的制备方法

Country Status (3)

Country Link
US (1) US11854881B2 (zh)
CN (1) CN113078102B (zh)
WO (1) WO2022198869A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078102B (zh) 2021-03-24 2022-04-29 长鑫存储技术有限公司 半导体结构的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512546A (zh) * 2002-12-26 2004-07-14 ̨������·����ɷ����޹�˾ 栅极接触窗的形成方法
CN102054655A (zh) * 2009-10-30 2011-05-11 无锡华润上华半导体有限公司 监控退火机台温度的方法
CN102117744A (zh) * 2010-01-05 2011-07-06 无锡华润上华半导体有限公司 自对准金属硅化物的形成方法
CN102122613A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法
CN102738006A (zh) * 2012-05-04 2012-10-17 上海华力微电子有限公司 一种用于45纳米及以下技术节点的金属前介质集成工艺
CN104205302A (zh) * 2012-03-28 2014-12-10 应用材料公司 实现无缝钴间隙填充的方法
CN104319236A (zh) * 2014-11-07 2015-01-28 上海华力微电子有限公司 自对准金属硅化物的形成方法
CN104835777A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN110066984A (zh) * 2013-09-27 2019-07-30 应用材料公司 实现无缝钴间隙填充的方法
CN110942984A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种硅化钴膜的制备方法
CN111987039A (zh) * 2019-05-22 2020-11-24 无锡华润上华科技有限公司 半导体器件制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019127A1 (en) * 1997-02-14 2002-02-14 Micron Technology, Inc. Interconnect structure and method of making
KR20060016269A (ko) 2004-08-17 2006-02-22 삼성전자주식회사 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 금속배선 형성 방법
US20080124923A1 (en) 2006-11-24 2008-05-29 Jeon Dong Ki Fabricating Method of Semiconductor Device
JP2009049207A (ja) 2007-08-20 2009-03-05 Spansion Llc 半導体装置の製造方法
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
US7846841B2 (en) * 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
KR102366295B1 (ko) * 2015-09-15 2022-02-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN110676162B (zh) 2018-07-03 2022-09-02 合肥晶合集成电路股份有限公司 金属硅化物层的形成方法、半导体器件及其形成方法
CN110911265A (zh) 2018-09-17 2020-03-24 长鑫存储技术有限公司 在氮化钛生成工艺中去除氧化硅的方法
US11424132B2 (en) * 2018-11-03 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling contact resistance in cobalt-titanium structures
US11469139B2 (en) * 2019-09-20 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-up formation of contact plugs
CN113078102B (zh) 2021-03-24 2022-04-29 长鑫存储技术有限公司 半导体结构的制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512546A (zh) * 2002-12-26 2004-07-14 ̨������·����ɷ����޹�˾ 栅极接触窗的形成方法
CN102054655A (zh) * 2009-10-30 2011-05-11 无锡华润上华半导体有限公司 监控退火机台温度的方法
CN102117744A (zh) * 2010-01-05 2011-07-06 无锡华润上华半导体有限公司 自对准金属硅化物的形成方法
CN102122613A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法
CN104205302A (zh) * 2012-03-28 2014-12-10 应用材料公司 实现无缝钴间隙填充的方法
CN102738006A (zh) * 2012-05-04 2012-10-17 上海华力微电子有限公司 一种用于45纳米及以下技术节点的金属前介质集成工艺
CN110066984A (zh) * 2013-09-27 2019-07-30 应用材料公司 实现无缝钴间隙填充的方法
CN104835777A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN104319236A (zh) * 2014-11-07 2015-01-28 上海华力微电子有限公司 自对准金属硅化物的形成方法
CN110942984A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种硅化钴膜的制备方法
CN111987039A (zh) * 2019-05-22 2020-11-24 无锡华润上华科技有限公司 半导体器件制备方法

Also Published As

Publication number Publication date
US20230064568A1 (en) 2023-03-02
CN113078102A (zh) 2021-07-06
WO2022198869A1 (zh) 2022-09-29
US11854881B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
KR100591157B1 (ko) 반도체 소자의 제조방법
JP4142753B2 (ja) スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JP2005175121A (ja) 半導体装置の製造方法および半導体装置
JPH11238736A (ja) 半導体デバイスの製造方法
CN102263033A (zh) 半导体器件的制造方法
TW200425411A (en) Integrating n-type and p-type metal gate transistors
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
CN113078102B (zh) 半导体结构的制备方法
CN101339904B (zh) 半导体器件的制造方法
US20060130746A1 (en) Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide
JPH11224863A (ja) 半導体装置及びその製造方法
JP3492973B2 (ja) 半導体装置の製造方法
JP2004128314A (ja) 半導体装置の製造方法
JPH10144625A (ja) 半導体装置の製造方法
JP3023189B2 (ja) 半導体装置の製造方法
JP2798321B2 (ja) 半導体装置の製造方法
JPH02172218A (ja) 半導体装置の製造方法
JPH0878358A (ja) 半導体装置の製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
US9379024B2 (en) Method for manufacturing a microelectronic device including depositing identical or different metallic layers on the same wafer
US6486048B1 (en) Method for fabricating a semiconductor device using conductive oxide and metal layer to silicide source + drain
WO2024025855A1 (en) Bottom up molybdenum gapfill
KR20010058570A (ko) 코발트 실리사이드 게이트 형성 방법
KR20030053658A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant