CN102569089B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN102569089B CN102569089B CN201010616772.XA CN201010616772A CN102569089B CN 102569089 B CN102569089 B CN 102569089B CN 201010616772 A CN201010616772 A CN 201010616772A CN 102569089 B CN102569089 B CN 102569089B
- Authority
- CN
- China
- Prior art keywords
- side wall
- semiconductor device
- substrate
- auxiliary side
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的形成方法，包括：提供衬底，及位于衬底上的栅极结构及位于所述栅极结构两侧的侧墙；在所述侧墙的表面形成辅助侧墙；在暴露出的衬底和辅助侧墙的表面形成金属层；对所述金属层进行退火，在所述衬底内形成金属硅化物，所述辅助侧墙用于阻止金属层向侧墙内进行横向扩散，避免在侧墙上形成金属硅化物。本发明通过在侧墙上形成辅助侧墙，加大了位于栅极结构两侧衬底内的金属硅化物的间距，避免金属扩散形成的金属硅化物增强沟道区的漏电性能，进一步避免源/漏区和栅极电连接，以提高半导体器件性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
自对准硅化物技术是一种通过在栅电极和源/漏区上形成金属硅化物层，从而减小栅电极和源/漏区的电阻的工艺技术。广泛地应用硅化镍层和硅化钴层作为金属硅化物层。专利公开号为CN101432860A的中国专利申请中提供了一种将硅化镍层作为金属硅化物的技术方案。
通过镍自对准硅化物技术形成的硅化镍层可以具有不同的组成比率。例如，硅化镍层可以是Ni2Si层，NiSi层或NiSi2层中的任何一种。其中，不同的硅化物成分由反应过程中镍与硅的比例决定，最初反应时镍原子剂量充分，与硅反应生成Ni2Si层，随着反应过程的进行，镍原子逐步扩散至硅层中，硅的比例上升，所述Ni2Si层转化成NiSi层，若镍原子继续在硅中进行扩散，若所述硅的比例高于镍的比例，则所述NiSi层将转化为NiSi2层。
图1至图4为现有技术形成镍硅化物结构示意图，具体包括：首先如图1所示，提供衬底001，所述衬底001上形成有栅极结构及位于所述栅极结构两侧衬底001内的源区和漏区，所述栅极结构包括依次位于所述衬底001上的栅极氧化层021和栅极022，所述栅极022和栅极氧化层021两侧还形成有侧墙030；继续参考图1，在暴露的衬底001表面及侧墙030表面形成镍层040。
如图2所示，对镍层040进行第一退火，经过所述第一退火，镍层040中的镍可以与衬底001中的硅进行反应，生成第一镍硅化物051。所述第一镍硅化物051为Ni2Si层。
如图3所示，对镍层040进行选择性刻蚀，所述刻蚀溶液为氢氟酸溶液，去除位于衬底001表面和侧墙030表面未进行反应的镍层。
如图4所示，对所述第一镍硅化物051进行第二退火，经过所述第二退火，位于所述衬底001内的第一镍硅化物051继续与衬底001中的硅进行反应，形成第二镍硅化物062，及位于栅极结构表面的第二镍硅化物062。所述第二镍硅化物062为NiSi层。
继续参考图4，由于镍的扩散，尤其是横向扩散，会造成镍硅化物由衬底001的源区和漏区向位于栅极氧化层021下方的沟道区进行扩散，同时因为所述镍硅化物具有一定的导电性，增强了沟道区的漏电。
同时，如图2所示，所述侧墙030的表面还具有部分的硅悬挂键，所述硅悬挂键将与镍层040反应，进而在所述侧墙030表面上形成镍硅化物，所述镍硅化物具有导电性能，将使得衬底内的源区/漏区和栅极022进行电连接，严重影响半导体器件的导电性能。
进一步地，如图3所示，在去除位于衬底001表面和侧墙030表面的镍层时，位于侧墙030上的镍硅化物不能完全被清除，导致所述侧墙030上还残余有部分的镍硅化物，所述镍硅化物具有导电性能，进一步可能导致衬底001内的源/漏区和栅极022电连接，严重影响半导体器件的导电性能。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，避免金属扩散形成的金属硅化物增强沟道区的漏电性能，进一步避免源/漏区和栅极电连接，以提高半导体器件性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，及位于衬底上的栅极结构及位于所述栅极结构两侧的侧墙；
在所述侧墙的表面形成辅助侧墙；
在暴露出的衬底和辅助侧墙的表面形成金属层；
对所述金属层进行退火，在所述衬底内形成金属硅化物，所述辅助侧墙用于阻止金属层向侧墙内进行横向扩散，避免在侧墙上形成金属硅化物。
可选的，所述辅助侧墙为氧化硅、氮化硅、非晶碳中的一种。
可选的，所述辅助侧墙的厚度范围为2nm～10nm。
可选的，形成所述金属硅化物后，还包括去除所述辅助侧墙。
可选的，所述金属层为镍金属层。
可选的，所述金属层为钴金属层。
可选的，所述退火包括：对形成有镍金属层的衬底进行第一温度退火，形成Ni2Si层；对形成Ni2Si层的衬底进行第二温度退火，形成NiSi层。
可选的，所述第一退火和第二退火工艺之间还包括：利用刻蚀溶液选择性地蚀刻所述镍金属层，去除位于所述衬底表面上未反应的镍金属层。
可选的，去除位于所述衬底表面上未反应的镍金属层后，还包括位于去除所述辅助侧墙。
可选的，所述辅助侧墙的去除方法可以为湿法去除或者是干法去除。
可选的，所述第一退火温度为250℃至550℃。
可选的，所述第二退火温度范围为350～650℃。
可选的，所述刻蚀溶液为氢氧化胺和过氧化氢的混合物或者为硫酸和过氧化氢的混合物。
与现有技术相比，上述方案具有以下优点：
本发明通过在侧墙上形成辅助侧墙后，接着在所述辅助侧墙和衬底表面上形成金属层，并通过对所述金属层进行退火，以在所述衬底表面上形成金属硅化物，所述辅助侧墙加大了位于栅极结构两侧衬底内的金属硅化物的间距，避免了因金属硅化物的横向扩散增强沟道区的漏电性能；
同时因为所述辅助侧墙位于侧墙和金属层间，可以阻止所述金属层横向扩散至所述侧墙内，避免在所述侧墙上形成金属硅化物而导致的源漏区和栅极的电连接的现象，提高了半导体器件的电学可靠性能。
进一步地，在所述衬底表面形成有所述金属硅化物后，还包括去除所述辅助侧墙，可以进一步避免因为金属层硅化过程对栅极结构导电性能的影响，提高半导体器件的电学性能。
附图说明
图1至图4是现有技术中金属硅化物形成方法结构示意图。
图5至图10是本发明一个实施例的半导体器件的形成方法结构示意图。
具体实施方式
参考图1至图4，现有技术形成金属硅化物的过程中，因为金属扩散形成的金属硅化物会增强源漏区之间的漏电现象，且侧墙上未被完全去除的镍硅化物造成的源/漏区和栅极电连接，严重降低半导体的导电性能的可靠性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，及位于衬底上的栅极结构及位于所述栅极结构两侧的侧墙；在所述侧墙的表面形成辅助侧墙；在暴露出的衬底和辅助侧墙的表面形成金属层；对所述金属层进行退火，在所述衬底内形成金属硅化物，所述辅助侧墙用于阻止金属层向侧墙内进行横向扩散，避免在侧墙上形成金属硅化物。
本发明通过在侧墙上形成辅助侧墙，再在所述辅助侧墙和衬底表面上形成金属层，以在所述衬底表面上形成金属硅化物，辅助侧墙加大了位于栅极结构两侧衬底内的金属硅化物的间距，避免了因金属硅化物的横向扩散增强沟道区的漏电性能；同时因为所述辅助侧墙位于侧墙和金属层间，可以阻止所述金属层横向扩散至所述侧墙内，避免在所述侧墙上形成金属硅化物而导致的源漏区和栅极的电连接的现象，提高了半导体器件的电学可靠性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
首先如图5所示，提供衬底101，所述衬底101上形成有栅极结构及位于所述栅极结构两侧衬底101内的源区和漏区，所述栅极结构包括位于所述衬底101上的栅极氧化层130及位于栅极氧化层130上的栅极122。所述栅极结构的表面还形成有侧墙130，所述侧墙130为氧化硅、氮化硅之一或者氧化硅和氮化硅的组合。
参考图7，在所述侧墙130的表面形成辅助侧墙131，所述辅助侧墙131的厚度范围为2nm～10nm，所述辅助侧墙131的形成方法可以首先采用化学气相沉积法。
所述辅助侧墙131的厚度过小，如小于2nm，将很难起到阻止后续形成的金属层横向扩散至所述侧墙130的作用；反之，若所述辅助侧墙131过大，如大于10nm，则会减小后续形成在衬底源区和漏区内的金属硅化物的尺寸，进而降低半导体器件的可靠性。
所述辅助侧墙131的材料为氧化硅、氮化硅、非晶碳中的一种。具体地，所述辅助侧墙131与侧墙130的接触面的物质是不同的，如若所述侧墙130为氧化硅，则所述辅助侧墙131为氮化硅或者是非晶碳；若所述侧墙130为氧化硅，则所述辅助侧墙131的材料为氮化硅或者非晶碳；若所述侧墙130为氧化硅-氮化硅-氧化硅，即与所述辅助侧墙131接触面的材料为氧化硅，则所述辅助侧墙131的材料为氮化硅或者非晶碳。在接触面上采用不同材料的目的是为了在后续去除所述辅助侧墙131时，避免同时去除所述侧墙130。
进一步地，所述辅助侧墙131还可以为其他材料，较佳的所述辅助侧墙131的材料为与后续形成的金属层不反应的材料。
参考图7，在所述半导体结构上形成金属层140。所述金属层140为镍金属层或者钴金属层。
本实施例中，所述金属层140为镍合金层，具体地，所述镍合金层除镍外，还可以包含从Ta、Zr、Ti、Hf、W、Pt、Mo、Pd、V和Nb构成的组合中选择至少一种材料。当镍中加入其他金属形成镍金属层后，可以提高在随后的工艺中要形成的镍合金硅化物层的热稳定性。本实施例中，所述金属层140的厚度范围为150～400埃。
所述金属层140采用溅射技术来沉积，所述金属层140覆盖有暴露的衬底101表面即源区和漏区表面及所述辅助侧墙131的侧壁和栅极122的顶部。
在所述溅射情况下，在所述源区和漏区及栅极122的顶部的硅原子在镍沉积期间可以与金属层140内部分的镍原子反应，在源区和漏区及栅极顶部形成Ni2Si层，所述Ni2Si层具有较高电阻。其中，所述辅助侧墙131不与金属层反应，或者所述辅助侧墙131内具有部分的硅悬挂键，会与所述金属层140反应形成少量的金属硅化物。
进一步地，可以在金属层140上形成帽层(未图示)，所述帽层可以由氮化钛构成。在这种情况下，氮化钛层用于防止金属层140氧化。此处，帽层的形成不进行赘述。
本发明中的辅助侧墙131加大了后续形成的衬底101内的金属硅化物间的横向距离，避免因金属硅化物的扩散增强沟道区的漏电性能。
同时，所述辅助侧墙131位于金属层140和侧墙130之间，可以阻止所述金属层140中的金属横向扩散至侧墙130内部，避免侧墙130内的硅悬挂键与金属反应，进一步避免了因侧墙130因形成有金属硅化物而导致的栅极和源漏区的电连接现象。
参考图8，对所述金属层140进行第一退火工艺，所述第一退火工艺约在250℃至550℃的第一温度下进行。通过所述第一退火工艺，在源区和漏区上的金属层140和源区和漏区内的硅原子反应，位于所述栅极122上的金属层140与栅极122内的硅原子反应，分别对应形成Ni2Si层151。所述Ni2Si层151的厚度范围为150～400埃。
具体地，所述第一退火工艺可以利用溅射装置进行，当利用溅射装置沉积镍时，沉积镍后可以利用原位(in-situ)工艺进行第一退火工艺，或者采用非原位工艺进行第一退火工艺。
其中，在所述第一退火工艺期间，辅助侧墙131不会与所述金属层140反应，或者所述辅助侧墙131内仅含有少量的硅悬挂键，所述硅悬挂键与所述金属层中的金属反应，形成少量的金属硅化物。
经过所述第一退火工艺后，未反应的金属层140仍残留在衬底101、栅极122顶部和辅助侧墙131的表面。
如图9所示，选择性去除未反应的金属层140，以便露出辅助侧墙131、衬底101表面，及形成有Ni2Si层151的栅极122。所述去除方法为利用刻蚀溶液进行湿法去除。所述刻蚀溶液为氢氧化胺和过氧化氢的混合物或者为浓硫酸和过氧化氢的混合物，进一步地，在除去所述未反应的金属层140的同时还可以去除帽层(未图示)。
进一步地，去除未反应的金属层140后，还可以去除所述辅助侧墙131，以避免因所述辅助侧墙131上形成的少量的金属硅化物而降低器件的导电可靠性。本实施例采用去除所述位于侧墙上130上的辅助侧墙131。
如图10所示，去除所述辅助侧墙131。去除所述辅助侧墙131的方法可以为干法刻蚀或者是湿法刻蚀，其具体去除方法根据选用的辅助侧墙131材料决定：若所述辅助侧墙131为氧化硅，则可以采用氢氟酸溶液进行湿法刻蚀，或者采用含氟离子气体进行干法刻蚀；若所述辅助侧墙131为氮化硅，则可以采用浓硝酸溶液进行湿法刻蚀，或者采用含氟离子气体进行干法刻蚀；若所述辅助侧墙131为非晶碳，则可以采用氧气灰化的方法去除。
本发明中在侧墙130和辅助侧墙131的接触面上采用不同材料，在所述辅助侧墙131被去除时，可以避免同时去除所述侧墙130。
继续参考图10，对去除所述辅助侧墙131后的Ni2Si层151进行第二退火工艺。所述第二退火工艺在第二温度下进行，所述第二退火温度比第一退火温度高。具体地，所述第二退火温度范围在350～650℃。经过所述第二退火工艺后，所述Ni2Si层151转化为NiSi层152，所述NiSi层152具有热稳定性。
完成所述第二退火工艺之后，还包括在所述衬底101上形成层间介质层，及位于所述层间介质层内的接触孔，所述接触孔电连接所述NiSi层152，使得所述NiSi层152与其他的金属层进行电连接。此处就不详细叙述。
本发明通过在侧墙上形成辅助侧墙后，接着在所述辅助侧墙和衬底表面上形成金属层，并通过对所述金属层进行退火，以在所述衬底表面上形成金属硅化物，所述辅助侧墙加大了位于栅极结构两侧衬底内的金属硅化物的间距，避免了因金属硅化物的横向扩散增强沟道区的漏电性能；
同时因为所述辅助侧墙位于侧墙和金属层间，可以阻止所述金属层横向扩散至所述侧墙内，避免在所述侧墙上形成金属硅化物而导致的源漏区和栅极的电连接的现象，提高了半导体器件的电学可靠性能。
进一步地，在所述衬底表面形成有所述金属硅化物后，还包括去除所述辅助侧墙，可以进一步避免因为金属层硅化过程对栅极结构导电性能的影响，提高半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体器件的形成方法，其特征在于，包括:
提供衬底，及位于衬底上的栅极结构；
在所述栅极结构两侧形成侧墙；
在所述栅极结构及侧墙两侧的衬底内形成源区和漏区；
在形成源区和漏区后，在所述侧墙的表面形成辅助侧墙，所述辅助侧墙为氧化硅、氮化硅、非晶碳中的一种；
在暴露出的衬底和辅助侧墙的表面形成金属层；
对所述金属层进行退火，在所述衬底内形成金属硅化物，所述辅助侧墙用于阻止金属层向侧墙内进行横向扩散，避免在侧墙上形成金属硅化物。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述辅助侧墙的厚度范围为2nm～10nm。
3.根据权利要求1所述半导体器件的形成方法，其特征在于，形成所述金属硅化物后，还包括去除所述辅助侧墙。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，所述金属层为镍金属层。
5.根据权利要求1所述半导体器件的形成方法，其特征在于，所述金属层为钴金属层。
6.根据权利要求4所述半导体器件的形成方法，其特征在于，所述退火包括：对形成有镍金属层的衬底进行第一温度退火，形成Ni2Si层；对形成Ni2Si层的衬底进行第二温度退火，形成NiSi层。
7.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第一退火和第二退火工艺之间还包括：利用刻蚀溶液选择性地蚀刻所述镍金属层，去除位于所述衬底表面上未反应的镍金属层。
8.根据权利要求7所述半导体器件的形成方法，其特征在于，去除位于所述衬底表面上未反应的镍金属层后，还包括去除所述辅助侧墙。
9.根据权利要求8所述半导体器件的形成方法，其特征在于，所述辅助侧墙的去除方法可以为湿法去除或者是干法去除。
10.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第一退火温度为250℃至550℃。
11.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第二退火温度范围为350～650℃。
12.根据权利要求7所述半导体器件的形成方法，其特征在于，所述刻蚀溶液为氢氧化胺和过氧化氢的混合物或者为硫酸和过氧化氢的混合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010616772.XA CN102569089B (zh) | 2010-12-30 | 2010-12-30 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010616772.XA CN102569089B (zh) | 2010-12-30 | 2010-12-30 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569089A CN102569089A (zh) | 2012-07-11 |
| CN102569089B true CN102569089B (zh) | 2014-12-03 |
Family
ID=46414195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010616772.XA Active CN102569089B (zh) | 2010-12-30 | 2010-12-30 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569089B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845680A (zh) * | 2016-09-21 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN112447517A (zh) * | 2019-08-30 | 2021-03-05 | 株洲中车时代半导体有限公司 | 一种栅极退火及侧墙形成方法 |
| CN111681961B (zh) * | 2020-07-24 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW530342B (en) * | 1999-08-10 | 2003-05-01 | Taiwan Semiconductor Mfg | Formation method of self-aligned silicide using dual spacer |
| JP2003258248A (ja) * | 2002-03-05 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| CN1270362C (zh) * | 2002-09-18 | 2006-08-16 | 上海宏力半导体制造有限公司 | 形成自行对准金属硅化物的方法 |
| DE10335100B4 (de) * | 2003-07-31 | 2008-06-05 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors |
-
2010
- 2010-12-30 CN CN201010616772.XA patent/CN102569089B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569089A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103107091B (zh) | 一种半导体结构及其制造方法 | |
| CN202651088U (zh) | 一种半导体结构 | |
| CN100505168C (zh) | 半导体器件中金属硅化物的单向扩散 | |
| CN202487541U (zh) | 一种半导体结构 | |
| CN105336620A (zh) | 半导体结构及其形成方法 | |
| US7390754B2 (en) | Method of forming a silicide | |
| CN115084024B (zh) | 半导体器件及其制备方法 | |
| WO2007032282A1 (ja) | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 | |
| US11164957B2 (en) | Semiconductor device with adhesion layer and method of making | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN102569089B (zh) | 半导体器件的形成方法 | |
| CN102487047A (zh) | 半导体结构的形成方法 | |
| CN103035523A (zh) | 一种晶体管形成方法 | |
| CN103014656A (zh) | 硅化镍层形成方法及半导体器件形成方法 | |
| CN106683996B (zh) | 金属硅化物及金属硅化物上接触孔的制造方法 | |
| CN102856179B (zh) | 半导体器件的形成方法 | |
| CN108231762A (zh) | 半导体器件及其形成方法 | |
| US7867901B2 (en) | Method for forming silicide in semiconductor device | |
| JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| US20090209096A1 (en) | Method for manufacturing semiconductor device having decreased contact resistance | |
| CN111681961B (zh) | 半导体器件的制造方法 | |
| TW201411735A (zh) | 包含鍺爲主的通道層之電晶體裝置的製作方法與微電子裝置 | |
| CN108666267A (zh) | 半导体结构及其形成方法 | |
| CN103794506A (zh) | 晶体管的形成方法 | |
| CN102468150B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |