CN107845680A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN107845680A CN107845680A CN201610836618.0A CN201610836618A CN107845680A CN 107845680 A CN107845680 A CN 107845680A CN 201610836618 A CN201610836618 A CN 201610836618A CN 107845680 A CN107845680 A CN 107845680A
- Authority
- CN
- China
- Prior art keywords
- grid
- wall film
- manufacture method
- silicide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 48
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- VBXGEZFROCINDO-UHFFFAOYSA-N gold nickel platinum Chemical compound [Ni][Pt][Au] VBXGEZFROCINDO-UHFFFAOYSA-N 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 38
- 238000000137 annealing Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910005487 Ni2Si Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- -1 titanium dioxide Compound Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成栅极和栅极侧墙薄膜，并在所述栅极和栅极侧墙薄膜两侧的半导体衬底中分别形成源极区和漏极区；在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层；刻蚀所述硅化物绝缘膜层以只在所述栅极侧墙薄膜两边外侧形成赝侧墙薄膜；在所述衬底上沉积金属层；实施第一次快速热退火并选择性移除未反应的所述金属层；实施第二次快速热退火；移除所述赝侧墙薄膜。本发明还提供了由上述制造方法制备的一种半导体器件。本发明的半导体器件及其制造方法，由于赝侧墙薄膜的存在，其能够有效减小金属硅化物向沟道方向的侧向扩散距离，从而避免金属硅化物扩散至所述栅极侧墙薄膜的下面或者进入沟道区域，进而减小栅极漏电流，提高器件的性能，并且该方法的工艺简单、成本低。
Description
技术领域
本发明涉及半导体领域，具体而言涉及一种半导体器件及其制造方法。
背景技术
半导体技术领域中，在减小的技术节点下，半导体器件的临界尺寸将缩小至40nm以下。由于存在寄生电容和寄生电阻，金属硅化物接触上层互连对于整个半导体器件的性能具有重大影响。其中，由于具有较低的薄层电阻、独立的线宽以及较低的硅消耗等，镍化硅成为广为认可的金属硅化物。
虽然将镍化硅加入到高规格器件的源区和漏区会使器件具有重大的性能优势，但快速热退火工艺常常使得镍化硅侧向扩散并侵蚀到栅极侧墙薄膜下面的区域，甚至到栅极介质层下面的区域，这会导致较大的栅极漏电流，降低器件的可靠性，还会缩短器件的源区和漏区的PN结。
为此，有必要提出一种新的半导体器件及其制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种半导体器件的制造方法，包括如下步骤：
提供半导体衬底；
在所述半导体衬底上形成栅极和栅极侧墙薄膜，并在所述栅极和栅极侧墙薄膜两侧的半导体衬底中分别形成源极区和漏极区；
在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层；
刻蚀所述硅化物绝缘膜层以只在所述栅极侧墙薄膜两边外侧形成赝侧墙薄膜；
在所述衬底上沉积金属层；
实施第一次快速热退火并选择性移除未反应的所述金属层；
实施第二次快速热退火；
移除所述赝侧墙薄膜。
示例地，在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层的步骤之后还包括：在所述硅化物绝缘膜层上沉积薄氧化膜层的步骤，所述薄氧化膜层的厚度为10-50埃。
示例地，其中所述衬底是硅衬底、锗硅衬底或绝缘体上硅。
示例地，其中所述栅极侧墙薄膜的材料为氮化硅或氧化物/氮化硅堆叠膜。
示例地，其中所述硅化物绝缘膜层的材料为氧化物或氮化物。
示例地，其中所述赝侧墙薄膜的宽度根据刻蚀的量进行调节，范围为5-15nm。
示例地，所述金属层的材料为钛、钴、镍、镍铂合金或镍钴合金。
示例地，所述第一次快速热退火的温度为220℃-300℃且其温度上升的速率为1-3℃每秒，产生具有高薄膜电阻的富镍硅化物金属。
示例地，所述选择性移除未反应的所述金属层所用的方法为湿法刻蚀。
示例地，所述第二次快速热退火的温度为550℃-850℃。
根据本发明的另一方面提供了采用上述制造方法制备的一种半导体器件，包括半导体衬底，位于所述半导体衬底上的栅极和栅极侧墙薄膜，位于所述栅极和栅极侧墙薄膜两侧的半导体衬底中的源极区和漏极区；以及在所述源极区和漏极区上形成的金属硅化物，所述栅极侧墙薄膜下面的半导体衬底中没有形成所述金属硅化物。
本发明的半导体器件及其制造方法，由于赝侧墙薄膜的存在，其能够有效减小金属硅化物向沟道方向的侧向扩散距离，从而避免金属硅化物扩散至所述栅极侧墙薄膜的下面或者进入沟道区域，进而减小栅极漏电流，提高器件的性能，并且该方法的工艺简单、成本低。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A和图1B是目前工艺中半导体器件的制造方法中步骤完成后形成的结构的剖面图；
图2A-图2H是根据本发明实施例的半导体器件的制造方法的各步骤完成后形成的结构的剖面图；
图3是根据本发明实施例提出的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
如图1所示，一种现有的解决方法是提供一种半导体器件的制造方法，其步骤如下：
A0：提供半导体衬底40，并在所述半导体衬底上形成栅极41以及源极区42和漏极区43；
A1：在所述栅极41周围和半导体衬底40上形成牺牲间隙壁44，所述牺牲间隙壁的材料可以为锗、锡或硅锗等；
A3：形成金属层45，用于覆盖半导体衬底、栅极和牺牲间隙壁，形成后的结构如图1A所示；
A4：进行快速热退火，使得金属层和牺牲间隙壁以及漏极区和源极区进行反应；
A5：移除所述牺牲间隙壁以及部分未与牺牲间隙壁反应的金属层，形成后的结构如图1B所示。
上述方法虽然能够阻止部分金属硅化物的侧向扩散，但需要另外的牺牲间隙壁的制造步骤，工艺复杂且难以控制，且由于牺牲间隙壁的材料为金属，会浪费金属材料。尤其是，上述工艺中，金属硅化物仍可以从牺牲间隙壁扩散到源极区和漏极区，从而导致半导体器件性能下降。
为此，本发明提出一种半导体器件的制造方法，其具体步骤的流程图如图3所示。
提供半导体衬底；
在所述半导体衬底上形成栅极和栅极侧墙薄膜，并在所述栅极和栅极侧墙薄膜两侧的半导体衬底中分别形成源极区和漏极区；
在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层；
刻蚀所述硅化物绝缘膜层以只在所述栅极侧墙薄膜两边外侧形成赝侧墙薄膜；
在所述衬底上沉积金属层；
实施第一次快速热退火并选择性移除未反应的所述金属层；
实施第二次快速热退火；
移除所述赝侧墙薄膜。
在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物阻挡层的步骤之后还包括：在所述硅化物阻挡层上沉积薄氧化膜层的步骤。
由于赝侧墙薄膜的存在，其能够有效减小金属硅化物向沟道方向的侧向扩散距离，从而避免金属硅化物扩散至所述栅极侧墙薄膜的下面或者进入沟道区域，进而减小栅极漏电流，提高器件的性能，并且该方法的工艺简单、成本低。
下面结合具体实施例详细说明本发明的一种半导体器件及其制造方法。
实施例1
下面，参照图2A-2H来描述本发明提出的半导体器件的制造方法的一个示例性方法的详细步骤。其中图2A-图2H是根据本发明实施例1的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图。
本实施例提供的半导体器件的制造方法，具体包括如下步骤：
步骤S0：提供半导体衬底200。
所述半导体衬底200可以是硅衬底，可以是硅锗衬底，还可以是绝缘体上硅，或其他本领域已知的半导体衬底。在半导体衬底200中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例。本发明的实施例对基底200的形状、结构、材料等并不进行限定。在本实施例中，半导体衬底200的构成材料选用单晶硅。
步骤S1：在所述衬底200上形成栅极201和栅极侧墙薄膜202，并在所述栅极201和栅极侧墙薄膜202两侧的半导体衬底中分别形成源极区210和漏极区220，形成后的结构如图2A所示。
示例地，所述栅极201可以为本领域已知的栅极结构，例如由高k介电层和金属栅极组成的栅极结构，或本领域已知的其他栅极结构。
示例地，制造所述栅极201的工艺可以采用本领域已知的工艺，例如ALD(原子层沉积)工艺，或本领域已知的其他栅极制造工艺。
示例地，所述栅极侧墙薄膜202的材料可以为本领域已知的栅极侧壁材料，优选地，采用氮化硅或氧化物/氮化硅堆叠膜。
步骤S2：在所述栅极201和栅极侧墙薄膜202以及所述衬底200上形成硅化物绝缘膜层203，形成后的结构如图2B所示。
示例地，所述硅化物绝缘膜层203的材料可以为氧化物或氮化物，例如二氧化硅、氮化钛或氮化钽等，所述氧化物的厚度可以为20-100埃，所述氮化物的厚度可以为100-250埃。
形成所述硅化物绝缘膜层203所采用的方法可以为本领域已知的方法，如ALD(原子层沉积)、CVD(化学气相沉积)或PVD(物理气相沉积)等。
步骤S3：在所述硅化物绝缘膜层203上沉积薄氧化膜层204，作为所述硅化物绝缘膜层203的保护层，形成后的结构如图2C所示。
示例地，所述薄氧化膜层204的材料可以为二氧化硅、二氧化钛等本领域已知的氧化物材料，其厚度为10-50埃。所述氧化物保护层用于在后续形成的赝侧墙薄膜的湿法刻蚀时，保护不需要形成金属硅化物区域的硅化物绝缘膜层不被刻蚀掉。
所述薄氧化膜层204可采用上述本领域已知的方法进行沉积，在此并不进行限定。
步骤S4：移除所述薄氧化膜层204并刻蚀硅化物绝缘膜层203以只在所述栅极侧墙薄膜202两边外侧形成赝侧墙薄膜205，形成后的结构如图2D所示。
示例地，所述方法为：用图案化的光刻胶作为掩膜覆盖不需要刻蚀的部分，然后采用各向异性的干法刻蚀刻蚀未被图案化的光刻胶覆盖的部分以只在所述栅极侧墙薄膜202两边外侧形成赝侧墙薄膜205。该刻蚀的方法为本领域已知的方法，在此不再详述。接着去除所述光刻胶层以及聚合物副产物，这里可以采用等离体子处理工艺或湿法剥离工艺去除所述光刻胶。
步骤S5：在所述衬底200上沉积金属层206，形成后的结构如图2E所示。
示例地，所述金属层206的材料可以为钛、钴、镍、镍铂合金或镍钴合金等，其厚度为100-250埃。
步骤S6：实施第一次快速热退火，以形成金属硅化物207，并选择性移除未反应的所述金属层206，形成后的结构如图2F所示。
示例地，所述第一次快速热退火的方式可以为脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。其退火温度为220℃-300℃且其温度上升的速率为1-3℃每秒，产生具有高薄膜电阻的富镍硅化物金属，例如Ni2Si。
示例地，该选择性移除可以采用湿法刻蚀，例如采用H2SO4+H2O2的混合物。
步骤S7：实施第二次快速热退火，以形成金属硅化物208，形成后的结构如图2G所示。
示例地，所述第二次快速热退火的方式也可以为脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。其退火温度为550℃-850℃。通过所述第二次快速退火将所述具有高薄膜电阻的富镍硅化物金属，例如Ni2Si，转换成具有低薄膜电阻的镍硅化物NiSi。
步骤S8：移除所述赝侧墙薄膜205，形成后的结构如图2H所示。
示例地，移除所述赝侧墙薄膜205所采用的方法可以为湿法刻蚀。当所述赝侧墙薄膜205为氮化物时，这里可以采用H3PO4或其混合物去除所述赝侧墙薄膜；当所述赝侧墙薄膜205为氧化物时，这里可以可选择地采用各向同性的干法蚀刻或湿法蚀刻去除所述赝侧墙薄膜。
由于赝侧墙薄膜的存在，其能够有效减小金属硅化物向沟道方向的侧向扩散距离，从而避免金属硅化物扩散至所述栅极侧墙薄膜的下面或者进入沟道区域，进而减小栅极漏电流，提高器件的性能，并且该方法的工艺简单、成本低。
实施例2
本发明还提供了一种半导体器件，其可以采用实施例1中的制造方法制备。其具体结构如下：
半导体衬底200；
位于所述半导体衬底200上的栅极201和栅极侧墙薄膜202；
位于所述栅极201和栅极侧墙薄膜202两侧的半导体衬底200中的源极区210和漏极区220；
在所述源极区210和漏极区220上形成的金属硅化物208，所述栅极侧墙薄膜202下面的半导体衬底200中没有形成所述金属硅化物208。
其中，所述半导体衬底200可以是硅衬底，可以是硅锗衬底，还可以是绝缘体上硅，或其他本领域已知的半导体衬底。本发明的实施例对基底200的形状、结构、材料等并不进行限定。
其中，所述栅极201可以为本领域已知的栅极结构，例如由高k介电层和金属栅极组成的栅极结构，或本领域已知的其他栅极结构。
示例地，所述栅极侧墙薄膜202的材料可以为本领域已知的栅极侧壁材料，优选地，采用氮化硅或氧化物/氮化硅堆叠膜。
示例地，所述金属硅化物208可以是钛、钴、镍、镍铂合金或镍钴合金等与硅组成的金属硅化物。
示例地，所述栅极201下面的半导体衬底200中没有形成所述金属硅化物208。
由于赝侧墙薄膜的存在，其能够有效减小金属硅化物向沟道方向的侧向扩散距离，从而避免金属硅化物扩散至所述栅极侧墙薄膜的下面或者进入沟道区域，进而减小栅极漏电流，提高器件的性能，并且该方法的工艺简单、成本低。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制造方法，其特征在于，包括如下步骤：
提供半导体衬底；
在所述半导体衬底上形成栅极和栅极侧墙薄膜，并在所述栅极和栅极侧墙薄膜两侧的半导体衬底中分别形成源极区和漏极区；
在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层；
刻蚀所述硅化物绝缘膜层以只在所述栅极侧墙薄膜两边外侧形成赝侧墙薄膜；
在所述衬底上沉积金属层；
实施第一次快速热退火并选择性移除未反应的所述金属层；
实施第二次快速热退火；
移除所述赝侧墙薄膜。
2.如权利要求1所述的制造方法，其特征在于，在所述栅极和栅极侧墙薄膜以及所述衬底上形成硅化物绝缘膜层的步骤之后还包括：在所述硅化物绝缘膜层上沉积薄氧化膜层的步骤，所述薄氧化膜层的厚度为10-50埃。
3.如权利要求1所述的制造方法，其特征在于，其中所述衬底是硅衬底、锗硅衬底或绝缘体上硅。
4.如权利要求1所述的制造方法，其特征在于，其中所述栅极侧墙薄膜的材料为氮化硅或氧化物/氮化硅堆叠膜。
5.如权利要求1所述的制造方法，其特征在于，其中所述硅化物绝缘膜层的材料为氧化物或氮化物。
6.如权利要求1所述的制造方法，其特征在于，其中所述赝侧墙薄膜的宽度根据刻蚀的量进行调节，范围为5-15nm。
7.如权利要求1所述的制造方法，其特征在于，所述金属层的材料为钛、钴、镍、镍铂合金或镍钴合金。
8.如权利要求1所述的制造方法，其特征在于，其中所述第一次快速热退火的温度为220℃-300℃且其温度上升的速率为1-3℃每秒，产生具有高薄膜电阻的富镍硅化物金属。
9.如权利要求1所述的制造方法，其特征在于，其中所述选择性移除未反应的所述金属层所用的方法为湿法刻蚀。
10.如权利要求1所述的制造方法，其特征在于，其中所述第二次快速热退火的温度为550℃-850℃。
11.一种采用权利要求1-10所述的制造方法制备的半导体器件，其特征在于，包括半导体衬底，位于所述半导体衬底上的栅极和栅极侧墙薄膜，位于所述栅极和栅极侧墙薄膜两侧的半导体衬底中的源极区和漏极区；以及在所述源极区和漏极区上形成的金属硅化物，所述栅极侧墙薄膜下面的半导体衬底中没有形成所述金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610836618.0A CN107845680A (zh) | 2016-09-21 | 2016-09-21 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610836618.0A CN107845680A (zh) | 2016-09-21 | 2016-09-21 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107845680A true CN107845680A (zh) | 2018-03-27 |
Family
ID=61656789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610836618.0A Pending CN107845680A (zh) | 2016-09-21 | 2016-09-21 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107845680A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072532A (zh) * | 2023-03-30 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344388B1 (en) * | 1998-12-25 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| CN102569089A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102856179A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2016
- 2016-09-21 CN CN201610836618.0A patent/CN107845680A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344388B1 (en) * | 1998-12-25 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| CN102569089A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102856179A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072532A (zh) * | 2023-03-30 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9887275B2 (en) | Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching | |
| TWI542017B (zh) | 場效電晶體及其製作方法 | |
| US8637384B2 (en) | FinFET parasitic capacitance reduction using air gap | |
| CN106158860B (zh) | 半导体结构及其制造方法 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| CN105845725B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| JP2001267565A (ja) | Ｍｏｓｆｅｔデバイスを形成する方法 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US9269575B2 (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| CN109427890A (zh) | 半导体元件 | |
| CN102110648A (zh) | 一种制备体硅围栅金属半导体场效应晶体管的方法 | |
| US10297454B2 (en) | Semiconductor device and fabrication method thereof | |
| US20120068270A1 (en) | Semiconductor device and manufacturing method of the device | |
| CN105448814A (zh) | 半导体结构的形成方法 | |
| CN103681291B (zh) | 一种金属硅化物的形成方法 | |
| CN105810574B (zh) | 金属绝缘体半导体（mis）接触及其形成方法以及晶体管 | |
| US9397182B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| CN107845680A (zh) | 一种半导体器件及其制造方法 | |
| CN111916398B (zh) | 一种半导体器件的制造方法 | |
| CN108305894A (zh) | 半导体器件及其制造方法 | |
| CN108630533A (zh) | 一种半导体器件的制造方法 | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region | |
| CN104425231B (zh) | 一种半导体器件的制备方法 | |
| TW202401579A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180327 |