CN103681291B - 一种金属硅化物的形成方法 - Google Patents
一种金属硅化物的形成方法 Download PDFInfo
- Publication number
- CN103681291B CN103681291B CN201210337318.XA CN201210337318A CN103681291B CN 103681291 B CN103681291 B CN 103681291B CN 201210337318 A CN201210337318 A CN 201210337318A CN 103681291 B CN103681291 B CN 103681291B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal silicide
- contact trench
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 165
- 239000002184 metal Substances 0.000 title claims abstract description 165
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 82
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 182
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052691 Erbium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052727 yttrium Inorganic materials 0.000 claims description 5
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属硅化物的形成方法，包括：提供半导体衬底，所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层；在所述衬底上形成图案化的接触沟槽掩膜层；以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽，以露出所述衬底；去除所述接触沟槽掩膜层；在所述露出的衬底上以及多晶硅栅极上形成金属硅化物。本发明所述方法提供了在所述PMOS金属栅极以及NMOS金属栅极两侧的有源区形成相同或不同的金属硅化物的步骤，在该过程中同时在多晶硅栅极上以及有源区上形成金属硅化物，过程更加简单，提高了器件的良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种金属硅化物的形成方法。
背景技术
在集成电路制造领域，随着MOS晶体管的不断缩小，尤其是在28nm以下的工艺中，各种因为器件的物理极限所带来的二级效应不可避免，器件的特征尺寸按比例缩小变得困难，其中MOS晶体管器件及其电路制造领域容易出现从栅极向衬底的漏电问题。
当前工艺的解决方法是采用高K栅极材料和金属栅的方法，目前金属栅极的形成过程为首先在半导体衬底上形成栅极介电层，在栅极介电层上形成栅极堆栈结构的TiN覆盖层，在TiN层上沉积扩散阻挡层。蚀刻形成金属栅极，所述金属栅极可以包括函数金属层，阻挡层和金属材料层。然后对所述栅极以及源漏形成电连接，在形成电连接过程中为了减小接触电阻需要在所述源漏以及栅极上形成金属硅化物层，例如Ni-Si，目前形成所述金属硅化物的方法主要有以下两种方法：第一种方法是分别在栅极以及有源区上形成所述金属硅化物，该方法分为两步进行，不仅步骤繁琐，而且在该工艺制造成本进一步提高；第二种方法是可以在蚀刻形成接触孔后，再形成所述金属硅化物，但是该方法中需要形成接触孔蚀刻停止层、氧化物掩膜层等多个掩膜层，蚀刻露出所述源漏区以及栅极，然后沉积金属、高温反应形成所述金属硅化物层，而且通过所述方法制备得到的器件具有较大的边际窗口（marginalprocess window），器件性能下降。
因此，目前在所述有源区以及栅极上形成金属硅化物的方法或者工艺繁琐、成本提高，或者导致器件性能下降，为了进一步简化该过程提高产品性能，需要对目前方法作进一步的改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述问题，本发明提供了一种金属硅化物的形成方法，包括：
提供半导体衬底，所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层；
在所述衬底上形成图案化的接触沟槽掩膜层；
以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽，以露出所述衬底和所述多晶硅栅极；
去除所述接触沟槽掩膜层；
在所述露出的衬底上以及所述多晶硅栅极上形成金属硅化物。
作为优选，所述方法还包括沉积第二层间介质层并平坦化的步骤。
作为优选，所述方法还包括以下步骤：
蚀刻所述第二层间介质层，以形成接触孔并露出所述金属硅化物；
采用金属材料填充所述接触孔，以形成接触塞，实现电连接。
作为优选，所述至少一个金属栅极包括至少一个PMOS金属栅极和至少一个NMOS金属栅极。
作为优选，所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成相同的金属硅化物。
作为优选，所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成不同的金属硅化物，具体地，在所述衬底上形成图案化的接触沟槽掩膜层；以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽的步骤包括：
在所述衬底上形成一界面层，在所述界面层上形成图案化的第一接触沟槽掩膜层；
以所述第一接触沟槽掩膜层为掩膜，蚀刻所述界面层、第一层间介质层，以在所述NMOS金属栅极两侧的有源区形成接触沟槽；
去除所述第一接触沟槽掩膜层；
在NMOS金属栅极两侧的有源区上形成第一金属硅化物；
沉积一牺牲层并平坦化，以填充所述沟槽并覆盖所述界面层；
在所述牺牲层上形成第二接触沟槽掩膜层；
以所述第二接触沟槽掩膜层为掩膜，蚀刻所述牺牲层、所述界面层和所述第一层间介质层，以在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽并露出所述多晶硅栅极；
去除所述第二接触沟槽掩膜层；
在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区上以及多晶硅栅极上形成第二金属硅化物；
去除所述牺牲层、界面层。
作为优选，所述牺牲层、界面层选用高含量的SiARC层。
作为优选，所述金属硅化物中的金属为钨，钛，钴，镍，铝，钇，镱和铒中的一种或多种。
作为优选，所述金属硅化物中的金属为镍。
作为优选，所述多晶硅栅极上和金属栅极两侧的有源区上同时形成金属硅化物。
作为优选，所述金属硅化物的厚度为60-250埃。
作为优选，不设置介质蚀刻停止层，直接蚀刻所述第二层间介质层，以露出所述金属硅化物。
作为优选，所述金属硅化物形成过程中接触沟槽的高宽比为0.8-1.2。
作为优选，所述第一层间介质层为氧化物。
本发明所述方法提供了在所述PMOS金属栅极以及NMOS金属栅极两侧的有源区形成相同或者不同的金属硅化物的步骤，在该过程中同时在多晶硅栅极上以及有源区上形成金属硅化物，过程更加简单，提高了器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1-7为本发明中在在有源区以及栅极上形成相同金属硅化物的过程示意图；
图8-14为本发明中在在有源区和栅极上形成不同金属硅化物的过程示意图；
图15为本发明中在在有源区和栅极上形成金属硅化物的流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明在有源区和栅极上同时形成金属硅化物的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
参照图1，首先提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，为了简化所述图形，在所述图形中仅以衬底101代替，但并不局限于上述示例。
在所述半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(S TI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中优选形成浅沟槽隔离，所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度，在所述半导体衬底的核心区域（core）中形成PMOS区、NMOS区以及在所述半导体衬底的I/O区域形成Poly区。
在所述衬底中Poly区形成多晶硅栅极10，在所述NMOS以及PMOS区形成NMOS金属栅极30和PMOS金属栅极20：具体地，在所述半导体衬底上形成栅堆栈层，包括依次层叠的高K介电层、TiN覆盖层、多晶硅层，以及位于所述TiN覆盖层和多晶硅层之间的阻挡层，所述栅极介电层可以选用高K材料来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
蚀刻所述栅堆栈层以在所述衬底上形成栅极结构和虚设栅极结构；其中所述虚拟栅极结构上还可以进一步形成偏移侧墙（offset spacer）。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
进一步，在所述多晶硅栅极上形成间隙壁，在所述金属栅极的偏移侧墙上形成间隙壁，然后沉积蚀刻停止层以及层间介质层102，蚀刻去除所述PMOS虚设栅极结构的所述多晶硅层，形成沟槽，进而形成PMOS金属栅极，所述PMOS金属栅极通过沉积多个薄膜堆栈形成。所述薄膜包括功函数金属层，阻挡层和金属材料层。参照该方法同样形成NMOS金属栅极，得到如图1所示图形。
作为优选，为了提高PMOS区域的压应力，还可以进一步在PMOS金属栅的两侧形成凹槽，优选形成“∑”形凹槽，然后在所述的凹槽中外延生在SiGe。
本发明中所述层间介质层102优选氧化物，例如二氧化硅等，该层间介质层的形成方法可以选用常规沉积方法。
在所述PMOS区、NMOS区以及Poly区有源区以及多晶硅栅极上形成金属硅化物，其中，在PMOS区、NMOS区内可以形成相同的金属硅化物也可以形成不同的金属硅化物，下面就两种情况分别进行说明，首先，参照图2-7来说明在PMOS区、NMOS区内可以形成相同的金属硅化物的方法：
参照图2，在所述层间介质层102上形成底部抗反射层（BARC）103，
进一步的在所述BARC上形成图案化的光刻胶层，所述光刻胶的图案定义了所要形成的接触沟槽的位置以及开口的大小。
参照图3，以所述的图案化的光刻胶层为掩膜蚀刻所述BARC以及所述层间介质层，形成接触沟槽，作为优选，所述接触沟槽的高宽比为0.8-1.2，以露出所述PMOS、NMOS金属栅极及其两侧的有源区，还包括多晶硅栅极两侧的有源区，同时露出所述多晶硅栅极，然后去除所述光刻胶层以及所述BARC，该步骤中所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻，或者两者结合，所述去除光刻胶的方法可以选用本领域常规方法。
参照图4，在所述PMOS金属栅极、NMOS金属栅极、多晶硅栅极两侧的有源区和多晶硅栅极中的栅极材料层上形成金属硅化物，具体地，在所述层间介质层上沉积一层金属材料，以覆盖所述PMOS、NMOS金属栅极、多晶硅栅极以及位于其两侧的有源区，然后进行高温反应，使所述金属材料与硅或者多晶硅材料反应，形成金属硅化物层104，最后去除未反应的金属材料，在该步骤中所述PMOS、NMOS金属栅极的两侧形成了金属硅化物层104，而在多晶硅栅极中，不仅两侧的有源区形成了金属硅化物，所述多晶硅栅极中的栅极材料层顶部也形成了金属硅化物层。
在该步骤中，所述金属材料层可以选择钨，钛，钴，镍，铝，钇，镱和铒中的一种或者多种，优选为镍，在该步骤中所述金属栅极、多晶硅栅极以及有源区通过一个步骤同时形成了所述金属硅化物，在形成过程窗口保护良好，均匀性得到很好的控制，所述金属硅化物的厚度大约为60-250埃，所述金属硅化物形成过程中上述接触沟槽的高宽比为0.8-1.2。
参照图5，在所述金属栅极、多晶硅栅极以及层间介质层上形成第二层间介质层105，填充上述形成的接触沟槽，在本发明中所述第二层间介质层和所述层间介质层选择同样材料，优选氧化物，例如二氧化硅等。可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
参照图6，蚀刻所述第二层间介质层，形成接触孔，具体地，在本发明中蚀刻所述第二层间介质层，露出所述NMOS金属栅极、PMOS金属栅极两侧的源漏以及多晶硅栅极上的金属硅化物，所述接触孔数目以及位置可以根据需要蚀刻形成。在该步骤中不需要设置介质蚀刻停止层，直接蚀刻所述介质层，以露出前面步骤中形成的金属硅化物。
参照图7，采用导电材料填充所述接触孔，形成接触塞，直接位于所述金属硅化物上，从而NMOS金属栅极、PMOS金属栅极两侧的源漏以及多晶硅栅极形成电连接，具体地，所述导电材料可以选择铜、铝等常用导电材料，填充完所述接触孔后接着执行一化学机械平坦化步骤。
下面结合图8-14进一步说明在所述PMOS区、NMOS区内形成不同的金属硅化物的方法：
参照图8，在所述层间介质层102上形成界面层103，可以选择作为抗反射层的BARC或其他有机涂层，优选SiARC，所述SiARC可以通过湿法蚀刻很容易的去除。
进一步的在所述界面层上形成图案化的光刻胶层，所述光刻胶的图案定义了所要形成的接触沟槽的位置以及开口的大小，所述光刻胶图案为在NMOS金属栅极两侧形成接触沟槽的图案掩膜，在所述PMOS金属栅极以及多晶硅栅极进行成光刻胶层，不形成图案。
参照图9，以所述的图案化的光刻胶层为掩膜蚀刻所述界面层以及层间介质层、栅介质层，形成接触沟槽，以露出所述NMOS金属栅极两侧的有源区，而PMOS金属栅极以及多晶硅栅极上的介质层以及界面层不被蚀刻，然后去除所述光刻胶层，在该步骤中所述形成的接触沟槽的高宽比为0.8-1.2。
参照图10，在所述NMOS金属栅极两侧的有源区上形成金属硅化物，具体地，在所述层间介质层上沉积一层金属材料，以覆盖所述NMOS金属栅极以及位于其两侧的有源区，然后进行高温反应，使所述金属材料与硅或者多晶硅材料反应，形成金属硅化物层107，最后去除未反应的金属材料，在该步骤中所述NMOS金属栅极的两侧形成了金属硅化物层107。
在该步骤中，所述金属材料可以选择钨，钛，钴，镍，铝，钇，镱和铒中的一种或者多种，在该步骤中所述金属栅极、多晶硅栅极以及有源区在一步中同时形成了所述金属硅化物，在形成过程窗口保护良好，均匀性得到很好的控制，所述金属硅化物的厚度大约为60-250埃。
在该步骤中不需要设置介质蚀刻停止层，直接蚀刻所述介质层直接露出前面步骤中形成的金属硅化物。
参照图11，在所述NMOS金属栅极区域沉积形成牺牲层105，填充所述NMOS金属栅极两侧的接触沟槽，在本发明中所述牺牲层选用高含量的SiARC层，所述SiARC层采用湿法蚀刻很容易去除。
在所述牺牲层105上形成光刻胶掩膜层，所述光刻胶掩膜层包含在PMOS金属栅极以及多晶硅栅极两侧形成接触沟槽的图案。
参照图12，以所述的图案化的光刻胶层为掩膜蚀刻所述牺牲层、界面层、以及所述层间介质层、栅介质层，形成接触沟槽，以露出所述PMOS金属栅极以及多晶硅两侧的有源区，该步骤与图9所述步骤一样，不同的是所述沟槽的形成区域不一样，因此所述步骤可以参照上述过程，在此不再赘述。
参照图13，在所述PMOS金属栅极以及多晶硅栅极两侧有源区以及多晶硅栅极上形成金属硅化物106，所述形成过程可以参照NMOS金属栅极以及第一种实施方式中的金属硅化物的形成方法，不同的是，在该步骤中形成的金属硅化物与所述NMOS金属栅极两侧的源漏所形成的金属硅化物的种类不一样，具体地，所述两种不同金属硅化物的选择可以根据NMOS和PMOS有源区中不同的应力关系进行选择。
在该步骤中，所述金属材料层可以选择钨，钛，钴，镍，铝，钇，镱和铒中的一种或者多种，在该步骤中所述金属栅极、多晶硅栅极以及有源区在一步中同时形成了所述金属硅化物，在形成过程窗口保护良好，均匀性得到很好的控制，所述金属硅化物的厚度大约为60-250埃。
然后去除所述牺牲层、界面层，选用蚀刻方法去除所述牺牲层、界面层，所述牺牲层、界面层选用SiARC时，通过湿法蚀刻很容易去除。
参照图14，沉积第二层间介质层108，覆盖所述PMOS、NMOS金属栅极以及多晶硅栅极，并填充所述栅极两侧的沟槽，所述第二层间介质层优先选用和所述第一层间介质层同样的材料，然后蚀刻所述第三层间介质层，形成接触孔，露出所述金属硅化物107、106，填充导电材料，并执行平坦化步骤，形成电连接，所述步骤均可以参照第一种实施方式中形成电连接的方法。在该步骤中不需要设置介质蚀刻停止层，直接蚀刻所述介质层直接露出前面步骤中形成的金属硅化物。
上述两种实施方式给出了在所述PMOS金属栅极以及NMOS金属栅极两侧的有源区形成相同或者不同的金属硅化物的步骤，在该过程中同时在多晶硅栅极上以及有源区上形成金属硅化物，过程更加简单。所述两种实施方式中相应的步骤可以采用同样的工艺条件，因此，在第二实施方式中对有些步骤没有做重复描述。
图15为本发明中在在有源区和栅极上形成金属硅化物的流程示意图；包括以下步骤：
步骤201提供半导体衬底，所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层；
步骤202在所述衬底上形成图案化的接触沟槽掩膜层；
步骤203以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽，以露出所述衬底和所述多晶硅栅极；
步骤204去除所述接触沟槽掩膜层；
步骤205在所述露出的衬底上以及所述多晶硅栅极上形成金属硅化物；
步骤206沉积第二层间介质层并平坦化的步骤，以形成接触孔并露出所述金属硅化物，采用金属材料填充所述接触孔，以形成接触塞，实现电连接。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种金属硅化物的形成方法，包括：
提供半导体衬底，所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层，其中所述金属栅极包括至少一个PMOS金属栅极和至少一个NMOS金属栅极；
在所述衬底上形成图案化的接触沟槽掩膜层；
以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽，以露出所述衬底和所述多晶硅栅极；
去除所述接触沟槽掩膜层；
在所述露出的衬底上以及所述多晶硅栅极上形成金属硅化物，以在金属栅极的两侧形成金属硅化物层，在多晶硅栅极中两侧的有源区以及所述多晶硅栅极中的栅极材料层顶部形成所述金属硅化物层；
其中，所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成不同的金属硅化物，在所述衬底上形成图案化的接触沟槽掩膜层；以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽的步骤包括：
在所述衬底上形成一界面层，在所述界面层上形成图案化的第一接触沟槽掩膜层；
以所述第一接触沟槽掩膜层为掩膜，蚀刻所述界面层、第一层间介质层，以在所述NMOS金属栅极两侧的有源区形成接触沟槽；
去除所述第一接触沟槽掩膜层；
在NMOS金属栅极两侧的有源区上形成第一金属硅化物；
沉积一牺牲层并平坦化，以填充所述接触沟槽并覆盖所述界面层；
在所述牺牲层上形成第二接触沟槽掩膜层；
以所述第二接触沟槽掩膜层为掩膜，蚀刻所述牺牲层、所述界面层和所述第一层间介质层，以在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽并露出所述多晶硅栅极；
去除所述第二接触沟槽掩膜层；
在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区上以及多晶硅栅极上形成第二金属硅化物；
去除所述牺牲层、界面层。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述衬底上沉积第二层间介质层并平坦化的步骤。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括以下步骤：
蚀刻所述第二层间介质层，以形成接触孔并露出所述金属硅化物；
采用金属材料填充所述接触孔，以形成接触塞，实现电连接。
4.根据权利要求1所述的方法，其特征在于，所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成相同的金属硅化物。
5.根据权利要求1所述的方法，其特征在于，所述牺牲层、界面层选用高含量的SiARC层。
6.根据权利要求1所述的方法，其特征在于，所述金属硅化物中的金属为钨，钛，钴，镍，铝，钇，镱和铒中的一种或多种。
7.根据权利要求1所述的方法，其特征在于，所述金属硅化物中的金属为镍。
8.根据权利要求1所述的方法，其特征在于，所述多晶硅栅极上和金属栅极两侧的有源区上同时形成金属硅化物。
9.根据权利要求1所述的方法，其特征在于，所述金属硅化物的厚度为60-250埃。
10.根据权利要求3所述的方法，其特征在于，不设置介质蚀刻停止层，直接蚀刻所述第二层间介质层，以露出所述金属硅化物。
11.根据权利要求1所述的方法，其特征在于，所述金属硅化物形成过程中接触沟槽的高宽比为0.8-1.2。
12.根据权利要求1所述的方法，其特征在于，所述第一层间介质层为氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210337318.XA CN103681291B (zh) | 2012-09-12 | 2012-09-12 | 一种金属硅化物的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210337318.XA CN103681291B (zh) | 2012-09-12 | 2012-09-12 | 一种金属硅化物的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681291A CN103681291A (zh) | 2014-03-26 |
| CN103681291B true CN103681291B (zh) | 2016-09-21 |
Family
ID=50318490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210337318.XA Active CN103681291B (zh) | 2012-09-12 | 2012-09-12 | 一种金属硅化物的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681291B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990116A (zh) * | 2015-02-03 | 2016-10-05 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
| DE102017112780A1 (de) * | 2017-06-09 | 2018-12-13 | Infineon Technologies Ag | Verfahren zum Strukturieren einer Leistungsmetallisierungsschicht, Elektronikbauelement und Verfahren zum Verarbeiten eines Elektronikbauelements |
| CN111900161A (zh) * | 2020-06-28 | 2020-11-06 | 中国科学院微电子研究所 | 半导体器件及其金属硅化物分离结构制造方法 |
| CN114068394B (zh) * | 2020-07-31 | 2024-04-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN116504717B (zh) * | 2023-06-29 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 金属硅化物的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| CN1503350A (zh) * | 2002-11-20 | 2004-06-09 | �Ҵ���˾ | 制造多重阈值的方法和工艺 |
| CN1649170A (zh) * | 2004-01-09 | 2005-08-03 | 台湾积体电路制造股份有限公司 | 金属接触结构与其制造方法 |
| CN1832140A (zh) * | 2005-02-14 | 2006-09-13 | 豪威科技有限公司 | 用于图像传感器的自对准金属硅化物处理方法 |
| CN101188212A (zh) * | 2006-11-15 | 2008-05-28 | 株式会社瑞萨科技 | 半导体装置的制造方法 |
-
2012
- 2012-09-12 CN CN201210337318.XA patent/CN103681291B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| CN1503350A (zh) * | 2002-11-20 | 2004-06-09 | �Ҵ���˾ | 制造多重阈值的方法和工艺 |
| CN1649170A (zh) * | 2004-01-09 | 2005-08-03 | 台湾积体电路制造股份有限公司 | 金属接触结构与其制造方法 |
| CN1832140A (zh) * | 2005-02-14 | 2006-09-13 | 豪威科技有限公司 | 用于图像传感器的自对准金属硅化物处理方法 |
| CN101188212A (zh) * | 2006-11-15 | 2008-05-28 | 株式会社瑞萨科技 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681291A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746664B2 (ja) | トランジスタ及びその製造方法 | |
| CN102244098B (zh) | 半导体装置及其制造方法 | |
| TWI542017B (zh) | 場效電晶體及其製作方法 | |
| KR101027107B1 (ko) | 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ | |
| CN104835780B (zh) | 半导体结构及其制造方法 | |
| CN106158931B (zh) | 半导体结构及其制造方法 | |
| JP4144884B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| CN102110611B (zh) | 具有改善的载流子迁移率的nmos的制造方法 | |
| CN102738221B (zh) | 制造栅极介电层的方法 | |
| KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
| CN102487048B (zh) | 半导体器件的形成方法 | |
| JP2012124519A (ja) | シリサイド化金属ゲートの形成のための方法 | |
| CN103928515A (zh) | 半导体器件及其制造方法 | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| TW201123448A (en) | Gate electrode for field effect transistor and field effect transistor | |
| KR20010102168A (ko) | 반도체 장치 제조 방법 | |
| TWI431723B (zh) | 經接觸窗形成於源極／汲極上之自我對準矽化物 | |
| CN103681291B (zh) | 一种金属硅化物的形成方法 | |
| CN108878529B (zh) | 半导体器件及其制造方法 | |
| CN106531686A (zh) | 互连结构和其制造方法及半导体器件 | |
| CN103871895A (zh) | 用于制造场效应晶体管器件的方法 | |
| US10297454B2 (en) | Semiconductor device and fabrication method thereof | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN105990229B (zh) | 半导体器件及其制造工艺 | |
| CN102856179A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |