CN111900161A - 半导体器件及其金属硅化物分离结构制造方法 - Google Patents

半导体器件及其金属硅化物分离结构制造方法 Download PDF

Info

Publication number
CN111900161A
CN111900161A CN202010596845.7A CN202010596845A CN111900161A CN 111900161 A CN111900161 A CN 111900161A CN 202010596845 A CN202010596845 A CN 202010596845A CN 111900161 A CN111900161 A CN 111900161A
Authority
CN
China
Prior art keywords
metal silicide
layer
device region
region
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010596845.7A
Other languages
English (en)
Inventor
申靖浩
熊文娟
蒋浩杰
李亭亭
罗英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010596845.7A priority Critical patent/CN111900161A/zh
Publication of CN111900161A publication Critical patent/CN111900161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件及其金属硅化物分离结构的制造方法，包括：提供一包括第一NMOS器件区和PMOS器件区的半导体衬底；在PMOS器件区上形成第一阻挡层，以露出第一NMOS器件区；在露出的第一NMOS器件区的表面形成第一金属硅化物层；在第一NMOS器件区上形成第二阻挡层，以露出PMOS器件区；在露出的PMOS器件区的表面形成第二金属硅化物层。通过使用两次阻挡层，选择性的分离NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构。

Description

半导体器件及其金属硅化物分离结构制造方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体器件及其金属硅化物分离结构制造方法。
背景技术
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件有源区和栅极区域的表面电阻和接触电阻相应增加，导致器件的相应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
为了降低器件有源区和栅极区域的接触电阻，引入了金属硅化物的工艺方法，通常金属硅化物形成在器件有源区和栅极区的表面上，所述金属硅化物具有较低的电阻率，可以显著减小有源区和栅极区的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件有源区和栅极区的表面电阻和接触电阻，从而降低电阻电容延迟时间。对于更小纳米技术工艺节点，如何在器件的有源区和栅极区的表面形成金属硅化物是目前面临的主要问题。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种半导体器件及其金属硅化物分离结构制造方法，该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种半导体器件的金属硅化物分离结构制造方法，所述方法包括：
提供一半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；
在所述PMOS器件区上形成第一阻挡层，以露出所述第一NMOS器件区；
在露出的第一NMOS器件区的表面形成第一金属硅化物层；
在所述第一NMOS器件区上形成第二阻挡层，以露出所述PMOS器件区；
在露出的PMOS器件区的表面形成第二金属硅化物层。
本申请的第二方面提出了一种半导体器件，包括：
半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；
所述第一NMOS器件区的表面形成有第一金属硅化物层；
所述PMOS器件区的表面形成有第二金属硅化物层。
本申请的第三方面提出了一种电子设备，包括上述第二方面所述的半导体器件。
基于上述所述的半导体器件的金属硅化物分离结构制造方法，通过使用两次阻挡层，选择性的分离第一NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构，即第一NMOS器件区形成第一金属硅化物，PMOS器件区形成第二金属硅化物。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请根据一示例性实施例示出的一种半导体器件的金属硅化物分离结构制造方法的流程示意图；
图2-图7为本申请根据图1所示实施例示出的一种金属硅化物的分离结构形成过程图；
图8～图12为本申请根据图1所示实施例示出的单元区域中NMOS器件的金属硅化物形成过程图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在存储器与逻辑器件的单元区(cell)和核心/外围区(core/peri)中的晶体管为了与其他元器件进行数据交换，通常将晶体管的有源区域与栅极区域的接触孔(Contacthole)与金属层进行连接，以作为电流输入输出的通路。
随着器件集成度不断增大，使得图案的尺寸不断减小，相应地，器件的有源区域和栅极区域的表面电阻和接触电阻随之增加，由于金属硅化物具有较低的电阻率，为了降低器件表面的接触电阻，通过在器件有源区和栅极区的表面形成金属硅化物来减小接触电阻。
对于不同形态的CMOS器件，由于特性不同，要求的表面电阻和接触电阻不同，例如，对于NMOS器件区域，使用钴金属硅化物可以减少器件的劣化情况，对于PMOS器件区域，使用镍金属硅化物可以达到低表面电阻和漏电少的目的。
然而，目前的存储器与逻辑器件的半导体衬底中既包括NMOS器件也包括PMOS器件，而在金属硅化物结构形成过程中，如何将NMOS器件区和PMOS器件区分离选择性的进行硅化成为目前面临的主要问题。
为解决上述技术问题，本申请提出一种半导体器件的金属硅化物分离结构制造方法，如图1所示的制造流程，包括如下步骤：
步骤101：提供一半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区。
示例性的，所述半导体衬底可以是多晶硅衬底(Poly)，当然也可以是硅衬底(Si)。
在各种实施例中，第一NMOS器件区和PMOS器件区均包括栅极区域和位于栅极区域两侧的源漏区域，考虑到N形态的CMOS器件和P形态的CMOS器件特性的不同，要求的表面电阻和接触电阻不同，为了配合不同形态CMOS器件的特性，需要在两种形态CPMOS器件上表面形成不同的金属硅化物层，以变换为金属形态，通过接触孔与金属层进行连接。
在一实施例中，所述半导体衬底还包括位于第一NMOS器件区与PMOS器件区之间的隔离结构。
步骤102：在PMOS器件区上形成第一阻挡层，以露出第一NMOS器件区。
在一实施例中，可以通过在整个半导体衬底上沉淀第一阻挡层，以完全覆盖第一NMOS器件区和PMOS器件区，如图2所示，并通过光刻和刻蚀工艺，将第一NMOS器件区上的第一阻挡层去除，保留PMOS器件区上的第一阻挡层，如图3所示。
其中，在整个半导体衬底上沉淀的第一阻挡层为绝缘材料，由于该第一阻挡层是用于隔离PMOS器件区与后续沉淀的第一金属膜层发生化学反应，因此需要通过光刻和刻蚀工艺，将要形成金属硅化物的区域(即第一NMOS器件区)打开，而在不需要形成金属硅化物区域(即PMOS器件区)上的第一阻挡层保留。
步骤103：在露出的第一NMOS器件区的表面形成第一金属硅化物层。
在一实施例中，可以通过在整个半导体衬底上沉淀第一金属膜层，如图4所示，然后将第一金属膜层与第一NMOS器件区的表面反应形成第一金属硅化物层，并去除剩余的第一金属膜层，如图5所示，最后去除第一阻挡层。
示例性的，可以通过对第一金属膜层进行热处理，使得第一金属膜层与第一NMOS器件区的表面(表面含有Si或Poly)发生化学反应。
由于位于PMOS器件区与第一金属膜层之间的第一阻挡层为绝缘材料，也就是说，在PMOS器件区与第一金属膜层之间形成了非硅化物阻挡层(Non-silicide block layer)的结构，因此在进行硅化工艺时，PMOS器件区不会与其上的第一金属膜层发生化学反应。
示例性的，考虑到N形态的CMOS器件特性，由于钴金属可以改善NMOS器件的劣化情况，因此第一金属膜层可以为钴金属膜层，进而在步骤103中反应生成的第一金属硅化物层为钴金属硅化物层。
其中，第一NMOS器件区的表面具体为栅极顶部和源漏区表面。也就是说，具体是第一NMOS器件区的栅极顶部和源漏区表面的Si或Ploy与第一金属膜层发生化学反应，生成第一金属硅化物层，覆盖有第一阻挡层的PMOS器件区不会发生变化。
针对上述步骤102至步骤103的过程，为在第一NMOS器件区上形成第一金属硅化物层的流程，通过整体沉淀阻挡层后以光刻工艺来选定打开区域，以将第一NMOS器件区和PMOS器件区分离，避免在对第一NMOS器件区进行硅化工艺时，对PMOS器件区产生不良的干扰。由于第一阻挡层和第一金属膜层均是整体沉淀，因此工艺操作简单。
步骤104：在第一NMOS器件区上形成第二阻挡层，以露出PMOS器件区。
在一实施例中，可以通过在整个半导体衬底上沉淀第二阻挡层，以完全覆盖第一NMOS器件区和PMOS器件区，并通过光刻和刻蚀工艺，将PMOS器件区上的第二阻挡层去除，保留第一NMOS器件区上的第二阻挡层。
其中，在整个半导体衬底上沉淀的第二阻挡层也为绝缘材料，由于该第二阻挡层是用于隔离第一NMOS器件区与后续沉淀的第二金属膜层发生化学反应，因此需要通过光刻和刻蚀工艺，将要形成金属硅化物的区域(即PMOS器件区)打开，而在不需要形成金属硅化物区域(即第一NMOS区域)上的第二阻挡层保留。
步骤105：在露出的PMOS器件区的表面形成第二金属硅化物层。
在一实施例中，可以通过在整个半导体衬底上沉淀第二金属膜层，如图6所示，将第二金属膜层与PMOS器件区的表面反应形成第二金属硅化物层，去除第二阻挡层和剩余的第二金属膜层，如图7所示。
示例性的，可以通过对第二金属膜层进行热处理，使得第二金属膜层与PMOS器件区的表面(表面含有Si或Poly)发生化学反应。
由于位于第一NMOS器件区与第二金属膜层之间的第二阻挡层为绝缘材料，也就是说，在第一NOMS器件区与第二金属膜层之间形成了非硅化物阻挡层的结构，因此在进行硅化工艺时，第一NMOS器件区不会与其上的第二金属膜层发生化学反应。
示例性的，考虑到P形态的CMOS器件特性，由于镍金属可以提升PMOS器件的特性，因此第二金属膜层可以为镍金属膜层，进而在步骤105中反应生成的第二金属硅化物层为镍金属硅化物层。
其中，PMOS器件区的表面具体为栅极顶部和源漏区表面。也就是说，具体是PMOS器件区的栅极顶部和源漏区表面的Si或Ploy与第二金属膜层发生化学反应，生成第二金属硅化物层，覆盖有第二阻挡层的第一NMOS器件区不会发生变化。
针对上述步骤104至步骤105的过程，为在PMOS器件区上形成第二金属硅化物层的流程，通过整体沉淀阻挡层后以光刻工艺来选定打开区域，以将第一NMOS器件区和PMOS器件区分离，避免在对PMOS器件区进行硅化工艺时，对第一NMOS器件区产生不良的干扰。由于第二阻挡层和第二金属膜层均是整体沉淀，因此工艺操作简单。
本领域技术人员可以理解的是，本申请对上述步骤102至步骤103，与步骤104至步骤105的先后执行顺序不进行具体限定，也可以先执行步骤104至步骤105，再执行步骤102至步骤103的过程。
至此，完成上述图1所示的半导体器件的金属硅化物分离结构的制造流程，通过上述流程通过使用两次阻挡层，选择性的分离第一NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构，即第一NMOS器件区形成第一金属硅化物，PMOS器件区形成第二金属硅化物。
需要说明的是，通常半导体器件的半导体衬底包括单元区域(cell)和核心/外围区域(core/prei)。
其中，上述图2～图7所示的第一NMOS器件区和PMOS器件区均位于核心/外围区域，而单元区域包括第二NMOS器件区。
在上述步骤102中，在整个半导体衬底上沉淀第一阻挡层后，对于位于单元区域中的第二NMOS器件区上也覆盖有第一阻挡层，如图8所示，在经过光刻和刻蚀工艺后，将第二NMOS器件区上的第一阻挡层也去除了，只保留PMOS器件区上的第一阻挡层，如图9所示。
示例性的，参见图9，单元区域还包括字线结构，并且单元区域中相邻的两个第二NMOS器件共用漏极。
在整个半导体衬底上沉淀第一金属膜层后，对于位于单元区域中的第二NMOS器件区上也覆盖有第一金属膜层，如图10所示。
在上述步骤103中，将第一金属膜层与第一NMOS器件区的表面反应形成第一金属硅化物层的同时，单元区域中的第二NMOS器件区的表面也反应形成第一金属硅化物层，而后，在漏极区域的上方形成位线和位线接触，所述位线接触与漏极区域表面形成的第一金属硅化物层连接，如图11所示。
经过上述步骤104至步骤105之后，最终形成单元区域和核心/外围区域的金属硅化物分离结构，如图12所示。
由此可见，本申请可以确保半导体器件中NMOS器件和PMOS器件的表面形成具备与各自特性匹配的金属硅化物，只在需要的区域部分使用硅化工艺来改善器件特性。
本申请还提出了一种半导体器件，所述半导体器件根据上述图1所示的制造方法获得，参见图7所示，所述半导体器件包括：
半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区，并且第一NMOS器件区的表面形成有第一金属硅化物层，PMOS器件区的表面形成有第二金属硅化物层。
其中，第一金属硅化物层为钴金属硅化物层，第二金属硅化物层为镍金属硅化物层。
本申请还提出了一种电子设备，所述电子设备包括根据上述图1所述的制造方法获得的半导体器件。
在一些实施例中，电子设备可以包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种半导体器件的金属硅化物分离结构制造方法，其特征在于，所述方法包括：
提供一半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；
在所述PMOS器件区上形成第一阻挡层，以露出所述第一NMOS器件区；
在露出的第一NMOS器件区的表面形成第一金属硅化物层；
在所述第一NMOS器件区上形成第二阻挡层，以露出所述PMOS器件区；
在露出的PMOS器件区的表面形成第二金属硅化物层。
2.根据权利要求1所述的方法，其特征在于，在所述PMOS器件区上形成第一阻挡层，包括：
在整个半导体衬底上沉淀第一阻挡层，以完全覆盖第一NMOS器件区和PMOS器件区；
通过光刻和刻蚀工艺，将所述第一NMOS器件区上的第一阻挡层去除，保留所述PMOS器件区上的第一阻挡层。
3.根据权利要求1所述的方法，其特征在于，
所述第一阻挡层为绝缘材料，用于隔离所述PMOS器件区与所述第一金属膜层发生化学反应；
所述第二阻挡层为绝缘材料，用于隔离所述第一NMOS器件区与所述第二金属膜层发生化学反应。
4.根据权利要求1所述的方法，其特征在于，在露出的第一NMOS器件区的表面形成第一金属硅化物层，包括：
在整个半导体衬底上沉淀第一金属膜层；
将所述第一金属膜层与所述第一NMOS器件区的表面反应形成第一金属硅化物层；
去除所述第一阻挡层和剩余的第一金属膜层。
5.根据权利要求4所述的方法，其特征在于，
所述第一金属膜层为钴金属膜层；
所述第一金属硅化物层为钴金属硅化物层。
6.根据权利要求1所述的方法，其特征在于，在露出的PMOS器件区的表面形成第二金属硅化物层，包括：
在整个半导体衬底上沉淀第二金属膜层；
将所述第二金属膜层与所述PMOS器件区的表面反应形成第二金属硅化物层；
去除所述第二阻挡层和剩余的第二金属膜层。
7.根据权利要求6所述的方法，其特征在于，
所述第二金属膜层为镍金属膜层；
所述第二金属硅化物层为镍金属硅化物层。
8.根据权利要求1所述的方法，其特征在于，在露出的第一NMOS器件区的表面形成第一金属硅化物层，具体为：
在所述第一NMOS器件区的栅极顶部和源漏区表面形成第一金属硅化物层。
9.根据权利要求1所述的方法，其特征在于，在露出的PMOS 器件区的表面形成第二金属硅化物层，具体为：
在所述PMOS器件区的栅极顶部和源漏区表面形成第二金属硅化物层。
10.根据权利要求4所述的方法，其特征在于，所述半导体衬底包括单元区域和核心/外围区域，所述第一NMOS器件区和所述PMOS器件区位于所述核心/外围区域；所述单元区域包括第二NMOS器件区；
所述方法还包括：
将所述第一金属膜层与所述第一NMOS器件区的表面反应形成第一金属硅化物层的同时，所述第二NMOS器件区的表面也反应形成第一金属硅化物层。
11.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；
所述第一NMOS器件区的表面形成有第一金属硅化物层；
所述PMOS器件区的表面形成有第二金属硅化物层。
12.根据权利要求11所述的半导体器件，其特征在于，所述第一金属硅化物层为钴金属硅化物层；
所述第二金属硅化物层为镍金属硅化物层。
13.一种电子设备，包括根据权利要求11～12任一项所述的半导体器件。
14.根据权利要求13所述的电子设备，其特征在于，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
CN202010596845.7A 2020-06-28 2020-06-28 半导体器件及其金属硅化物分离结构制造方法 Pending CN111900161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010596845.7A CN111900161A (zh) 2020-06-28 2020-06-28 半导体器件及其金属硅化物分离结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010596845.7A CN111900161A (zh) 2020-06-28 2020-06-28 半导体器件及其金属硅化物分离结构制造方法

Publications (1)

Publication Number Publication Date
CN111900161A true CN111900161A (zh) 2020-11-06

Family

ID=73207092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010596845.7A Pending CN111900161A (zh) 2020-06-28 2020-06-28 半导体器件及其金属硅化物分离结构制造方法

Country Status (1)

Country Link
CN (1) CN111900161A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591868A (zh) * 2003-08-29 2005-03-09 台湾积体电路制造股份有限公司 具有多样的金属硅化物的半导体元件及其制造方法
US20090280645A1 (en) * 2008-05-07 2009-11-12 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
CN103531452A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591868A (zh) * 2003-08-29 2005-03-09 台湾积体电路制造股份有限公司 具有多样的金属硅化物的半导体元件及其制造方法
US20090280645A1 (en) * 2008-05-07 2009-11-12 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
CN103531452A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法

Similar Documents

Publication Publication Date Title
US6777761B2 (en) Semiconductor chip using both polysilicon and metal gate devices
US8823066B2 (en) Method for producing semiconductor device and semiconductor device
US20110006373A1 (en) Transistor Structure
JP2004128448A (ja) 半導体記憶装置およびその製造方法、縦型ｍｉｓｆｅｔの製造方法および縦型ｍｉｓｆｅｔ、半導体装置の製造方法および半導体装置
CN103378136A (zh) 用于具有高k金属栅极的NFET的结构和方法
JP2004165317A (ja) 半導体装置およびその製造方法
KR20070085699A (ko) Ｃｍｏｓ 소자의 자기 정렬된 이중 전규화물화 게이트 형성방법
JP5032532B2 (ja) 半導体装置及びその製造方法
US20080138950A1 (en) Method To Increase Charge Retention Of Non-Volatile Memory Manufactured In A Single-Gate Logic Process
US6395596B1 (en) Method of fabricating a MOS transistor in an embedded memory
TW487910B (en) Manufacturing method of embedded DRAM
US20130009231A1 (en) Method for Efficiently Fabricating Memory Cells with Logic FETs and Related Structure
US6391704B1 (en) Method for manufacturing an MDL semiconductor device including a DRAM device having self-aligned contact hole and a logic device having dual gate structure
KR20010009159A (ko) 반도체 장치를 위한 콘택 구조 및 제조 방법
US6881672B2 (en) Selective silicide blocking
CN111900161A (zh) 半导体器件及其金属硅化物分离结构制造方法
US6468838B2 (en) Method for fabricating a MOS transistor of an embedded memory
US6489210B1 (en) Method for forming dual gate in DRAM embedded with a logic circuit
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
JP3116889B2 (ja) 半導体装置の製造方法
US7838966B2 (en) Semiconductor devices including resistor elements comprising a bridge and base elements and related methods
JP2001217319A (ja) 半導体集積回路装置およびその製造方法
JP6230648B2 (ja) 半導体装置
CN106992143B (zh) 一种半导体器件以及制备方法、电子装置
KR100432893B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination