TWI431723B - 經接觸窗形成於源極／汲極上之自我對準矽化物 - Google Patents

經接觸窗形成於源極／汲極上之自我對準矽化物 Download PDF

Info

Publication number
TWI431723B
TWI431723B TW100136471A TW100136471A TWI431723B TW I431723 B TWI431723 B TW I431723B TW 100136471 A TW100136471 A TW 100136471A TW 100136471 A TW100136471 A TW 100136471A TW I431723 B TWI431723 B TW I431723B
Authority
TW
Taiwan
Prior art keywords
telluride
dielectric layer
layer
sacrificial film
metal
Prior art date
Application number
TW100136471A
Other languages
English (en)
Other versions
TW201250926A (en
Inventor
Yoshihiro Uozumi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201250926A publication Critical patent/TW201250926A/zh
Application granted granted Critical
Publication of TWI431723B publication Critical patent/TWI431723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經接觸窗形成於源極/汲極上之自我對準矽化物
在此所敘述之實施例係普遍地有關於用於半導體結構中之矽化物層之形成的結構及方法。
半導體結構及裝置可包含金屬化合層，用以形成結構之不同區域間之互連。窗(via)及溝渠之圖案可被圖案化進入電介質層中且嵌入金屬導線，以製造金屬化合層。矽化物可存在於形成於金屬化合層中之窗的底部，以促進半導體結構之下面的裝置層與金屬導線之間的電性接觸。
包含電晶體裝置之半導體結構具有閘極電極結構，以施加電位至電晶體閘極。後閘極(gate-last)製造架構可被使用，其中虛擬閘極被提供，且需要用來形成電晶體裝置之其他元件被製造於虛擬閘極附近。虛擬閘極被移除，且在製造期間，功能性閘極結構形成於下游點。功能性閘極結構之形成通常需要高溫熱處理，例如緻密化(densify)退火、後氮化退火、與驅入(drive-in)退火。然而，高溫處理可能導致對於可能存在於半導體結構中之某些材料(包含矽化物)的傷害。
根據一實施例，最初半導體結構具有形成於半導體基板上之至少一雜質區、形成於該雜質區及/或在該基板上沒有額外雜質之一區之上的犧牲膜、形成於該犧牲膜之上的隔離層、及形成於該隔離層之上的電介質層。窗被圖案化進入最初半導體結構之電介質層且通過隔離層之厚度，使得接觸開孔形成於隔離層中。之後，在隔離層之下的犧牲膜的至少一部份被移除，從而遺留一空隙空間於隔離層之下。之後，金屬矽化物先質被設置於該空隙空間內，且透過退火處理，金屬矽化物先質被轉換成為矽化物層。
藉由形成通道於雜質摻雜之源極/汲極區中間來界定相關的源極與汲極區，場效電晶體被形成於半導體基板上。通道具有與源極/汲極區不同之導電型。電極建立與源極與汲極區之電性接觸，且閘極電極施加場效電位於通道區，以控制電流通過通道。在半導體製造的後閘極架構中，虛擬閘極被形成於半導體基板上，以建立用於製造期間之源極、汲極、與通道區的自我對準的閘極寬度。在源極與汲極區被製造之後，虛擬閘極被移除且用導電的功能性閘極材料加以取代。
矽化物經常與源極及汲極雜質區相接觸地存在，以促進與這些區的電性連接。因為矽化物係與源極及汲極區接近接觸地設置，在虛擬閘極之移除之前，矽化物可在製造處理中先被形成。然而，一般使用於功能性閘極電極之製造中的各種高溫處理可能導致矽化物材料在不同的相中再形成(reforming)或再結晶。因為在低於大約400℃之矽化物材料之形成之後曝露至高於大約400℃之高溫處理，矽化物材料之再形成可能發生。因為矽化物材料內之不同的相的存在，矽化物之電阻可能不合意地增加，且可能引進矽化物之結構中之缺陷。可能導致對於矽化物材料的傷害的高溫處理包含緻密化退火、後氮化退火、與驅入退火。
為了避免因為高溫處理對於矽化物材料的傷害，矽化物材料可被引進於功能性閘極電極之形成之後。圖1顯示半導體結構，具有閘極結構110形成於半導體基板101上。淺隔離溝渠103分離鄰接之電晶體裝置(具有源極/汲極區105)。電介質層120形成於半導體基板101之上。電介質層被處理成金屬化合層，用以形成半導體基板/晶圓之不同區之間的連接。窗及溝渠之圖案可被形成於電介質層120中，以用於通過已知金屬鑲嵌法及雙金屬鑲嵌法處理之金屬導線的設置。
在圖1中，窗130被形成於電介質層120中，以與源極/汲極區105接觸。在窗130之形成之後，矽化物材料140可形成於窗130之底部，以促進源極/汲極區105與將被置於窗130內之導線之間的電性接觸。然而，矽化物材料140僅覆蓋源極/汲極區105之小區域(等於窗130之大小)。如此，電阻、接觸電阻及介面電阻係相對於結構(其中矽化物材料覆蓋源極/汲極區之部分係大於窗之面積)而增加。
圖2顯示半導體結構，其與圖1顯示之半導體結構分享某些結構特徵。相同參考符號表示相似之特徵。在圖2中，窗230被顯示實質上覆蓋源極/汲極區105之整個面積。如此，矽化物材料240可被設置於源極/汲極區105之實質地整個表面之上。然而，此大尺寸之窗230之使用需要額外的圖案化、充填、平坦化及接觸形成步驟，其顯著地增加製造成本。此外，當使用大的窗時，發生於充填窗230之導線與閘極結構110之間的短路的可能性顯著地增加。
在此處所揭露之實施例中，方法與結構被揭露具有下面特徵：1)矽化物材料係形成於虛擬閘極電極之移除與功能性閘極電極之製造之後；及2)矽化物之面積係大於與矽化物材料接觸的窗的面積。如此，矽化物材料沒有曝露至高溫處理。
熟習技藝者將承認：熟知之半導體製造技術(包含沉積材料、遮罩、微影、蝕刻、及佈植)在形成所述裝置或結構中係有用的。用以形成半導體結構之材料的沉積可藉由低壓化學汽相沈積、化學汽相沈積、原子層沈積..等等。相同參考符號匹配相似之元件。
在此使用之術語(例如，“上”、“上面”、“之下”、與“之上”)係相對於由半導體基板之表面所界定之平面來加以界定。術語“上”、“上面”、“之上”..等等所表示的是：特徵元件相較於被參照為空間參考之另一元件係較遠於半導體基板之平面。術語“之下”與相似的術語所表示的是：特徵元件相較於被參照為空間參考之另一元件係較接近半導體基板之平面。術語“插置”、“中間的”與相似的術語所表示的是：參照於參考至半導體基板之平面的距離的空間參考，特徵元件係位於兩個其他元件之間。術語“上”、“上面”、“之下”、與“之上”、“插置”、“中間的”..等等只表示相對的空間關係，且不必然表示任何特定元件係實體接觸。術語“厚度”指的是：在垂直於半導體基板之平面的方向中之特徵的尺寸。前述定義適用於此文件通篇。如同使用於此文件通篇的，相似之參考符號指的是相似之結構與特徵。
在此所揭露之創新之實施例現在將參照圖式來敘述。圖3顯示形成於半導體基板301上之半導體結構。在一實施例中，半導體結構具有功能性閘極電極結構310(具有側壁312形成於其上)，且具有源極/汲極區305(摻雜有適當的N或P型雜質)。在另一實施例中，源極/汲極區305可具有SiGe及/或SiC。淺溝渠隔離區303分離鄰接之電晶體區，電晶體區可被形成於相同的基板301上。
犧牲膜350存在於半導體基板301之實質上所有需要用來形成源極/汲極區305的表面區域之上。在一實施例中，犧牲膜350實質上為純Ge層或具有高濃度之Ge(等於或大於大約50%重量比的Ge)的SiGe層。在另一實施例中，犧牲膜350為具有低濃度之Ge(低於大約50%重量比的Ge)的SiGe層。在又另一實施例中，犧牲膜350實質上為純Si層或有雜質摻雜的Si層。犧牲膜350為虛擬膜，其可相對於週遭材料藉由選擇性的濕或乾蝕刻來移除。藉由任何合適的方法(包含藉由磊晶生長)，犧牲膜350形成於源極/汲極區305上。在一實施例中，犧牲膜之厚度從大約5至大約100nm。在另一實施例中，犧牲膜之厚度從大約15至大約50nm。
藉由已知技術(例如磊晶生長、化學汽相沈積、物理汽相沈積、及電鍍)，犧牲膜350可被沈積。特別地，磊晶生長技術可以選擇性地沈積犧牲膜350於源極/汲極區305上。
犧牲膜350被封進隔離層355內部中。隔離層355可為任何合適的電介質材料(包含氧化矽及氮化矽)。熟習技藝者將了解：其他材料可被使用作為隔離層355。藉由蝕刻，犧牲膜350被以較高的速率選擇性地移除，相較於隔離層355來說。如同圖3中所示，包含閘極結構310之半導體基板301被電介質層360所覆蓋。電介質層360可為二氧化矽或低k材料(具有電介質常數低於氧化矽之電介質常數)。
在圖4中，圖3中所示之結構被處理成具有窗及/或溝渠圖案形成於電介質層360中。熟習技藝者將了解：電介質層360可被處理成具有任何合適的窗及/或溝渠圖案形成於其中。為了說明在此所揭露之創新之優點的目的，窗410被顯示形成於電介質層360中，且溝渠未被例示。藉由使用任何合適的技術(包含電漿蝕刻與反應式離子蝕刻)來蝕刻電介質層360，窗410被形成。在窗410之形成期間，接觸開孔420被形成於隔離層355中。
在窗410及接觸開孔420之形成之後，透過合適的蝕刻處理來選擇性地移除犧牲膜350，使得沒有實質的變化發生於窗410及接觸開孔420。在一實施例中，透過濕蝕刻處理來移除犧牲膜350。在犧牲膜350係形成自純Si或SiGe層(具有低濃度之Ge)之實施例中，藉由使用水溶液(含有鹼化學品且具有pH值大於大約9)之濕蝕刻來移除犧牲膜350。例如，水溶液可含有氨、氫氧化四甲銨、氫氧化四乙銨、膽鹼、或含有胺群之化合物。在犧牲膜350係形成自純Ge或SiGe層(具有高濃度之Ge)之實施例中，藉由使用水溶液(包含具有或不具有鹼化合物之過氧化物)之濕蝕刻來移除犧牲膜350。示範的過氧化物包含過氧化氫與含有過氧化物官能基的有機分子。示範的鹼化合物包含氨、氫氧化四甲銨、氫氧化四乙銨、膽鹼、與含有胺群之化合物，如上所述。熟習技藝者將承認：用於濕蝕刻之其他試劑可被用來移除犧牲膜350。在另一實施例中，藉由乾化學蝕刻處理來移除犧牲膜。
在犧牲膜350之選擇性移除之後，空隙空間430被形成於隔離層355之下。在圖4所示之結構中，窗410被形成於電介質層360中，且通抵接觸開孔420與空隙空間430。如此，在圖4中所示之結構之特徵為：空隙空間430具有相似於或大於接觸開孔420的尺寸。
在圖5所示之結構中，金屬矽化物先質510被設置於空隙空間430內。示範的金屬矽化物先質包含來自鈦、鈷、鎳、鉑、鎢與其合金的至少一者或更多者。熟習技藝者將承認：其他金屬或金屬合金可被使用作為用以形成矽化物之先質材料。透過任何合適的技術(包含電鍍、化學汽相沈積、及原子層沈積)，金屬矽化物先質510可被設置於空隙空間430內。金屬矽化物先質510之沈積被施行，使得空隙空間430被用合適厚度之金屬矽化物先質充填。如同圖5中所示，在金屬矽化物先質之沈積期間，金屬矽化物先質被沈積於電介質層360之表面上且沿著窗410。在空隙空間430之外之區域中的金屬矽化物先質材料之沈積對於沈積處理係免不了的，且不要求達到在此所述之益處。
在圖6中，藉由退火處理，金屬矽化物先質510被轉換成為矽化物610。用以轉換金屬矽化物先質成為矽化物之退火處理係已知的。形成矽化物610之矽原子係源自半導體晶圓301。沈積於電介質層360之表面上之金屬矽化物先質510被從圖6中所示之結構剝除。未與半導體晶圓301接觸之金屬矽化物先質通常將不被轉換成為矽化物。任何合適的技術可被用於移除已沈積之未反應金屬矽化物先質，包含濕剝除。用以移除金屬矽化物先質之試劑包含含有酸與過氧化物之混合物，例如氫氟酸與過氧化物之混合物。當金屬矽化物先質可被用於障壁金屬或金屬導線時，金屬矽化物先質不需要被移除。
在圖7中，金屬導線710被沈積進入窗410中。使用已知的電鍍、物理汽相沈積、化學汽相沈積、金屬鑲嵌法及雙金屬鑲嵌法技術，金屬導線710可被設置。在一實施例中，金屬導線710含有銅或鎢。含有暫態金屬之金屬障壁層(未示)可存在，用以分隔金屬導線710與電介質層360，以防止金屬導線710中之金屬原子(例如銅)擴散進入電介質層360。在圖8中，使用化學機械拋光(CMP)來弄平金屬導線710，以移除多餘的金屬材料而形成最終金屬導線810。在一實施例中，金屬導線810含有銅或鎢。
在圖9中，例示了具有矽化物層之半導體結構的特性。在圖9中，為了例示之簡單性，顯示了矽化物層610。熟習技藝者將了解：典型的結構具有不同之矽化物層610存在鄰接於功能性閘極電極110的各個側。然而，為了例示之目的，顯示了一個矽化物層610。作用為源極或汲極區之雜質區105被顯示植入於半導體基板/晶圓101中。為了例示之簡單性，隔離層355之部分被以切除的方式顯示，以允許矽化物層610被較佳地例示。矽化物層610覆蓋實質上整個雜質區105。在一實施例中，矽化物層610覆蓋雜質區105之面積之至少大約80%。在另一實施例中，矽化物層610覆蓋雜質區105之面積之至少大約90%。在又另一實施例中，矽化物層610覆蓋雜質區105之面積之至少大約95%。
矽化物層610接觸於窗410(其中金屬導線被設置或可被設置)。接觸開孔420(如同圖7-9中所示)存在於隔離層355中，以允許電介質層360與窗410之間之電性連通。如同所示，窗410與接觸開孔420係為相似但不需要相同的大小。
透過在此所揭露之創新的應用，圖9中所示之實施例結構具有矽化物層610形成於源極/汲極區105之實質上整個區域之上。在功能性閘極電極110之製造之後，形成矽化物層610。矽化物層之再形成不同的相(其具有較高電阻率)不會發生，因為矽化物層對於高溫處理之曝露(用以移除虛擬閘極電極且製造功能性閘極電極110)係不需要的。此外，用以形成與矽化物層610電性接觸的窗410係屬於並非會引起窗410與閘極電極110之間之電性短路的大小。
為了完整地敘述在此所揭露之創新，參照圖10之用以形成矽化物層的動作。在動作1002中，提供最初半導體結構，具有：具有雜質區充當作形成於其上之源極或汲極的半導體結構。犧牲膜形成於雜質區之上，而隔離層與電介質層另外覆蓋犧牲膜。在動作1004中，窗形成於電介質層中，且接觸開孔形成於隔離層中。在動作1006中，犧牲膜被移除，以形成空隙空間於隔離層之下。在動作1008中，金屬矽化物先質材料被設置於該空隙空間內。在動作1010中，藉由退火處理，金屬矽化物先質材料被轉換成為矽化物層。
關於用於給定之特徵的任何圖式或數值範圍，來自一個範圍的參數或圖式可與用於相同特徵之來自不同範圍的另一參數或圖式相結合，以產生數值範圍。
除了在操作範例中，或用別的方法指示的地方，用於說明書與申請專利範圍中之關於成分數量、反應環境..等等的所有數量、值及/或描述係被理解成在所有實例中藉由術語“大約”來加以修飾。
雖然已敘述某些實施例，這些實施例僅僅藉由範例之方式來呈現，且不打算限制本發明之範圍。的確，在此所敘述之新穎裝置與方法可用各種其他形式來實施；此外，在此處所敘述之方法與系統之形式中之各種省略、替代與改變可被進行而無偏離本發明之精神。所附申請專利範圍與其均等物係打算涵蓋將落在本發明之精神與範圍內的此種形式或修改。
101．．．半導體基板/晶圓
103．．．淺隔離溝渠
105．．．源極/汲極區
110．．．閘極結構
120．．．電介質層
130．．．窗
140．．．矽化物材料
230．．．窗
240．．．矽化物材料
301．．．半導體基板/晶圓
303．．．淺溝渠隔離區
305．．．源極/汲極區
310．．．閘極(電極)結構
312．．．側壁
350．．．犧牲膜
355．．．隔離層
360．．．電介質層
410．．．窗
420．．．接觸開孔
430．．．空隙空間
510．．．金屬矽化物先質
610．．．矽化物
710．．．金屬導線
810．．．金屬導線
1002、1004、1006、1008、1010．．．動作
圖1顯示半導體結構，使矽化物層形成於窗之底部，其中，矽化物覆蓋雜質區之部分。
圖2顯示半導體結構，使矽化物層形成於窗之底部，其中，矽化物覆蓋雜質區之大部分。
圖3顯示實施例半導體結構，使犧牲膜形成於雜質區之上。
圖4顯示實施例半導體結構，使犧牲膜被移除，藉此形成空隙。
圖5顯示實施例半導體結構，使金屬矽化物先質材料形成於雜質區之上。
圖6顯示實施例半導體結構，使矽化物層形成於雜質區之上。
圖7顯示實施例半導體結構，使矽化物層形成於雜質區之上，其中，矽化物與形成於窗中之金屬導線相接觸。
圖8顯示實施例半導體結構，使矽化物層形成於雜質區之上，其中，矽化物與形成於窗中之金屬導線相接觸。
圖9顯示實施例半導體結構，使矽化物層形成於雜質區之大部分上，其中，矽化物層之面積係大於窗與矽化物層電性接觸的面積。
圖10顯示用以形成矽化物層之示範方法的流程圖。
301．．．半導體基板/晶圓
303．．．淺溝渠隔離區
305．．．源極/汲極區
310．．．閘極(電極)結構
312．．．側壁
350．．．犧牲膜
355．．．隔離層
360．．．電介質層

Claims (22)

  1. 一種用以形成一自我對準矽化物之方法，包含：提供一初始半導體結構，包含具有至少一雜質區之一半導體基板、形成於該雜質區或沒有額外雜質之一區的至少一者之上的一犧牲膜、及形成於該犧牲膜之上的至少一電介質層；形成一窗圖案與一接觸開孔於該至少一電介質層中；移除在該至少一電介質層之下的該犧牲膜，從而遺留一空隙空間於該至少一電介質層之下；設置一金屬矽化物先質於該空隙空間內；以及轉換該金屬矽化物先質成為一矽化物層。
  2. 根據申請專利範圍第1項之方法，其中，該至少一電介質層包含形成於該犧牲膜之上的至少一隔離層及形成於該隔離層之上的至少一電介質層。
  3. 根據申請專利範圍第1項之方法，其中，使用一蝕刻溶液藉由一濕蝕刻處理來移除該犧牲膜，該蝕刻溶液包含選自由過氧化氫、含有過氧化物之一化合物與一鹼化學品所組成之群組的一者或更多者。
  4. 根據申請專利範圍第1項之方法，其中，該犧牲膜包含選自由Ge、Si與SiGe所組成之群組的一者或更多者。
  5. 根據申請專利範圍第1項之方法，其中，該金屬矽化物先質包含選自由鈦、鈷、鎳、鉑、鎢與其合金所組成之群組的一者或更多者。
  6. 根據申請專利範圍第1項之方法，其中，該矽化物之厚度係從大約5至大約100nm。
  7. 根據申請專利範圍第1項之方法，其中，該矽化物層具有一面積，其係大於該接觸開孔之一面積。
  8. 根據申請專利範圍第7項之方法，其中，該矽化物層之該面積係至少大於該接觸開孔之該面積約30%。
  9. 根據申請專利範圍第1項之方法，另包含設置一金屬導線於該窗圖案中。
  10. 根據申請專利範圍第1項之方法，其中，該初始半導體結構另包含一功能性閘極結構。
  11. 一種用以製造一半導體裝置之方法，包含：提供一半導體結構，包含具有一功能性閘極結構形成於一半導體基板上之一半導體基板、形成於該半導體基板上之一雜質區、形成於該雜質區或沒有額外雜質之一區的至少一者之上的一犧牲膜、及形成於該犧牲膜之上的至少一電介質層；蝕刻一窗圖案於該電介質層中及一接觸開孔於在該犧牲膜之上的該至少一電介質層中；移除該犧牲膜以形成在該至少一電介質層之下的空隙空間；設置一金屬矽化物先質於該等空隙空間內；以及將該金屬矽化物先質退火，以轉換該金屬矽化物先質成為一矽化物層。
  12. 根據申請專利範圍第11項之方法，其中，該至少一電介質層包含形成於該犧牲膜之上的至少一隔離層及形成於該隔離層之上的至少一電介質層。
  13. 根據申請專利範圍第11項之方法，其中，該犧牲膜包含選自由Ge、Si與SiGe所組成之群組的一者或更多者。
  14. 根據申請專利範圍第11項之方法，其中，該金屬矽化物先質包含選自由鈦、鈷、鎳、鉑、與鎢所組成之群組的一者或更多者。
  15. 根據申請專利範圍第11項之方法，其中，藉由透過與一合成物接觸之蝕刻來移除該犧牲膜，該合成物包含選自由過氧化氫、含有過氧化物之一化合物與一鹼化學品所組成之群組的一者或更多者。
  16. 根據申請專利範圍第11項之方法，其中，藉由透過與一合成物接觸之蝕刻來移除該犧牲膜，該合成物包含選自由過氧化物、氨、氫氧化四甲銨、氫氧化四乙銨、膽鹼、與一含有胺群之一化合物所組成之群組的一者或更多者。
  17. 根據申請專利範圍第11項之方法，另包含設置一金屬導線於該窗圖案中，使得一電性接觸透過該接觸開孔被形成於該矽化物層與該金屬導線之間。
  18. 一種半導體結構，包含：半導體基板，具有以一後閘極架構形成於一半導體基板上的功能性閘極結構；雜質區，形成於該半導體基板上；矽化物層，包含形成於該雜質區或沒有額外雜質之一區的至少一者之上的一矽化物；至少一電介質層，形成於該矽化物層之上，該至少一電介質層具有一窗及一接觸開孔圖案形成於其中；其中，該矽化物層之一面積係大於該接觸開孔之一面積。
  19. 根據申請專利範圍第18項之半導體結構，其中，該電介質層包含具有一接觸開孔形成於其中的至少一隔離層及具有一窗圖案形成於其中的至少一電介質層。
  20. 根據申請專利範圍第18項之半導體結構，其中，該矽化物層之該面積係至少大於該接觸開孔之該面積約30%。
  21. 根據申請專利範圍第18項之半導體結構，其中，該矽化物層包含選自由鈦矽化物、鈷矽化物、鎳矽化物、鉑矽化物、鎢矽化物與其合金所組成之群組的一者或更多者。
  22. 根據申請專利範圍第18項之半導體結構，另包含一金屬導線，設置於該窗圖案中。
TW100136471A 2011-03-24 2011-10-07 經接觸窗形成於源極／汲極上之自我對準矽化物 TWI431723B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/070,702 US8349718B2 (en) 2011-03-24 2011-03-24 Self-aligned silicide formation on source/drain through contact via

Publications (2)

Publication Number Publication Date
TW201250926A TW201250926A (en) 2012-12-16
TWI431723B true TWI431723B (zh) 2014-03-21

Family

ID=46876667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136471A TWI431723B (zh) 2011-03-24 2011-10-07 經接觸窗形成於源極／汲極上之自我對準矽化物

Country Status (3)

Country Link
US (3) US8349718B2 (zh)
JP (1) JP2012204841A (zh)
TW (1) TWI431723B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349718B2 (en) * 2011-03-24 2013-01-08 Kabushiki Kaisha Toshiba Self-aligned silicide formation on source/drain through contact via
US9136131B2 (en) 2013-11-04 2015-09-15 Globalfoundries Inc. Common fill of gate and source and drain contacts
US10032876B2 (en) 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US9754935B2 (en) 2014-08-07 2017-09-05 International Business Machines Corporation Raised metal semiconductor alloy for self-aligned middle-of-line contact
US9887289B2 (en) 2015-12-14 2018-02-06 International Business Machines Corporation Method and structure of improving contact resistance for passive and long channel devices
US10153199B2 (en) * 2016-03-25 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
US9805989B1 (en) 2016-09-22 2017-10-31 International Business Machines Corporation Sacrificial cap for forming semiconductor contact
US11018134B2 (en) * 2017-09-26 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10367077B1 (en) 2018-04-27 2019-07-30 International Business Machines Corporation Wrap around contact using sacrificial mandrel
US10586872B2 (en) 2018-07-03 2020-03-10 International Business Machines Corporation Formation of wrap-around-contact to reduce contact resistivity
US11677026B2 (en) 2019-03-04 2023-06-13 International Business Machines Corporation Transistor having wrap-around source/drain contacts
US12040373B2 (en) * 2021-12-15 2024-07-16 International Business Machines Corporation Liner-free resistance contacts and silicide with silicide stop layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US6225177B1 (en) * 2000-09-18 2001-05-01 Vanguard Int'l Semiconductor Corp. Electrode resistance improved MOSFET with source and drain regions reduced in size beyond lithography limit and method for making the same
JP2004031753A (ja) 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置の製造方法
JP2005079206A (ja) 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
JP2006049341A (ja) 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
US20070141798A1 (en) * 2005-12-20 2007-06-21 Intel Corporation Silicide layers in contacts for high-k/metal gate transistors
US7977751B2 (en) * 2007-02-06 2011-07-12 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
KR20090096885A (ko) * 2008-03-10 2009-09-15 삼성전자주식회사 국부적 매립 절연막을 구비하는 반도체 장치 및 그 제조방법
JP5498808B2 (ja) * 2010-01-28 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102468326B (zh) * 2010-10-29 2015-01-07 中国科学院微电子研究所 接触电极制造方法和半导体器件
US8349718B2 (en) * 2011-03-24 2013-01-08 Kabushiki Kaisha Toshiba Self-aligned silicide formation on source/drain through contact via

Also Published As

Publication number Publication date
US20120241963A1 (en) 2012-09-27
US9553189B2 (en) 2017-01-24
JP2012204841A (ja) 2012-10-22
US20150318395A1 (en) 2015-11-05
US20130092988A1 (en) 2013-04-18
TW201250926A (en) 2012-12-16
US9099474B2 (en) 2015-08-04
US8349718B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
TWI431723B (zh) 經接觸窗形成於源極／汲極上之自我對準矽化物
US9899521B2 (en) FinFET low resistivity contact formation method
KR101455478B1 (ko) 반도체 디바이스의 접촉 구조
CN104835780B (zh) 半导体结构及其制造方法
TWI242262B (en) Integrating n-type and p-type metal gate transistors
TWI564995B (zh) 半導體裝置及接觸結構的形成方法
KR101334465B1 (ko) 개선된 실리사이드 형성 및 연관된 장치
US9490345B2 (en) Semiconductor device and manufacturing method thereof
TWI497647B (zh) 使用矽化物電極和矽化物－鍺化物合金電極之ｃｍｏｓ整合方案
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
TW200536121A (en) Semiconductor device having a laterally modulated gate workfunction and method of fabrication
KR20080069699A (ko) 고-ｋ/금속 게이트 트랜지스터 내에 금속 실리사이드 층을형성하는 방법
JP2008515190A (ja) 金属ゲート電極半導体デバイス
JP2006351581A (ja) 半導体装置の製造方法
CN109216458A (zh) 半导体器件及其制造方法
TWI564970B (zh) 半導體裝置及其製造方法
CN107680938B (zh) 半导体装置的制造方法
CN112750775A (zh) 半导体装置的形成方法
US10297454B2 (en) Semiconductor device and fabrication method thereof
US20150024578A1 (en) Methods for etching dielectric materials in the fabrication of integrated circuits
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
CN104900662B (zh) 半导体器件及其形成方法
WO2014089825A1 (zh) 半导体器件及其制备方法
TW201735156A (zh) 形成半導體結構的方法
TWI802885B (zh) 具有石墨烯基元素的半導體元件及其製備方法