CN112447517A - 一种栅极退火及侧墙形成方法 - Google Patents
一种栅极退火及侧墙形成方法 Download PDFInfo
- Publication number
- CN112447517A CN112447517A CN201910817583.XA CN201910817583A CN112447517A CN 112447517 A CN112447517 A CN 112447517A CN 201910817583 A CN201910817583 A CN 201910817583A CN 112447517 A CN112447517 A CN 112447517A
- Authority
- CN
- China
- Prior art keywords
- thickness
- gate
- side wall
- grid
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000000137 annealing Methods 0.000 title claims abstract description 60
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 39
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 34
- 238000005530 etching Methods 0.000 abstract description 15
- 238000001259 photo etching Methods 0.000 abstract description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 description 29
- 239000010410 layer Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种栅极退火及侧墙形成方法，通过对预先进行刻蚀形成了栅极的栅极器件，在升温处理阶段进行第一氧化处理，在栅极器件的栅极表面生成第一厚度的栅极侧墙；其次，在升温至预设的退火温度时，对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使栅极侧墙由第一厚度增加至第二厚度；最后，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。通过该方法可以实现同时进行栅极侧墙的氧化和退火，可减少工艺流程，降低工艺风险，提高生产效率，还可以有效避免多晶硅表面生成氮化物，致使光刻曝光时自对准偏差及刻蚀不净的问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种栅极退火及侧墙形成方法。
背景技术
功率半导体器件主要应用于计算机、通行、消费电子、汽车电子等，具有高电压、大电流的特点；多晶硅栅作为新型功率半导体器件制造流程中最重要的工艺之一，其多晶硅退火及侧墙氧化保护的效果直接影响到栅极的完整性。
现有技术中，对于功率半导体器件，目前较多采用的是多晶硅淀积完直接氮气退火，然后栅极光刻和刻蚀完再进行侧墙氧化。因多晶硅在高温的氮气氛围中容易被氮化而产生氮化物，导致栅极光刻时出现自对准偏差，以及栅极刻蚀存在刻蚀不净的现象，造成栅短路。另外，还会使后续的侧墙氧化存在氧化不均匀的情况，进而影响栅极性能。
发明内容
本发明要解决的技术问题是：现有技术中因多晶硅被氮化而在栅极光刻时出现自对准偏差、刻蚀不净及侧墙氧化不均匀的问题。
为解决上述技术问题，本发明提供了一种栅极退火及侧墙形成方法，其包括：
对栅极器件进行升温处理以使该栅极器件升温至预设的退火温度，并对升温处理过程中的栅极器件的栅极表面进行第一氧化处理，以生成第一厚度的栅极侧墙；
对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使所述栅极侧墙由所述第一厚度增加至第二厚度；
对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。
优选的，对升温处理过程中的栅极器件的栅极表面进行第一氧化处理，包括：以5至10升/分钟的流量速度向升温处理过程中的栅极器件的栅极表面通入氧气。
优选的，对具有第一厚度的栅极侧墙的栅极器件进行第二氧化处理，包括：以5至10升/分钟的流量速度向所述具有第一厚度的栅极侧墙的栅极器件通入氧气。
优选的，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理，包括：以5至10升/分钟的流量速度向所述具有第二厚度的栅极侧墙的栅极器件通入氮气。
优选的，对栅极器件进行升温处理，包括：以5至10℃/分钟的速率使所述栅极器件由初始温度升至所述退火温度。
优选的，所述退火温度的范围满足大于或者等于900℃且小于或者等于1000℃。
优选的，所述第一厚度的范围满足大于或者等于15纳米且小于或者等于25纳米。
优选的，所述第二厚度的范围满足大于或者等于25纳米且小于或者等于35纳米。
优选的，所述方法还包括：对具有第二厚度的栅极侧墙的栅极器件进行降温处理。
优选的，对具有第二厚度的栅极侧墙的栅极器件进行降温处理，包括：以大于5℃/分钟的速率将所述具有第二厚度的栅极侧墙的栅极器件降温至室温。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的栅极退火及侧墙形成方法，在升温处理阶段进行第一氧化处理，首先在栅极器件的栅极表面生成第一厚度的栅极侧墙；其次，在升温至预设的退火温度时，对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使栅极侧墙由第一厚度增加至第二厚度；最后，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。通过在进行热退火处理前，预先对栅极器件的栅极表面进行氧化处理，生成一定厚度的栅极侧墙，可以有效避免对栅极在氮气气氛中直接退火，因高温被氮化生成氮化物，而导致栅极光刻时出现自对准偏差或刻蚀不完全，致使后续对栅极进行侧墙氧化时造成侧墙氧化不均匀、栅短路等问题。另外，通过该方法可以实现同时进行栅极侧墙的氧化和退火，可减少工艺流程，降低工艺风险，提高了生产效率。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本申请实施例提供的一种多晶硅栅极形成方法的流程示意图。
图2A至图2D示出了本申请实施例提供的多晶硅栅极形成方法中各步骤对应的多晶硅栅极剖面结构示意图。
图3示出了本申请实施例提供的一种栅极退火及侧墙形成方法的流程示意图。
图4A至图4B示出了本申请实施例提供的栅极退火及侧墙形成方法中各步骤对应的栅极器件剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
在现有技术中，对于功率半导体器件，目前较多采用的是多晶硅淀积完直接氮气退火，然后栅极光刻和刻蚀完再进行侧墙氧化。因多晶硅在高温的氮气氛围中容易被氮化而产生氮化物，导致栅极光刻时出现自对准偏差，以及栅极刻蚀存在刻蚀不净的现象，造成栅短路。另外，还会使后续的侧墙氧化存在氧化不均匀的情况，进而影响栅极性能。
基于此，本申请提供了一种栅极退火及侧墙形成方法。该方法在升温处理阶段进行第一氧化处理，首先在栅极器件的栅极表面生成第一厚度的栅极侧墙；其次，在升温至预设的退火温度时，对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使栅极侧墙由第一厚度增加至第二厚度；最后，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。通过在进行热退火处理前，预先对栅极器件的栅极表面进行氧化处理，生成一定厚度的栅极侧墙，可以有效避免对栅极在氮气气氛中直接退火，因高温被氮化生成氮化物，而导致栅极光刻时出现自对准偏差或刻蚀不完全，致使后续对栅极进行侧墙氧化时造成侧墙氧化不均匀、栅短路等问题。另外，通过该方法可以实现同时进行栅极侧墙的氧化和退火，可减少工艺流程，降低工艺风险，提高了生产效率。
需要说明的是，在本申请实施例中将以多晶硅栅极为例进行说明。在对栅极器件的栅极进行退火及侧墙氧化之前，还包括形成多晶硅栅极。参见图1所示，本申请实施例提供的一种多晶硅栅极形成方法的流程图，该方法包括步骤S101至步骤S103。
在步骤S101中，在半导体衬底上依次生长栅氧化层和多晶硅层。
在该步骤中，可以利用化学气相沉积或者物理气相沉积的方法，在半导体衬底201上依次沉积栅氧化层202和多晶硅层203，参见图2A。
另外，半导体衬底201可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOn Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在一些实施例中，半导体衬底201还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等。
在本申请实施例中，半导体衬底201可以为硅衬底。栅氧化层202可以为将硅衬底在高温条件下，通过热氧化的方法，在硅衬底上生成氧化硅层作为栅氧化层202。
在步骤S102中，对多晶硅层进行光刻。
该步骤可以为，通过喷涂或旋转的方式，在多晶硅层203上形成一层光刻胶层204。再选择合适的掩模图形，对选择的区域进行掩蔽，选择合适的光刻技术将掩蔽的其他区域进行曝光以及显影，参见图2B。
在步骤S103中，对多晶硅层进行刻蚀，以形成多晶硅栅极。
在具体应用中，刻蚀方法可以采用反应离子刻蚀法或感应耦合等离子刻蚀法等，将掩蔽的其他区域刻蚀掉，参见图2C所示。最后选择合适的去除剂剥离掉作为掩蔽的光刻胶层204，形成多晶硅栅极203’，参见图2D所示。
以上为本申请提供的一种多晶硅栅极形成的方法，通过该方法，在多晶硅层203沉积后先进行刻蚀，形成了多晶硅栅极203’。本申请实施例将基于该已生成多晶硅栅极203’的栅极器件进行栅极退火及侧墙氧化。
参见图3所示，本申请提供的一种栅极退火及侧墙形成方法，该方法包括步骤S301至步骤S303。
在步骤S301中，对栅极器件进行升温处理以使该栅极器件升温至预设的退火温度，并对升温处理过程中的栅极器件的栅极表面进行第一氧化处理，以生成第一厚度的栅极侧墙。
该步骤可以具体为，以5至10升/分钟的流量速度向升温处理过程中的栅极器件的栅极表面通入氧气。多晶硅栅极在氧气气氛中，会生成第一厚度的栅氧化层即栅极侧墙205，具体的，该栅极侧墙205可以为氧化硅，参见图4A所示。该氧化硅层的形成，可以作为保护层，避免在栅极表面生成其他杂质，影响器件的导电性能。
其中，第一厚度可以为范围满足大于或者等于15纳米且小于或者等于25纳米。另外，预设的退火温度可以根据进行退火的栅极器件材料选择合适的退火温度，在本申请实施例中，退火温度的范围可以为满足大于或者等于900℃且小于或者等于1000℃。
在步骤S302中，对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使所述栅极侧墙由所述第一厚度增加至第二厚度。
该步骤可以具体为，以5至10升/分钟的流量速度向具有第一厚度的栅极侧墙205的栅极器件通入氧气，生成的氧化硅栅极侧墙由第一厚度继续生长至第二厚度，参见图4B所示。另外，在达到了栅极器件的预设退火温度后，还可以在生长栅极侧墙205的同时，在氧气气氛下对该多晶硅栅极进行第一热退火。从而实现了同时进行多晶硅栅极的退火和栅极侧墙205的生长，极大的简化了工艺流程。
其中，第二厚度可以为，根据生产需求预先设定的栅极器件的栅极侧墙205目标厚度。作为示例，第二厚度的范围可以为满足大于或者等于25纳米且小于或者等于35纳米。
在步骤S303中，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。
为了使具有第二厚度的栅极侧墙205’能够完全退火，该步骤可以具体为，以5至10升/分钟的流量速度向所述具有第二厚度的栅极侧墙205’的栅极器件通入氮气。在预设的退火温度下，使达到目标栅极侧墙厚度的栅极器件在氮气气氛下进行第二热退火处理。因多晶硅栅极已经形成栅极侧墙205，从而高温下在氮气气氛中进行热退火时，可以避免栅极被氮化而产生氮化物。多晶硅退火和栅极侧墙氧化同步完成可避免多晶硅表面生成氮化物，不会存在光刻曝光时自对准偏差及刻蚀不净的问题。
需要说明的是，对具有第二厚度的栅极侧墙205’的栅极器件在氮气气氛下进行第二热退火处理后，还可以对该栅极器件进行降温处理，具体的，以大于5℃/分钟的速率将具有第二厚度的栅极侧墙205’的栅极器件降温至室温。
以上为本申请实施例提供的栅极退火及侧墙形成方法，通过对沉积了多晶硅栅层的半导体衬底201先进行刻蚀形成多晶硅栅极的栅极器件，再通过升温处理对该栅极器件进行第一氧化处理，以在栅极器件的栅极表面生成第一厚度的栅极侧墙。再通过在升温至预设的退火温度时，对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使栅极侧墙由第一厚度增加至第二厚度，生成目标厚度的栅极侧墙。最后，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理，以使栅极器件能够完全退火。通过对预先生成的具有多晶硅栅极的栅极器件，先将该栅极器件的栅极表面进行氧化处理，生成一定厚度的栅极侧墙，可以有效避免对栅极在氮气气氛中直接退火，因高温被氮化生成氮化物，而导致栅极光刻时出现自对准偏差或刻蚀不完全，致使后续对栅极进行侧墙氧化时造成侧墙氧化不均匀、栅短路等问题。另外，通过该方法可以实现同时进行栅极侧墙的氧化和退火，可减少工艺流程，降低工艺风险，提高了生产效率。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种栅极退火及侧墙形成方法，其特征在于，包括：
对栅极器件进行升温处理以使该栅极器件升温至预设的退火温度，并对升温处理过程中的栅极器件的栅极表面进行第一氧化处理，以生成第一厚度的栅极侧墙；
对具有第一厚度的栅极侧墙的栅极器件同时进行第二氧化处理和第一热退火处理，以使所述栅极侧墙由所述第一厚度增加至第二厚度；
对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理。
2.根据权利要求1所述的方法，其特征在于，对升温处理过程中的栅极器件的栅极表面进行第一氧化处理，包括：以5至10升/分钟的流量速度向升温处理过程中的栅极器件的栅极表面通入氧气。
3.根据权利要求1所述的方法，其特征在于，对具有第一厚度的栅极侧墙的栅极器件进行第二氧化处理，包括：以5至10升/分钟的流量速度向所述具有第一厚度的栅极侧墙的栅极器件通入氧气。
4.根据权利要求1所述的方法，其特征在于，对具有第二厚度的栅极侧墙的栅极器件在氮气气氛下进行第二热退火处理，包括：以5至10升/分钟的流量速度向所述具有第二厚度的栅极侧墙的栅极器件通入氮气。
5.根据权利要求1所述的方法，其特征在于，对栅极器件进行升温处理，包括：以5至10℃/分钟的速率使所述栅极器件由初始温度升至所述退火温度。
6.根据权利要求5所述的方法，其特征在于，所述退火温度的范围满足大于或者等于900℃且小于或者等于1000℃。
7.根据权利要求1所述的方法，其特征在于，所述第一厚度的范围满足大于或者等于15纳米且小于或者等于25纳米。
8.根据权利要求7所述的方法，其特征在于，所述第二厚度的范围满足大于或者等于25纳米且小于或者等于35纳米。
9.根据权利要求1所述的方法，其特征在于，还包括：对具有第二厚度的栅极侧墙的栅极器件进行降温处理。
10.根据权利要求9所述的方法，其特征在于，对具有第二厚度的栅极侧墙的栅极器件进行降温处理，包括：以大于5℃/分钟的速率将所述具有第二厚度的栅极侧墙的栅极器件降温至室温。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817583.XA CN112447517B (zh) | 2019-08-30 | 2019-08-30 | 一种栅极退火及侧墙形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817583.XA CN112447517B (zh) | 2019-08-30 | 2019-08-30 | 一种栅极退火及侧墙形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447517A true CN112447517A (zh) | 2021-03-05 |
| CN112447517B CN112447517B (zh) | 2024-06-18 |
Family
ID=74735275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910817583.XA Active CN112447517B (zh) | 2019-08-30 | 2019-08-30 | 一种栅极退火及侧墙形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447517B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1202727A (zh) * | 1997-06-13 | 1998-12-23 | 日本电气株式会社 | 制造半导体器件的方法 |
| JP2000164868A (ja) * | 1998-11-20 | 2000-06-16 | Nec Corp | ゲート膜形成方法及び半導体装置 |
| KR100334869B1 (ko) * | 1999-06-29 | 2002-05-04 | 박종섭 | 반도체 소자의 게이트 전극 형성방법 |
| KR100617068B1 (ko) * | 2005-07-12 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US20070155109A1 (en) * | 2005-12-29 | 2007-07-05 | Hyun Soo Shin | Method for fabricating a semiconductor device |
| CN102522327A (zh) * | 2011-12-22 | 2012-06-27 | 上海华虹Nec电子有限公司 | 自对准低电阻栅极rf ldmos的制造方法 |
| CN102569089A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN104616979A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107564952A (zh) * | 2016-06-30 | 2018-01-09 | 株洲中车时代电气股份有限公司 | 一种功率半导体 |
-
2019
- 2019-08-30 CN CN201910817583.XA patent/CN112447517B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1202727A (zh) * | 1997-06-13 | 1998-12-23 | 日本电气株式会社 | 制造半导体器件的方法 |
| JP2000164868A (ja) * | 1998-11-20 | 2000-06-16 | Nec Corp | ゲート膜形成方法及び半導体装置 |
| KR100334869B1 (ko) * | 1999-06-29 | 2002-05-04 | 박종섭 | 반도체 소자의 게이트 전극 형성방법 |
| KR100617068B1 (ko) * | 2005-07-12 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US20070155109A1 (en) * | 2005-12-29 | 2007-07-05 | Hyun Soo Shin | Method for fabricating a semiconductor device |
| CN102569089A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102522327A (zh) * | 2011-12-22 | 2012-06-27 | 上海华虹Nec电子有限公司 | 自对准低电阻栅极rf ldmos的制造方法 |
| CN104616979A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107564952A (zh) * | 2016-06-30 | 2018-01-09 | 株洲中车时代电气股份有限公司 | 一种功率半导体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112447517B (zh) | 2024-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111799173B (zh) | 半导体元件的制造方法以及等离子体处理装置 | |
| JPH04123439A (ja) | 半導体装置の製造方法 | |
| JP2016537816A (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| JPH0897294A (ja) | 半導体装置の製造方法 | |
| KR20090039505A (ko) | 반도체 소자의 제조 방법 | |
| CN101572230A (zh) | 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法 | |
| CN105244326B (zh) | 一种功率器件的钝化层结构及其制造方法 | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| US6825087B1 (en) | Hydrogen anneal for creating an enhanced trench for trench MOSFETS | |
| JP5703590B2 (ja) | 半導体装置の製造方法 | |
| CN102487003B (zh) | 辅助侧墙的形成方法 | |
| KR100345400B1 (ko) | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 | |
| CN112447517A (zh) | 一种栅极退火及侧墙形成方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| CN102479713B (zh) | Mosfet制造方法及mosfet | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN111192921A (zh) | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| US20230207638A1 (en) | Methods for silicon carbide gate formation | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| CN113394101A (zh) | 一种改善应力薄膜覆盖均匀性的nmos器件制造方法及其nmos器件 | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| KR101006511B1 (ko) | 반도체 소자의 제조방법 | |
| KR100713323B1 (ko) | 실리사이드 공정을 이용한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |