KR100334869B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR100334869B1
KR100334869B1 KR1019990025375A KR19990025375A KR100334869B1 KR 100334869 B1 KR100334869 B1 KR 100334869B1 KR 1019990025375 A KR1019990025375 A KR 1019990025375A KR 19990025375 A KR19990025375 A KR 19990025375A KR 100334869 B1 KR100334869 B1 KR 100334869B1
Authority
KR
South Korea
Prior art keywords
gate electrode
oxide film
forming
semiconductor device
film
Prior art date
Application number
KR1019990025375A
Other languages
English (en)
Other versions
KR20010004672A (ko
Inventor
김대영
이정호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025375A priority Critical patent/KR100334869B1/ko
Publication of KR20010004672A publication Critical patent/KR20010004672A/ko
Application granted granted Critical
Publication of KR100334869B1 publication Critical patent/KR100334869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 반도체기판 상부에 게이트절연막, 제1도전체, 고융점금속, 제2도전체 및 마스크절연막 적층구조로 게이트전극을 패터닝하고 상기 게이트전극 측벽에 제1산화막을 형성하고 상기 게이트전극을 어닐링한 다음, 제2산화막을 형성함으로써 상기 게이트전극 측벽에 균일한 두께의 산화막이 구비되도록 하여 반도체소자의 특성을 향상시키고 후속공정을 용이하게 하는 반도체소자의 제조 기술에 관한 것이다.

Description

반도체소자의 게이트전극 형성방법{Forming method for gate electronic of semiconductor device}
본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 특히 게이트전극의 열처리공정시 게이트전극에 구비되는 텅스텐 실리사이드 산화로 인하여 유발될 수 문제점을 해결하기 위해 텅스텐 실리사이드의 과(科) 산화를 방지하는 기술에 관한 것이다.
일반적으로 트랜지스터는 다결정실리콘으로 게이트전극을 형성하고 불순물 이온주입공정에 의한 소오스/드레인 접합영역을 이루어졌다.
그러나, 반도체소자가 고집적화됨에 따라 다결정실리콘의 높은 저항으로 인하여 트랜지스터의 특성 향상을 어렵게 하였다.
이를 해결하기 위하여, 최근에는 다결정실리콘과 고융점금속인 텅스텐 실리사이드를 적층하여 게이트전극을 형성하였다.
그리고, 그 상부에 마스크 산화막이나 반사방지막을 형성하여 게이트전극의 패터닝공정을 용이하게 실시할 수 있도록 하였다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도이다. 여기서, 제1,2산화공정시 반도체기판 표면에 형성되는 산화막은 도시되지않은 것이다.
먼저, 반도체기판(31) 상부에 게이트산화막(33), 제1다결정실리콘막(35), 텅스텐 실리사이드막(37), 제2다결정실리콘막(39) 및 마스크산화막(41)을 적층하였다.
그리고, 그 상부에 게이트전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성하고 이를 마스크로하여 상기 반도체기판을 노출시키도록 상기 적층구조를 식각한 다음, 상기 감광막패턴을 제거함으로써 게이트전극을 형성한다.
여기서, 상기 패터닝공정시 도전성 파티클이 남을 수 있고 표면상부구조가 손상될 수 있어 결함을 유발시킨다. (도 1a)
그 다음, 상기 반도체기판을 어닐링하고 산화시켜 전체표면상부에 산화막을 형성한다. 여기서, 상기 산화공정은 상기 반도체소자 표면의 결함을 제거하기 위한 것이다.
여기서, 상기 산화막은 제1,2다결정실리콘막(35,39)의 측벽에 형성된 제1,3산화막(43,47)은 얇게 형성되고, 텅스텐 실리사이드막(37)의 측벽에 형성된 제2산화막(45)은 두껍게 형성된다. (도 1b)
그러나, 상기 제2산화막(45)이 제1,3산화막(43,47)보다 두껍게 형성되어 후속공정을 어렵게 하는 문제점이 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 게이트전극 형성방법은, 게이트전극 적층구조에 포함된 텅스텐 실리사이드의 측벽에 형성되는 산화막 두께가 다른 부분에 형성된 산화막 두께보다 두껍게 형성되어 후속공정을 어렵게 하고 그에 따른 반도체소자의 특성을 열화시켜 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 어닐링공정 전에 얇은 산화막을 형성하고 종래의 어닐링공정과 산화공정을 실시함으로써 어닐링공정시 텅스텐 실리사이드의 텅스텐이 표면으로 확산되는 현상을 억제하여 후속 산화공정시 텅스텐 실리사이드막 측벽에 두꺼운 산화막이 형성되는 현상을 억제하는 반도체소자의 게이트전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 게이트산화막
15,35 : 제1다결정실리콘막 17,37 : 텅스텐실리사이드
19,39 : 제2다결정실리콘막 21,41 : 마스크산화막
23,45 : 제2산화막 43 : 제1산화막47 : 제3산화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 게이트전극 형성방법은,반도체기판 상부에 게이트절연막, 제1다결정실리콘, 고융점금속, 제2다결정실리콘 및 마스크절연막 적층구조를 형성하는 공정과,상기 적층구조를 게이트전극 마스크를 이용하여 패터닝함으로써 게이트전극을 형성하는 공정과,상기 게이트전극 측벽에 750 ∼ 850 ℃ 온도에서 1 ∼ 50 Å 두께로 제1산화막을 형성하는 제1산화공정과,상기 게이트전극을 800 ∼ 850 ℃ 온도에서 어닐링하는 공정과,상기 제1산화막 상에 상기 제1산화막보다 두껍게 750 ∼ 850 ℃ 온도에서 10 ∼ 150 Å 두께로 제2산화막을 형성하는 제2산화공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는,
다결정실리콘막과 텅스텐 실리사이드막의 적층구조가 구비되는 게이트전극을 패터닝한 후 게이트전극을 어닐링공정을 실시할때 텅스텐 실리사이드막을 포함한 게이트전극 측벽에 얇은 산화막을 형성하고 후속공정인 어닐링공정과 산화공정을 실시함으로써 어닐링공정시 텅스텐의 재분포를 억제하고 후속 산화공정시 텅스텐 실리사이드의 급격한 부피 팽창을 방지하여 상기 게이트전극 측벽에 균일한 두께의 산화막을 형성할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 게이트산화막(13), 제1다결정실리콘막(15), 고융점금속인 텅스텐 실리사이드막(17), 제2다결정실리콘막(19) 및 마스크산화막(21)을 적층한다.
그리고, 상기 적층구조 상부에 게이트전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성한다.
그리고, 이를 마스크로하여 상기 반도체기판(11)을 노출시키도록 상기 적층구조를 식각하고 상기 감광막패턴을 제거함으로써 게이트전극을 형성한다. (도 2a)
그 다음, 상기 패터닝공정시 유발될 수 있는 도전성 파티클 및 표면 손상 등과 같은 결함을 해결하기 위하여 제1산화공정 및 어닐링공정을 실시하고 후속공정으로 제2산화공정을 실시한다.여기서, 상기 제1산화공정은 750 ∼ 850 ℃ 온도에서 1 ∼ 50 Å 두께의 제1산화막(도시안됨)을 형성하는 것으로서, 상기 어닐링공정시 텅스텐의 재분포를 억제하고 상기 제2산화공정시 텅스텐 실리사이드의 급격한 부피 팽창을 방지하여 상기 게이트전극 측벽에 균일한 두께의 산화막을 형성할 수 있도록 한다.그리고, 상기 어닐링공정은 800 ∼ 850 ℃ 온도에서 실시한 것이다.그리고 상기 제2산화공정은 750 ∼ 850 ℃ 온도에서 10 ∼ 150 Å 두께의 제2산화막(23)을 형성한 것이다. (도 2b)
그 다음, 후속공정을 실시한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 게이트전극 형성방법은, 다결정실리콘막과 텅스텐 실리사이드막 적층구조로 형성된 게이트전극 측벽에 얇은 제1산화막을 형성하고 후속공정으로 어닐링공정과 제2산화공정을 실시함으로써 어닐링공정시 텅스텐의 재분포를 억제하는 동시에 제2산화공정시 게이트전극 측벽에 균일한 두께의 제2산화막을 형성할 수 있도록 하여 후속공정을 용이하게 하고 게이트전극의 특성 열화를 방지하여 반도체소자의 고집적화를 가능하게 하는 효과를 갖는다.

Claims (5)

  1. 반도체기판 상부에 게이트절연막, 제1다결정실리콘, 고융점금속, 제2다결정실리콘 및 마스크절연막 적층구조를 형성하는 공정과,
    상기 적층구조를 게이트전극 마스크를 이용하여 패터닝함으로써 게이트전극을 형성하는 공정과,
    상기 게이트전극 측벽에 750 ∼ 850 ℃ 온도에서 1 ∼ 50 Å 두께로 제1산화막을 형성하는 제1산화공정과,
    상기 게이트전극을 800 ∼ 850 ℃ 온도에서 어닐링하는 공정과,
    상기 제1산화막 상에 상기 제1산화막보다 두껍게 750 ∼ 850 ℃ 온도에서 10 ∼ 150 Å 두께로 제2산화막을 형성하는 제2산화공정을 포함하는 반도체소자의 게이트전극 형성방법.
  2. 제 1 항에 있어서,
    상기 고융점금속은 텅스텐 실리사이드막인 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR1019990025375A 1999-06-29 1999-06-29 반도체 소자의 게이트 전극 형성방법 KR100334869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025375A KR100334869B1 (ko) 1999-06-29 1999-06-29 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025375A KR100334869B1 (ko) 1999-06-29 1999-06-29 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010004672A KR20010004672A (ko) 2001-01-15
KR100334869B1 true KR100334869B1 (ko) 2002-05-04

Family

ID=19597080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025375A KR100334869B1 (ko) 1999-06-29 1999-06-29 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100334869B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447517A (zh) * 2019-08-30 2021-03-05 株洲中车时代半导体有限公司 一种栅极退火及侧墙形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447517A (zh) * 2019-08-30 2021-03-05 株洲中车时代半导体有限公司 一种栅极退火及侧墙形成方法
CN112447517B (zh) * 2019-08-30 2024-06-18 株洲中车时代半导体有限公司 一种栅极退火及侧墙形成方法

Also Published As

Publication number Publication date
KR20010004672A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
US6849530B2 (en) Method for semiconductor gate line dimension reduction
KR100334869B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100909567B1 (ko) 반도체 소자의 제조 방법
KR100480586B1 (ko) 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법
KR100702118B1 (ko) 반도체 소자의 제조방법
KR20010003998A (ko) 반도체 소자의 게이트 형성방법
US20080248640A1 (en) Method for reducing polysilicon gate defects in semiconductor devices
KR100219064B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
KR100314151B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
KR100474744B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
KR100525446B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100432893B1 (ko) 반도체 소자의 제조 방법
KR100231731B1 (ko) 반도체 소자의 제조방법
JP3139208B2 (ja) 電界効果トランジスタの製造方法
KR100215836B1 (ko) 반도체 소자의 제조방법
KR930005483B1 (ko) 자기정열 실리사이드를 이용한 기억소자 제조방법
US20040185608A1 (en) Methods of forming integrated circuit devices using buffer layers covering conductive/insulating interfaces
JPH11103059A (ja) 電界効果型トランジスタの製造方法
KR20030056607A (ko) 반도체 소자의 제조 방법
KR20000045466A (ko) 이중 게이트전극 형성방법
KR19990060906A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee