CN111192921A - 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 - Google Patents

碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 Download PDF

Info

Publication number
CN111192921A
CN111192921A CN201910747690.XA CN201910747690A CN111192921A CN 111192921 A CN111192921 A CN 111192921A CN 201910747690 A CN201910747690 A CN 201910747690A CN 111192921 A CN111192921 A CN 111192921A
Authority
CN
China
Prior art keywords
silicon carbide
film layer
gate oxide
polycrystalline silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910747690.XA
Other languages
English (en)
Inventor
陈建国
贺冠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Founder Microelectronics Co Ltd filed Critical Shenzhen Founder Microelectronics Co Ltd
Priority to CN201910747690.XA priority Critical patent/CN111192921A/zh
Publication of CN111192921A publication Critical patent/CN111192921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体技术领域,尤其涉及一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法。本发明提供的碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,包括:在碳化硅外延片的表面生长多晶硅膜层,氧化多晶硅膜层,使得多晶硅膜层完全氧化形成二氧化硅栅氧化层;其中,氧化所述多晶硅膜层的温度在1100℃以下。采用多晶硅作为栅氧化层的氧化原料,多晶硅未掺杂任何杂质,可获得高质量的二氧化硅栅氧化层,并精确控制栅氧化层厚度,且其氧化温度至少降低至1100℃,大大降低了工艺难度和生产能耗,具有较高的商业价值,利于企业量产。

Description

碳化硅绝缘栅场效应晶体管栅氧化层的制备方法
技术领域
本发明属于半导体技术领域,尤其涉及一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法。
背景技术
碳化硅(SiC)作为新一代的宽禁带半导体材料,在功率半导体领域具有极其优异的性能表现,是功率半导体器件发展的前沿和未来方向。与砷化镓、硅相比,碳化硅在高压、高温方面有压倒性的优良性质。SiC(碳化硅)是一种由硅(Si)和碳(C)构成的化合物半导体材料,具有禁带宽度大、击穿场强高、热导率大、饱和速度大、最大工作温度高等多种优良特性,其中,禁带(2.3~3.3eV)是Si的3倍,击穿场强(0.8E16~3E16V/cm)是Si的10倍,饱和漂移速度(2E7cm/s)是Si的2.7倍,以及热导率(4.9W/cm K)约为Si的3.2倍。这些特性使得碳化硅电子器件可以在高电压、高发热量、高频率的环境下工作,故而碳化硅被认为是制作高功率电子器件的最佳材料,例如制备碳化硅绝缘栅场效应晶体管。与传统的硅绝缘栅场效应晶体管相比,相同功率的碳化硅绝缘栅场效应晶体管具有更小的尺寸,更低的功耗和优良的导热性质,正广泛应用于电子电路中,采用碳化硅绝缘栅场效应晶体管的无桥功率因数校正电路具有更加简化的电路拓扑、更具优势的BOM成本、更小的尺寸,随着我国国家电网公司智能电网项目的展开,功率因数校正电路对于碳化硅绝缘栅场效应晶体管的需求将会在未来持续增长。因而,市场对高质低成本制备碳化硅绝缘栅场效应晶体管的需求与日俱长。
栅氧化层的制备为生产碳化硅绝缘栅场效应晶体管的一个关键环节,现有技术中,将碳化硅外延片直接进行高温热氧化,使其表面形成二氧化硅栅氧化层,为获得高质量的栅氧化层,氧化温度往往控制在1400-1600℃,能耗大,工艺难度大。为了便于控制氧化温度,人们常常采用价格昂贵的碳化硅产品专用的高温低压氧化炉管,生产成本高,给碳化硅绝缘栅场效应晶体管生产企业带来较大经济压力。
发明内容
本发明的主要目的在于提供一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,旨在解决现有技术存在的工艺难度大且成本高的问题。
本发明的另一目的在于提供一种碳化硅绝缘栅场效应晶体管的制备方法,另一目的在于提供由上述制备方法制得的碳化硅绝缘栅场效应晶体管。
为实现上述发明目的,本发明采用的技术方案如下:
一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,包括:在碳化硅外延片的表面生长多晶硅膜层,氧化所述多晶硅膜层,使得所述多晶硅膜层完全氧化形成二氧化硅栅氧化层;
其中,氧化所述多晶硅膜层的温度在1100℃以下。
本发明提供的碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,先在碳化硅外延片的表面生长多晶硅膜层,然后原位氧化多晶硅膜层形成二氧化硅栅氧化层,本发明采用多晶硅作为栅氧化层的氧化原料,多晶硅未掺杂任何杂质,可获得高质量的二氧化硅栅氧化层,并精确控制栅氧化层厚度,且其氧化温度至少降低至1100℃,大大降低了工艺难度和生产能耗,具有较高的商业价值,利于企业量产。
相应的,一种碳化硅绝缘栅场效应晶体管的制备方法,包括:
提供碳化硅外延片,利用前述制备方法在所述碳化硅外延片的表面制备栅氧化层;
在所述栅氧化层的表面生长多晶硅层或栅金属层。
相应的,由上述制备方法制得的碳化硅绝缘栅场效应晶体管。
本发明提供的碳化硅绝缘栅场效应晶体管的制备方法,方法简便,易于量产,由此得到的碳化硅绝缘栅场效应晶体管具有高质量的栅氧化层,能够在一定程度上提升碳化硅绝缘栅场效应晶体管的电学性能,提高碳化硅绝缘栅场效应晶体管产品的市场竞争力。
附图标记
图1-3为实施例1中制备碳化硅绝缘栅场效应晶体管栅氧化层的过程中形成的外延结构;
图4-20为实施例2中制备碳化硅绝缘栅场效应晶体管的过程中形成的外延结构。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
为了解决现有栅氧化层制备工艺存在的工艺难度大且成本高的问题,本发明实施例提供了以下具体技术方案:
一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,包括:在碳化硅外延片的表面生长多晶硅膜层,氧化所述多晶硅膜层,使得所述多晶硅膜层完全氧化形成二氧化硅栅氧化层;
其中,氧化所述多晶硅膜层的温度在1100℃以下。
本发明实施例提供的碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,先在碳化硅外延片的表面生长多晶硅膜层,然后原位氧化多晶硅膜层形成二氧化硅栅氧化层,采用多晶硅作为栅氧化层的氧化原料,多晶硅未掺杂任何杂质,可获得高质量的二氧化硅栅氧化层,并精确控制栅氧化层厚度,且其氧化温度至少降低至1100℃,大大降低了工艺难度和生产能耗,具有较高的商业价值,利于企业量产。
具体的,在碳化硅外延片的表面生长多晶硅膜层,利于后续多晶硅在碳化硅外延片的表面原位氧化形成二氧化硅栅氧化层,一定程度上提高栅氧化层与所述碳化硅外延片之间的界面结合力,可提升碳化硅绝缘栅场效应晶体管的性能。作为优选,在碳化硅外延片的表面生长多晶硅膜层的步骤中,采用低压化学气相沉积(LPCVD)技术在所述碳化硅外延片的表面沉积多晶硅,具有成本低、工艺稳定、厚度均匀性好、一次作业片数多和产能大等优点。在一些实施例中,采用LPCVD在所述碳化硅外延片的表面沉积多晶硅的步骤中,所述多晶硅的生长温度为670℃。
所述多晶硅为单质硅,未掺杂任何杂质,由此原位高温氧化形成的二氧化硅纯度高,晶型均一,有利于获得高质量的栅氧化层。同时,由于所述多晶硅为单质硅,通过控制在碳化硅外延片的表面生长的多晶硅的用量,可实现从工艺起始阶段即精确控制栅氧化层的厚度,有效避免栅氧化层的厚度过大或过小带来的诸多问题和复杂工艺,减少不合格品的生产,节约成本。而且,相对于其他硅基材料,多晶硅氧化为二氧化硅的温度较低,例如其氧化温度至少降低至1100℃,降低了工艺难度和生产能耗,具有较高的商业价值,利于企业量产。
在本发明实施例中,所述碳化硅外延片作为所述碳化硅绝缘栅场效应晶体管的核心部件,在其生长多晶硅膜层的表面掺杂有不同于宿主材料SiC的其它杂质原子,这些杂质原子的类型和浓度会直接决定最终半导体材料的导电类型和导电能力强弱。作为优选,所述碳化硅外延片设置有p型阱区,所述多晶硅膜层位于所述p型阱区的上方,且部分所述p型阱区与所述多晶硅膜层相邻。进一步的,所述p型阱区内还设置有n型接触区和p型接触区,n型接触区和p型接触区的设置位置可根据产品实际需要灵活调节。在一些实施例中,所述n型接触区设置所述多晶硅膜层和所述p型阱区之间,且所述p型接触区与所述n型接触区相邻;在另一些实施例中,n型接触区设置在所述p型阱区内。更进一步的,所述碳化硅外延片背离所述多晶硅膜层的表面还设置有衬底,所述衬底包括但不限于硅衬底、碳化硅衬底、金刚石衬底等导电材料衬底。可以理解的是,在本发明实施例中,可以采用硅衬底上的碳化硅外延、碳化硅衬底上的碳化硅外延、金刚石衬底上的碳化硅外延或其他导电材料衬底上的碳化硅外延进行表面生长所述多晶硅膜层。
具体的,氧化所述多晶硅膜层,以充分氧化所述多晶硅膜层,从而形成二氧化硅栅氧化层。在本发明实施例中,氧化所述多晶硅膜层的温度在1100℃以下,进一步优选为800-1100℃。与现有直接在碳化硅外延表面热氧化形成栅氧化层的技术相比,本发明实施例栅氧化层的制备温度可低至800℃,显著降低了工艺难度和生产能耗。作为优选,氧化所述多晶硅膜层的步骤在硅半导体生产使用的热氧化炉管中进行。相较于碳化硅产品专用的高温低压氧化炉管,硅半导体生产使用的热氧化炉管价格便宜,可大大降低生产成本,且其常用温度为800-1100℃,使用方便。进一步的,氧化所述多晶硅膜层的步骤中,氧化时间为30-600分钟。更进一步的,氧化所述多晶硅膜层的步骤在氧气气氛中进行,且氧气流量为每分钟0.1-10升。如此,以节约氧化工艺的时间,并降低生产成本。
作为一种优选的实施方式,氧化所述多晶硅膜层的步骤中,将表面生长有多晶硅膜层的碳化硅外延片置于硅半导体生产使用的热氧化炉管中,在氧气流量为每分钟0.1-10升、800-1100℃下氧化30-600分钟,使得所述多晶硅膜层完全氧化以原位形成二氧化硅栅氧化层。
综上,在本发明实施例提供的上述多个优化的工艺条件的综合作用下,可使得通过本发明实施例提供的制备方法得到的栅氧化层的综合性能最优,一定程度上提高碳化硅绝缘栅场效应晶体管的电学性能。
相应的,一种碳化硅绝缘栅场效应晶体管的制备方法,包括:
A、提供碳化硅外延片,利用前述制备方法在所述碳化硅外延片的表面制备栅氧化层;
B、在所述栅氧化层的表面生长多晶硅层或栅金属层。
进一步的,在所述栅氧化层的表面生长多晶硅层或栅金属层的步骤之后,还依次包括:在碳化硅外延片生长多晶硅层或栅金属层的表面生长隔离介质,形成接触孔,形成欧姆接触,形成源电极、栅电极和漏电极等。
更进一步的,所述碳化硅外延片通过离子注入掺杂等手段,在制备栅氧化层的表面形成有p型阱区、n型接触区和p型接触区,所述栅氧化层位于所述p型阱区的上方,且部分所述p型阱区与所述栅氧化层相邻。n型接触区和p型接触区的设置位置可根据产品实际需要灵活调节,在一些实施例中,所述n型接触区设置所述多晶硅膜层和所述p型阱区之间,且所述p型接触区与所述n型接触区相邻;在另一些实施例中,n型接触区设置在所述p型阱区内。另外,所述碳化硅外延片背离所述多晶硅膜层的表面还设置有衬底,所述衬底包括但不限于硅衬底、碳化硅衬底、金刚石衬底等导电材料衬底。优选地,在碳化硅绝缘栅场效应晶体管中,所述碳化硅外延片和衬底的厚度为80-250μm。
本发明提供的碳化硅绝缘栅场效应晶体管的制备方法,方法简便,易于量产,由此得到的碳化硅绝缘栅场效应晶体管具有高质量的栅氧化层,能够在一定程度上提升碳化硅绝缘栅场效应晶体管的电学性能,提高碳化硅绝缘栅场效应晶体管产品的市场竞争力。
为使本发明上述实施细节和操作能清楚地被本领域技术人员理解,以及本发明实施例一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法的进步性能显著地体现,以下通过实施例对本发明的实施进行举例说明。
实施例1
本实施例提供了一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,具体包括以下步骤:
S11、提供如图1结构所示的碳化硅外延片,在碳化硅外延片的表面采用低压化学气象沉积的方法沉积一层无掺杂的纯净的多晶硅膜层,获得如图2所示的外延结构;其中,多晶硅膜层的厚度为栅氧化层的厚度的46%。
S12、将表面生长有多晶硅膜层的碳化硅外延片置于硅半导体生产使用的热氧化炉管中进行氧化,氧气流量设置为6L/min,氧化温度设置为900℃,氧化时间为3小时,使得多晶硅膜层完全氧化形成二氧化硅,得到如图3所示的具有精确厚度的栅氧化层。
实施例2
本实施例提供了一种碳化硅绝缘栅场效应晶体管的制备方法,包括以下步骤:
S21、提供表面未掺杂有杂原子的碳化硅外延片,在碳化硅衬底表面刻蚀出0.1-2μm深度,作为后续的光刻步骤的对准套刻图形,去除表面的光刻胶,酸洗,之后在其表面依次化学气相沉积厚1.5μm的氮化硅层以及厚3μm的二氧化硅层,获得如图4所示的外延结构。
在二氧化硅层背离氮化硅层的表面铺上光刻胶,图形化光刻胶,进行光刻蚀,形成0.1-2μm宽的后续P-注入所需的硬掩膜图形,结构如图5所示;以400-2000kev能量和1E11-1E16剂量,在400℃下注入铝离子,形成p阱区,然后,使用氟化铵饱和溶液去除表面的二氧化硅,使用70℃的热磷酸去除表面的氮化硅,进行酸洗去除表面上残留的杂质,获得如图6所示的外延结构。
继续在图6所示的外延结构表面依次化学气相沉积厚1.5μm的氮化硅层以及厚3μm的二氧化硅层,获得如图7所示的外延结构;然后,光刻形成0.1-2μm宽的后续N+注入所需的硬掩膜图形,结构如图8所示;以40-200kev能量和1E11-1E16剂量注入磷离子或氮离子,形成n型接触区,然后,使用氟化铵饱和溶液去除表面的二氧化硅,使用70℃的热磷酸去除表面的氮化硅,进行酸洗去除表面上残留的杂质,获得如图9所示的外延结构。
继续在图9所示的外延结构表面依次化学气相沉积厚1.5μm的氮化硅层以及厚3μm的二氧化硅层,然后光刻形成0.1-2μm宽的后续P+注入所需的硬掩膜图形,获得如图10所示的外延结构;以40-200kev能量和1E11-1E16剂量注入硼离子,形成p型接触区,然后,使用氟化铵饱和溶液去除表面的二氧化硅,使用70℃的热磷酸去除表面的氮化硅,进行酸洗去除表面上残留的杂质,获得如图1所示结构的碳化硅外延片。
S22、按照实施例1的方法,在图1所示结构的碳化硅外延片的表面制备如图3所示的栅氧化层。
S23、采用低压化学气象沉积的方法沉积一层原位掺杂的低电阻多晶硅,薄层电阻在0.1-5欧姆,厚度为500-20000埃,获得如图11所示的外延结构;然后,光刻蚀出栅极的图形,去除光刻胶,酸洗,获得如图12所示的外延结构;接着,采用低压化学气象沉积的方法沉积二氧化硅隔离介质层,厚度为500-20000埃,获得如图13所示的外延结构;接着,光刻蚀出接触孔的图形,去除光刻胶,酸洗,获得如图14所示的外延结构;使用物理气象沉积方法沉积一层厚度0.1-1μm的Ti、Ni、Mo和Ta中至少一种金属的薄膜,在惰性气体气氛、1000℃下热处理600秒,在接触孔形成欧姆接触,再在120℃的硫酸和双氧水的混合溶液(10:1~3:1)中反应5~20分钟,将未形成欧姆接触的金属全部去除干净,获得如图15所示的外延结构。
采用物理气象沉积方法,在如图15所示的外延结构的表面继续沉积一层厚6μm的Al、Si和Cu中的至少一种金属的薄膜,获得如图16所示的外延结构;然后,光刻蚀出金属连线的图形,去除光刻胶,酸洗,获得如图17所示的外延结构;接着,用低压化学气象沉积的方法沉积一层二氧化硅,厚度为500-20000埃,然后沉积一层厚度为500埃-6000埃的氮化硅,获得如图18所示的外延结构;光刻蚀出钝化层的图形,去除光刻胶,酸洗,获得如图19所示的外延结构;在氮气氢气混合气的环境中,作业400-500℃,30-120分钟的合金工艺;之后,作业聚酰亚胺的涂布曝光显影步骤,做出聚酰亚胺的图形,聚酰亚胺厚度1-10μm;对衬底进行减薄,使碳化硅圆片的最终厚度在80~250μm;最后,源电极、栅电极和漏电极,结构如图20所示。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法,其特征在于,包括:在碳化硅外延片的表面生长多晶硅膜层,氧化所述多晶硅膜层,使得所述多晶硅膜层完全氧化形成二氧化硅栅氧化层;
其中,氧化所述多晶硅膜层的温度在1100℃以下。
2.根据权利要求1所述的制备方法,其特征在于,氧化所述多晶硅膜层的步骤在硅半导体生产使用的热氧化炉管中进行。
3.根据权利要求1所述的制备方法,其特征在于,所述多晶硅膜层的厚度为所述二氧化硅栅氧化层的厚度的46%。
4.根据权利要求1所述的制备方法,其特征在于,氧化所述多晶硅膜层的步骤中,氧化温度为800-1100℃。
5.根据权利要求1所述的制备方法,其特征在于,氧化所述多晶硅膜层的步骤中,氧化时间为30-600分钟。
6.根据权利要求1所述的制备方法,其特征在于,氧化所述多晶硅膜层的步骤在氧气气氛中进行,且氧气流量为每分钟0.1-10升。
7.根据权利要求1至6中任一项所述的制备方法,其特征在于,所述碳化硅外延片设置有p型阱区,所述多晶硅膜层位于所述p型阱区的上方,且部分所述p型阱区与所述多晶硅膜层相邻。
8.根据权利要求1至6中任一项所述的制备方法,其特征在于,在碳化硅外延片的表面生长多晶硅膜层的步骤中,采用低压化学气相沉积技术在所述碳化硅外延片的表面沉积多晶硅。
9.一种碳化硅绝缘栅场效应晶体管的制备方法,其特征在于,包括:
提供碳化硅外延片,利用权利要求1至8中的任一项所述的制备方法在所述碳化硅外延片的表面制备栅氧化层;
在所述栅氧化层的表面生长多晶硅层或栅金属层。
10.由权利要求9所述的制备方法制得的碳化硅绝缘栅场效应晶体管。
CN201910747690.XA 2019-08-14 2019-08-14 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 Pending CN111192921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910747690.XA CN111192921A (zh) 2019-08-14 2019-08-14 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910747690.XA CN111192921A (zh) 2019-08-14 2019-08-14 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法

Publications (1)

Publication Number Publication Date
CN111192921A true CN111192921A (zh) 2020-05-22

Family

ID=70710752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910747690.XA Pending CN111192921A (zh) 2019-08-14 2019-08-14 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法

Country Status (1)

Country Link
CN (1) CN111192921A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832266A (zh) * 2024-03-05 2024-04-05 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243653A (ja) * 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
US20090221139A1 (en) * 2008-02-29 2009-09-03 Oki Semiconductor Co., Ltd. Method of producing semiconductor device
CN105118786A (zh) * 2015-09-06 2015-12-02 国网智能电网研究院 一种碳化硅mosfet功率器件的制造方法
CN106340448A (zh) * 2016-11-28 2017-01-18 清华大学 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺
CN106684146A (zh) * 2015-11-11 2017-05-17 株洲南车时代电气股份有限公司 一种栅自对准型碳化硅mosfet及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243653A (ja) * 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
US20090221139A1 (en) * 2008-02-29 2009-09-03 Oki Semiconductor Co., Ltd. Method of producing semiconductor device
CN105118786A (zh) * 2015-09-06 2015-12-02 国网智能电网研究院 一种碳化硅mosfet功率器件的制造方法
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺
CN106684146A (zh) * 2015-11-11 2017-05-17 株洲南车时代电气股份有限公司 一种栅自对准型碳化硅mosfet及其制备方法
CN106340448A (zh) * 2016-11-28 2017-01-18 清华大学 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832266A (zh) * 2024-03-05 2024-04-05 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法
CN117832266B (zh) * 2024-03-05 2024-05-24 英诺赛科(苏州)半导体有限公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN106549038A (zh) 一种垂直结构的氮化镓异质结hemt
US9893162B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN108987279A (zh) 薄膜晶体管的制造方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN114171392B (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN104934479A (zh) 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN110600366B (zh) (100)晶向金刚石n沟道结型场效应晶体管及其制备方法
WO2020134669A1 (zh) 晶体管的制作方法及全包围栅极器件结构
CN111192921A (zh) 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
KR100317640B1 (ko) 박막 트랜지스터 및 그 제조방법
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
KR100623600B1 (ko) 에피택셜 성장에 의한 단결정 코발트 실리사이드막 형성 방법과, 그를 적용한 반도체 소자 및 그 제조 방법
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN114843187B (zh) 一种GaN基多纳米沟道高电子迁移率晶体管的制备方法
CN113488463B (zh) 新型GaN共源放大器及其制备方法
CN113471072A (zh) 新型GaN共源放大器及其凹槽刻蚀制备方法
CN116564814A (zh) 一种无离子注入的碳化硅mosfet的制备方法
CN114883180A (zh) 一种无退火工艺的SiC欧姆接触制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination