CN106340448A - SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 - Google Patents

SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 Download PDF

Info

Publication number
CN106340448A
CN106340448A CN201611071766.4A CN201611071766A CN106340448A CN 106340448 A CN106340448 A CN 106340448A CN 201611071766 A CN201611071766 A CN 201611071766A CN 106340448 A CN106340448 A CN 106340448A
Authority
CN
China
Prior art keywords
sic
membrane layer
silicon membrane
temperature
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611071766.4A
Other languages
English (en)
Other versions
CN106340448B (zh
Inventor
周卫
严利人
刘道广
刘志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201611071766.4A priority Critical patent/CN106340448B/zh
Publication of CN106340448A publication Critical patent/CN106340448A/zh
Application granted granted Critical
Publication of CN106340448B publication Critical patent/CN106340448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种SiC功率MOSFET器件栅氧化层的制备方法、SiC功率MOSFET器件及其制备方法，该方法包括：在SiC衬底晶圆的表面，外延生长硅薄膜层；其中，所述硅薄膜层完全覆盖所述SiC衬底晶圆的表面；对所述硅薄膜层进行氧化，形成栅氧化层；其中，外延生长硅薄膜层时的温度以及对硅薄膜层进行氧化时的温度均低于SiC衬底晶圆直接氧化所需的温度。本发明实施例提供的技术方案，低温工艺和外延生长的硅薄膜层减少了C原子的外扩和O原子扩散进SiC中的几率，减小了SiOxCy的过渡区宽度，使得缺陷密度减小，从而减少了对载流子的散射，提高了反型沟道的迁移率，使SiC功率MOSFET器件整体性能得到提高。

Description

SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET 器件
技术领域
本发明涉及半导体器件制备技术领域，尤其涉及一种SiC功率MOSFET器件栅氧化层的制备方法、SiC功率MOSFET器件及其制备方法。
背景技术
SiC(碳化硅)作为第三代半导体材料，以其宽禁带、高临界击穿场强、高热导率、高电子饱和漂移速度等特性而被瞩目。被人们期许在高温、高频、大功率等领域会替代Si(硅)器件和二代半导体器件。由于SiC是宽禁带半导体材料中唯一可以直接通过热氧化生成SiO2(二氧化硅)的材料，这有可能使得用SiC作为材料制作MOSFET(金属-氧化物半导体场效应晶体管)的工艺变得简单，因此SiC功率MOSFET器件受到了研究者的极大关注。早期人们通过SiC材料的体特性甚至预测可以用SiC功率MOSFET器件直接替代现有的Si的高压、大功率MOSFET，CoolMOS(超结绝缘栅型场效应管)，以及IGBT(绝缘栅双极型晶体管)。还有人认为Si的功率MOSFET已经要走到尽头，今后将只适用于5V以下应用的场合，而5V以上到600V，甚至1000V是GaN(氮化镓)器件主宰，1000V以上则是SiC器件的天下。然而，通过20多年研究的努力，这种情况却并没有发生，或者说并没有真正全面地实现。究其原因，除了材料(衬底晶圆)的价格较高外，SiC功率MOSFET器件电学特性没有达到预期的效果也是一个很重要的因素。
经过多年的研究，发现SiC功率MOSFET器件的电学特性不理想是由于其反型层沟道载流子迁移率较低造成的。对于高压大功率器件，这将使得器件的导通电阻过大而增加功率损耗。在SiC器件制作过程中，如离子注入、杂质扩散，其工艺温度都大大高于Si工艺，会造成表面不平整，加大载流子散射，从而降低载流子迁移率。在栅氧化工艺过程中，也需要用较高的工艺温度才可以使得SiC被氧化，因此会在SiO2与SiC交界处形成一个SiOxCy的过渡区，生成载流子的陷阱中心和库伦散射中心，这也会降低载流子迁移率。很多实验都已证实SiOxCy的面密度与界面态缺陷Dit密切相关，是SiO2/SiC界面态缺陷的主要来源。在SiO2/SiC的界面处共有三种界面态缺陷的类型：1)界面处Si和C的悬挂键；2)与C相关缺陷；3)近界面氧化物缺陷。由此形成了大量的散射中心和陷阱，界面及其附近区域的缺陷密度(界面态)居高不下，导致器件迁移率水平的低下。
发明内容
本发明所要解决的技术问题提供一种SiC功率MOSFET器件的栅氧化层的制备方法，以提高器件载流子迁移率。
为此目的，一方面，本发明实施例提供了一种SiC功率MOSFET器件的栅氧化层的制备方法，包括：
在SiC衬底晶圆的表面，外延生长硅薄膜层；其中，所述硅薄膜层完全覆盖所述SiC衬底晶圆的表面；
对所述硅薄膜层进行氧化，形成栅氧化层；其中，外延生长硅薄膜层时的温度以及对所述硅薄膜层进行氧化时的温度均低于SiC衬底晶圆直接氧化所需的温度。
优选的，在所述形成栅氧化层之后，所述方法还包括：
对所述栅氧化层进行退火工艺，以减小所述栅氧化层的缺陷。
优选的，对所述硅薄膜层进行氧化的温度和外延生长硅薄膜时的温度均小于或等于1200℃。
优选的，在所述外延生长硅薄膜层之前，还包括：
通过RCA清洗法对已经形成源漏极区域的SiC衬底晶圆进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆进行浸泡。
另一方面，本发明实施例还提供了一种SiC功率MOSFET器件的栅氧化层的制备方法，包括：
在SiC衬底晶圆的表面，形成介质层；其中，所述SiC衬底晶圆与所述介质层之间还包括SiC外延层；
刻蚀所述介质层，得到暴露出所述SiC外延层的栅区域窗口；
在所述栅区域窗口外延生长硅薄膜层，在所述栅区域窗口外的所述介质层上形成多晶硅或非晶硅；
对所述硅薄膜层进行氧化，形成栅氧化层；其中，其中，外延生长硅薄膜层时的温度以及对所述硅薄膜层进行氧化时的温度均低于SiC衬底晶圆直接氧化所需的温度。
优选的，在所述形成栅氧化层之后，所述方法还包括：
对所述栅氧化层进行退火工艺，以减小所述栅氧化层的缺陷。
优选的，所述在栅区域窗口外延生长硅薄膜层，包括：
在温度为600～800℃时通过减压外延或超高真空外延的方式生长所述硅薄膜层。
优选的，在刻蚀所述介质层之后，以及在所述栅区域窗口外延生长硅薄膜层之前，所述方法还包括：
通过RCA清洗法对经过刻蚀的所述SiC衬底晶圆进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆进行漂洗。
再一方面，本发明实施例还提供了一种制备SiC功率MOSFET器件的方法，包括上述任意一种所述的SiC功率MOSFET器件的栅氧化层的制备方法。
还有一方面，本发明实施例还提供了一种SiC功率MOSFET器件，采用上述的制备SiC功率MOSFET器件的方法形成。
本发明实施例提供的技术方案，在低于SiC直接氧化所需的温度下，在SiC衬底晶圆上外延生长硅薄膜层，并在低于SiC直接氧化所需的温度下对该硅薄膜层进行氧化，得到致密的栅氧化层，低温工艺和外延生长的硅薄膜层减少了C原子的外扩和O原子扩散进SiC中的几率，减小了SiOxCy的过渡区宽度，使得缺陷总量减小，从而减少了对载流子的散射，提高了反型沟道的迁移率，使SiC功率MOSFET器件整体性能得到提高。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为本发明实施例提供的一种SiC功率MOSFET器件的栅氧化层的制备方法的流程示意图；
图2为在已经做完MOSFET的源/漏工艺的SiC衬底晶圆上外延生长硅薄膜层的结构示意图；
图3为将SiC衬底晶圆上的外延的硅薄膜层热氧化成栅氧化层的结构示意图；
图4为本发明另一实施例提供的一种SiC功率MOSFET器件的栅氧化层的制备方法的流程示意图；
图5为在已经做完MOSFET的源/漏工艺的SiC衬底晶圆上沉积了介质层的结构示意图；
图6为在SiC衬底晶圆的介质层上通过刻蚀得到暴露出SiC外延层的栅区域窗口的结构示意图；
图7为在刻蚀介质层之后的SiC衬底晶圆上生长硅薄膜层的结构示意图；
图8为将SiC衬底晶圆上的硅薄膜层热氧化成栅氧化层的结构示意图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
如图1所示，本发明实施例提供了一种SiC功率MOSFET器件的栅氧化层的制备方法，该方法包括以下步骤：
S1：在SiC衬底晶圆1的表面，外延生长硅薄膜层4；其中，所述硅薄膜层4完全覆盖所述SiC衬底晶圆1的表面；
具体的，如图2所示，在SiC衬底晶圆1的上表面可以形成一层SiC外延层2，所述SiC衬底晶圆1为(0001)晶向，可以是N型或者P型，SiC外延层2的型号可与SiC衬底晶圆1相同或者不同。在SiC外延层2上可以采用离子注入，以及高温扩散/退火的方法形成源漏极区域3。由于通过离子注入掺杂的方式制备的源漏极区域3已经经过高温退火，杂质被激活，所以无需利用氧化过程中对杂质离子做进一步的退火。在已经形成源漏极区域3的SiC外延层2表面可以低温外延生长硅薄膜层4，以此作为后续氧化过程中所需的硅的来源。外延生长的硅薄膜层4的厚度由最终形成栅氧化层7厚度所要消耗的硅的量决定，必要时可以通过工艺仿真软件确定。具体的，欲生长1单位厚度的SiO2(即栅氧化层7)，需要消耗掉0.455单位厚度的硅。同时，硅薄膜层4完全覆盖SiC衬底晶圆1表面，使其与外界隔离。其中，低温外延是温度不超过1200℃的外延工艺，如可以采用低温减压外延、低温超高真空外延、MOCVD(金属有机化合物化学气相沉淀)、MBE(分子束外延)、CVD(化学气相沉积)等适用的工艺步骤生长一层硅薄膜层4。进一步的，为了可以在比较低的温度下实现硅薄膜层4的生长，外延生长所采用的工艺气体为SiH4和H2。外延生长的硅薄膜层4是一种具有择优取向的硅薄膜形式，由于SiC和Si的晶格常数差异较大，不能形成完整的单晶，薄膜中会包含一些结构缺陷，但可以通过工艺，有效地控制缺陷的种类与数量，使得硅薄膜层4起到减少氧向SiC的扩散和SiC中的碳向栅氧化层7中的扩散作用。
S2：对所述硅薄膜层4进行氧化，形成栅氧化层7；其中，外延生长硅薄膜层4时的温度以及对所述硅薄膜层4进行氧化时的温度均低于SiC衬底晶圆1直接氧化所需的温度。
如图3所示，可以采用常规的硅栅氧化工艺或者高压氧化工艺进行硅薄膜层4的氧化，氧化后形成致密的栅氧化层7。需要说明的是，常规的硅栅氧化工艺是指Si功率MOSFET所使用的氧化工艺，温度不超过1200℃，远低于SiC栅氧化工艺所需的温度。其中，氧化温度可以为900～1150℃，氧化时间由氧化速率和目标栅氧化层7的厚度决定。需要解释的是，SiC氧化所需温度较高，本发明实施例中硅薄膜层4外延生长的温度和硅薄膜层4氧化时的温度均小于SiC氧化所需的温度，在硅薄膜层4氧化过程中，O原子首先要与位于SiC晶圆表面的硅薄膜层4发生反应，将硅薄膜层4彻底氧化。由于硅薄膜层4氧化温度远低于SiCMOSFET氧化所需的温度，所以可以减少O向SiC的扩散，也减少SiC中的C向栅氧化层7中外扩，从而减小了SiOxCy的过渡区宽度，使得载流子陷阱总量减小，提高了反型沟道的迁移率。
本发明实施例提供的技术方案，在低于SiC直接氧化所需的温度下，在SiC衬底晶圆上外延生长覆盖SiC衬底晶圆的硅薄膜层，并在低于SiC直接氧化所需的温度下对该硅薄膜层进行氧化，得到致密的栅氧化层，低温工艺和外延生长的硅薄膜层减少了C原子的外扩和O原子扩散进SiC中的几率，减小了SiOxCy的过渡区宽度，使得缺陷总量减小，从而减少了对载流子的散射，提高了反型沟道的迁移率，使SiC功率MOSFET器件整体性能得到提高。本发明虽然增加了外延工艺，但所需的工艺温度较低，其后续的栅氧化工艺温度也与常规Si的栅氧化工艺相同，因此不会造成工艺总成本的上升。
在上述实施例的基础上，步骤S1中外延生长硅薄膜层4具体包括：在温度为600～800℃时通过减压外延或超高真空外延的方式生长所述硅薄膜层4。具体的，可以采用减压化学气相沉积(RP-CVD)或超高真空化学气相沉积(UHV-CVD)的方法在温度600-800℃下进行外延生长，通过调节工艺气体参数，形成硅薄膜层4。
在上述实施例的基础上，在步骤S2形成栅氧化层7之后，所述方法还包括：对所述栅氧化层7进行退火工艺，以减小所述栅氧化层7的缺陷。具体的，硅栅氧化工艺，可以是一次生长，也可以是分步骤的多次生长，在生长阶段之间，或者生长阶段之后，可以加入温度不超过1500℃的退火工艺，以消除SiO2-SiC界面处的缺陷。该退火工艺，可以是常规热退火，也可以是激光退火等新式工艺。需要说明的是，栅氧化层7经过必要的退火工艺处理后，形成致密、低陷阱密度的栅氧化层7，其密度约为2.2g/cm3，折射率约为1.46。
在上述实施例的基础上，优选的，在步骤S1外延生长硅薄膜层4之前，本发明实施例提供的方法还包括：
通过RCA清洗法对SiC衬底晶圆1进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆1进行浸泡。
具体的，在SiC衬底晶圆1上有一层SiC外延层2，经离子注入掺杂、高温退火后形成源漏极区域3，之后采用RCA溶液进行外延前的清洗，去除表面的颗粒物质和金属离子。并采用稀释的HF溶液(浓度可以为1％-5％)对清洗后的SiC衬底晶圆1进行浸泡，在进行外延前取出并用氮气(N2)吹干。在较低的温度下，通过调节工艺气体(SiH4和H2)进行硅薄膜层4外延生长，在SiC外延层2表面形成一层硅薄膜层4。需要说明的是，利用稀释的HF溶液SiC衬底晶圆1进行浸泡使SiC衬底晶圆1表面的硅原子悬挂键与氢结合成Si-H的形式，防止SiC衬底晶圆1自然氧化。
在一种本发明实施例中，SiC功率MOSFET器件的栅氧化层7的制备方法可以包括以下步骤：
1)采用RCA清洗法对已经形成源漏极区域3的SiC衬底晶圆1进行清洗，去除掉表面的颗粒和可动离子沾污，并用氮气吹干，之后浸泡在稀释的HF(1-5％)溶液中待用；
2)将浸泡在稀释的HF溶液中的SiC衬底晶圆1用氮气吹干，通过装片装置的传片机械手将SiC衬底晶圆1从片盒取出装入外延生长工艺腔中，工艺腔由待机温度升温至外延温度；
3)工艺腔内通入SiH4+H2，进行硅薄膜层4的外延生长，硅薄膜层4生长的厚度需依照所需的栅氧化层7厚度折算成消耗硅的量来计算；
4)工艺腔由外延温度降至待机温度，传片机械手将SiC衬底晶圆1传至冷板上冷却后装入片盒中。
5)SiC衬底晶圆1采用RCA清洗法进行清洗，去除掉表面的颗粒和可动离子沾污，氮气吹干；
6)将SiC衬底晶圆1装入氧化炉管内(装片)，通入净化保护气体(N2)，将炉温由待机温度升至热氧化温度；
7)温度到达热氧化温度并稳定后，通入氧化剂(O2)和少量含Cl气体(Cl2、HCl、或C2HCl3)，进行干氧氧化；
8)保持热氧化温度，关闭氧化剂和含Cl气体，通入保护气体(N2)，对SiC衬底晶圆1进行退火，减小氧化层中的缺陷；
9)将炉温降至待机温度，将SiC衬底晶圆1从氧化炉管中取出(卸片)。
另一方面，如图4所示，本发明实施例还提供了一种SiC功率MOSFET器件的栅氧化层的制备方法，该方法包括：
S401：在SiC衬底晶圆1的表面，形成介质层5；其中，所述SiC衬底晶圆1与所述介质层5之间还包括SiC外延层2；
具体的，如图5所示，在SiC衬底晶圆1的上表面可以有一层SiC外延层2，所述SiC衬底晶圆1为(0001)晶向，可以是N型或者P型，SiC外延层2的型号可与SiC衬底晶圆1相同或者不同。在SiC外延层2上可以采用离子注入，以及高温扩散/退火的方法形成源漏极区域3。由于通过离子注入掺杂的方式制备的源漏极区域3已经经过高温退火，杂质被激活，所以无需利用氧化过程中对杂质离子做进一步的退火。其中，可以采用低压化学气相沉积的方法在SiC外延层2上形成介质层5，介质层5可以为Si3N4或SiO2，也可以是Si3N4和SiO2的复合层。介质层5的厚度可以为400-700nm，沉积温度可以为800℃。
S402：刻蚀所述介质层5，得到暴露出所述SiC外延层2的栅区域窗口；
具体的，可以通过光刻和干法刻蚀该介质层5，如图6所示，形成暴露出SiC外延层2的栅区域窗口。该栅区域窗口用于后续形成栅氧化层7。
S403：在所述栅区域窗口外延生长硅薄膜层4，在所述栅区域窗口外的所述介质层5上形成多晶硅或非晶硅6；
具体的，如图7所示，可以通过低温外延工艺的方法在暴露出SiC外延层2的栅区域窗口进行图形外延，生长硅薄膜层4，以此作为后续氧化过程中所需的硅的来源，而在介质层5上生长多晶硅或非晶硅6。外延生长的硅薄膜层4的厚度由最终形成栅氧化层7厚度所要消耗的硅的量决定，必要时可以通过工艺仿真软件确定。具体的，欲生长1单位厚度的SiO2(即栅氧化层7)，需要消耗掉0.455单位厚度的硅。其中，低温外延是温度不超过1200℃的外延工艺，如可以采用低温减压外延、低温超高真空外延、MOCVD(金属有机化合物化学气相沉淀)、MBE(分子束外延)、CVD(化学气相沉积)等适用的工艺步骤生长一层硅薄膜层4。进一步的，为了可以在比较低的温度下实现硅薄膜层4的生长，外延生长所采用的工艺气体为SiH4和H2。外延生长的硅薄膜层4是一种具有择优取向的硅薄膜形式，由于SiC和Si的晶格常数差异较大，不能形成完整的单晶，薄膜中会包含一些结构缺陷，但可以通过工艺，有效地控制缺陷的种类与数量，使得硅薄膜层4起到减少氧向SiC的扩散和SiC中的碳向栅氧化层7中的扩散作用。
S404：对所述硅薄膜层4进行氧化，形成栅氧化层7；其中，外延生长硅薄膜层4时的温度以及对所述硅薄膜层4进行氧化时的温度均低于SiC衬底晶圆1直接氧化所需的温度。
如图8所示，对已经生长有硅薄膜层4的SiC衬底晶圆1实施常规的硅栅氧化工艺或者高压氧化工艺，将硅薄膜层4形成致密的栅氧化层7(即SiO2)，同时多晶硅或非晶硅6也被氧化成氧化层8。需要说明的是，常规的硅栅氧化工艺是指Si功率MOSFET所使用的氧化工艺，温度不超过1200℃，远低于SiC栅氧化工艺所需的温度。其中，氧化温度可以为900～1150℃，氧化时间由氧化速率和目标栅氧化层7的厚度决定。需要解释的是，SiC氧化所需温度较高，本发明实施例中硅薄膜层4外延生长的温度和硅薄膜层4氧化时的温度均小于SiC氧化所需的温度，在硅薄膜层4氧化过程中，O原子首先要与位于SiC晶圆表面的硅薄膜层4发生反应，将硅薄膜层4彻底氧化。由于硅薄膜层4氧化温度远低于SiC MOSFET氧化所需的温度，所以可以减少O向SiC的扩散，也减少SiC中的C向栅氧化层7中外扩，从而减小了SiOxCy的过渡区宽度，使得载流子陷阱总量减小，提高了反型沟道的迁移率。
本发明实施例提供的技术方案，在低于SiC直接氧化所需的温度下，在SiC衬底晶圆上外延生长硅薄膜层，并在低于SiC直接氧化所需的温度下对该硅薄膜层进行氧化，得到致密的栅氧化层，低温工艺和外延生长的硅薄膜层减少了C原子的外扩和O原子扩散进SiC中的几率，减小了SiOxCy的过渡区宽度，使得缺陷总量减小，从而减少了对载流子的散射，提高了反型沟道的迁移率，使SiC功率MOSFET器件整体性能得到提高。本发明虽然增加了外延工艺，但所需的工艺温度较低，其后续的栅氧化工艺温度也与常规Si的栅氧化工艺相同，因此不会造成工艺总成本的上升。
在上述实施例的基础上，在步骤S401形成栅氧化层7之后，所述方法还包括：对栅氧化层7进行退火工艺，以减小所述栅氧化层7的缺陷。具体的，硅栅氧化工艺，可以是一次生长，也可以是分步骤的多次生长，在生长阶段之间，或者生长阶段之后，可以加入温度不超过1500℃的退火工艺，以消除SiO2-SiC界面处的缺陷。该退火工艺，可以是常规热退火，也可以是激光退火等新式工艺。需要说明的是，栅氧化层7经过必要的退火工艺处理后，形成致密、低陷阱密度的栅氧化层7，其密度约为2.2g/cm3，折射率约为1.46，而氧化层8在致密度、缺陷等方面都不及栅氧化层7。
在上述实施例的基础上，步骤S403在栅区域窗口外延生长硅薄膜层4，包括：在温度为600～800℃时通过减压外延或超高真空外延的方式生长所述硅薄膜层4。具体的，可以采用减压化学气相沉积(RP-CVD)或超高真空化学气相沉积(UHV-CVD)的方法在温度600-800℃下进行外延生长，通过调节工艺气体参数，形成硅薄膜层4。
在上述实施例的基础上，在步骤S402刻蚀介质层5之后，在步骤S403在栅区域窗口外延生长硅薄膜层4之前，本发明实施例提供的方法还包括：
通过RCA清洗法对经过刻蚀的所述SiC衬底晶圆1进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆1进行漂洗。
具体的，在刻蚀覆盖在SiC外延层2表面的介质层5，暴露出栅区域窗口之后，采用RCA溶液进行硅薄膜层4外延前的清洗，以去除表面的颗粒物质和金属离子。并采用稀释的HF溶液(浓度可以为1％-5％)对清洗后的SiC衬底晶圆1进行漂洗，在进行外延前取出并用氮气(N2)吹干。在较低的温度下，通过调节工艺气体(SiH4和H2)进行硅薄膜层4外延生长，在SiC外延层2表面的栅区域窗口形成一层硅薄膜层4。需要说明的是，利用稀释的HF溶液SiC衬底晶圆1进行漂洗使SiC衬底晶圆1表面的硅原子悬挂键与氢结合成Si-H的形式，防止SiC衬底晶圆1自然氧化。
在一种本发明实施例中，SiC功率MOSFET器件的栅氧化层7的制备方法可以包括以下步骤：
1)对已经形成源漏极区域3的SiC衬底晶圆1采用RCA清洗法进行清洗，去除掉表面的颗粒和可动离子沾污，氮气吹干；
2)装入LP-CVD(低压力化学气相沉积)炉管中沉积SiO2和Si3N4混合介质层5，沉积温度800℃，在SiC衬底晶圆1上形成介质层5，介质层5厚度400-700nm；
3)通过光刻和干法刻蚀，在覆盖有介质层5的SiC衬底晶圆1上得到暴露出SiC外延层2的栅区域窗口；
4)采用RCA清洗法对SiC衬底晶圆1进行清洗，去除掉表面的颗粒和可动离子沾污，在稀释的HF(1-5％)溶液漂洗10秒，用氮气吹干；
5)通过装片装置的传片机械手将SiC衬底晶圆1从片盒取出装入外延生长工艺腔中，工艺腔由待机温度升温至外延温度；
6)通入SiH4+H2，进行硅薄膜层4的外延生长，硅薄膜层4生长的厚度需依照所需的栅氧化层7厚度折算成消耗硅的量来计算；
7)工艺腔由外延温度降至待机温度，传片机械手将SiC衬底晶圆1传至冷板上冷却后装入片盒中。
8)SiC衬底晶圆1采用RCA清洗法进行清洗，去除掉表面的颗粒和可动离子沾污，氮气吹干；
9)将SiC衬底晶圆1装入氧化炉管内(装片)，通入净化保护气体(N2)，将炉温由待机温度升至热氧化温度；
10)温度到达热氧化温度并稳定后，通入氧化剂(O2)和少量含Cl气体(Cl2、HCl、或C2HCl3)，进行干氧氧化；
11)保持热氧化温度，关闭氧化剂和含Cl气体，通入保护气体(N2)，对SiC衬底晶圆1进行退火，减小栅氧化层7中的缺陷；
12)将炉温降至待机温度，将SiC衬底晶圆1从氧化炉管中取出(卸片)。
再一方面，本发明实施例还提供了一种制备SiC功率MOSFET器件的方法，包括上述任意一种所述的SiC功率MOSFET器件的栅氧化层的制备方法。
还有一方面，本发明实施例还提供了一种SiC功率MOSFET器件，利用上述的制备SiC功率MOSFET器件的方法形成。
本发明的说明书中，说明了大量具体细节。然而能够理解的是，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本发明并不局限于任何单一的方面，也不局限于任何单一的实施例，也不局限于这些方面和/或实施例的任意组合和/或置换。而且，可以单独使用本发明的每个方面和/或实施例或者与一个或更多其他方面和/或其实施例结合使用。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种SiC功率MOSFET器件的栅氧化层的制备方法，其特征在于，包括：
在SiC衬底晶圆的表面，外延生长硅薄膜层；其中，所述硅薄膜层完全覆盖所述SiC衬底晶圆的表面；
对所述硅薄膜层进行氧化，形成栅氧化层；其中，外延生长硅薄膜层时的温度以及对所述硅薄膜层进行氧化时的温度均低于SiC衬底晶圆直接氧化所需的温度。
2.根据权利要求1所述的方法，其特征在于，在所述形成栅氧化层之后，所述方法还包括：
对所述栅氧化层进行退火工艺，以减小所述栅氧化层的缺陷。
3.根据权利要求1所述的方法，其特征在于，对所述硅薄膜层进行氧化的温度和外延生长硅薄膜时的温度均小于或等于1200℃。
4.根据权利要求1所述的方法，其特征在于，在所述外延生长硅薄膜层之前，还包括：
通过RCA清洗法对SiC衬底晶圆进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆进行浸泡。
5.一种SiC功率MOSFET器件的栅氧化层的制备方法，其特征在于，包括：
在SiC衬底晶圆的表面，形成介质层；其中，所述SiC衬底晶圆与所述介质层之间还包括SiC外延层；
刻蚀所述介质层，得到暴露出所述SiC外延层的栅区域窗口；
在所述栅区域窗口外延生长硅薄膜层，在所述栅区域窗口外的所述介质层上形成多晶硅或非晶硅；
对所述硅薄膜层进行氧化，形成栅氧化层；其中，其中，外延生长硅薄膜层时的温度以及对所述硅薄膜层进行氧化时的温度均低于SiC衬底晶圆直接氧化所需的温度。
6.根据权利要求5所述的方法，其特征在于，在所述形成栅氧化层之后，所述方法还包括：
对所述栅氧化层进行退火工艺，以减小所述栅氧化层的缺陷。
7.根据权利要求5所述的方法，其特征在于，所述在栅区域窗口外延生长硅薄膜层，包括：
在温度为600～800℃时通过减压外延或超高真空外延的方式生长所述硅薄膜层。
8.根据权利要求5所述的方法，其特征在于，在刻蚀所述介质层之后，以及在所述栅区域窗口外延生长硅薄膜层之前，所述方法还包括：
通过RCA清洗法对经过刻蚀的所述SiC衬底晶圆进行清洗，以去除表面的颗粒物质和金属离子；
利用稀释至预设浓度的氟化氢溶液对清洗后的所述SiC衬底晶圆进行漂洗。
9.一种制备SiC功率MOSFET器件的方法，其特征在于，包括权利要求1-8任意一项所述的SiC功率MOSFET器件的栅氧化层的制备方法。
10.一种SiC功率MOSFET器件，其特征在于，采用权利要求9所述的制备SiC功率MOSFET器件的方法形成。
CN201611071766.4A 2016-11-28 2016-11-28 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 Active CN106340448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611071766.4A CN106340448B (zh) 2016-11-28 2016-11-28 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611071766.4A CN106340448B (zh) 2016-11-28 2016-11-28 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件

Publications (2)

Publication Number Publication Date
CN106340448A true CN106340448A (zh) 2017-01-18
CN106340448B CN106340448B (zh) 2019-03-01

Family

ID=57841327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611071766.4A Active CN106340448B (zh) 2016-11-28 2016-11-28 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件

Country Status (1)

Country Link
CN (1) CN106340448B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615769A (zh) * 2018-05-25 2018-10-02 中国电子科技集团公司第十三研究所 氧化镓mosfet器件的制备方法
CN111192921A (zh) * 2019-08-14 2020-05-22 深圳方正微电子有限公司 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法
CN114530370A (zh) * 2020-11-23 2022-05-24 瑶芯微电子科技(上海)有限公司 一种基于外延沟道的mosfet器件及其制备方法
CN116053122A (zh) * 2022-12-13 2023-05-02 江苏昕感科技有限责任公司 碳化硅mosfet栅氧化层的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165118A (ja) * 2012-02-09 2013-08-22 Fuji Electric Co Ltd ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
US20130266698A1 (en) * 2012-04-05 2013-10-10 Nigel Bruce OLDHAM Frozen solid state heat relieving thirst quencher
US20140042461A1 (en) * 2012-08-13 2014-02-13 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufactuing same
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165118A (ja) * 2012-02-09 2013-08-22 Fuji Electric Co Ltd ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
US20130266698A1 (en) * 2012-04-05 2013-10-10 Nigel Bruce OLDHAM Frozen solid state heat relieving thirst quencher
US20140042461A1 (en) * 2012-08-13 2014-02-13 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufactuing same
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615769A (zh) * 2018-05-25 2018-10-02 中国电子科技集团公司第十三研究所 氧化镓mosfet器件的制备方法
CN111192921A (zh) * 2019-08-14 2020-05-22 深圳方正微电子有限公司 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法
CN114530370A (zh) * 2020-11-23 2022-05-24 瑶芯微电子科技(上海)有限公司 一种基于外延沟道的mosfet器件及其制备方法
CN114530370B (zh) * 2020-11-23 2023-11-07 瑶芯微电子科技(上海)有限公司 一种基于外延沟道的mosfet器件及其制备方法
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法
CN116053122A (zh) * 2022-12-13 2023-05-02 江苏昕感科技有限责任公司 碳化硅mosfet栅氧化层的制备方法
CN116053122B (zh) * 2022-12-13 2024-03-22 江苏昕感科技有限责任公司 碳化硅mosfet栅氧化层的制备方法

Also Published As

Publication number Publication date
CN106340448B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN106340448A (zh) SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
JP3660897B2 (ja) 半導体装置の製造方法
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US6562736B2 (en) Manufacturing method for semiconductor device
US20100084742A1 (en) Method for manufacturing semiconductor epitaxial crystal substrate
KR20180075526A (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP2007053227A (ja) 半導体素子およびその製造方法
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
US7888256B2 (en) Process for forming an interface between silicon carbide and silicon oxide with low density of states
EP2584595B1 (en) Silicon carbide semiconductor device manufacturing method
JP4822457B2 (ja) 半導体装置の製造方法
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
JP6757928B2 (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
US7863162B2 (en) Semiconductor device and manufacturing method thereof
JP2018145042A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP6308049B2 (ja) 半導体装置の製造方法
JP2014136658A (ja) Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法
JP7024761B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
JP7276247B2 (ja) 半導体装置の製造方法
JP2006066834A (ja) 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
CN114141622A (zh) 一种gaafet氮化镓场效应晶体管的制备方法
CN107633999A (zh) 二氧化硅介质层的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant