CN104637801A - 一种制备SiC MOSFET栅氧化层的方法 - Google Patents

一种制备SiC MOSFET栅氧化层的方法 Download PDF

Info

Publication number
CN104637801A
CN104637801A CN201510047816.4A CN201510047816A CN104637801A CN 104637801 A CN104637801 A CN 104637801A CN 201510047816 A CN201510047816 A CN 201510047816A CN 104637801 A CN104637801 A CN 104637801A
Authority
CN
China
Prior art keywords
temperature
sio
annealing
sic
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510047816.4A
Other languages
English (en)
Inventor
李诚瞻
刘可安
赵艳黎
周正东
吴佳
杨勇雄
丁荣军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510047816.4A priority Critical patent/CN104637801A/zh
Publication of CN104637801A publication Critical patent/CN104637801A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种制备SiC MOSFET栅氧化层的方法,属于SiC MOSFET器件领域。所述方法包括在SiC外延层上热生长SiO2栅氧化层,然后在500~1000℃,优选700~800℃下,包含Cl2的环境中退火该栅氧化层。优选以0.5-2slm的速率通入Cl2与惰性气体的混合气体,退火压力为100~1000mbar,保持时间30~180min。所述方法使用Cl2退火栅介质SiO2层,可以消除SiO2栅介质层中的氧空位陷阱电荷,提高SiC MOSFET器件中SiO2栅介质层的临界击穿电场和耐压能力。

Description

一种制备SiC MOSFET栅氧化层的方法
技术领域
本发明涉及一种制备SiC MOSFET栅氧化层的方法,属于SiC MOSFET器件领域。
背景技术
SiC作为第三代半导体材料,具有宽带隙、高热导率、高击穿场强、高饱和速度等优越性能,适合制作高温大功率、高温高频以及抗辐射器件。其被广泛应用的电源装置为电源金属氧化物半导体场效应晶体管(MOSFET)。在电源MOSFET中,控制信号被传递给栅电极,该栅电极与半导体表面通过插入的绝缘体被隔开,该绝缘体可以但不限于是二氧化硅。
通常在SiC外延层制备SiO2栅介质层采用热生长的方法。然而,由于生长过程中SiO2与SiC材料晶格不匹配,在SiO2栅介质层和SiO2/SiC界面中会产生大量的悬挂键、碳簇和氧空位等缺陷电荷,使得在SiC层热生长的SiO2/SiC界面陷阱电荷比SiO2/Si界面陷阱电荷大约高两个数量级,造成SiC MOSFET器件反型沟道载流子迁移极低,降低了器件性能。
目前主流的降低SiO2/SiC界面中的陷阱电荷的方法是使用高温气体退火。常用的退火气体有含氮气体(如N2、NH3、N2O、NO)、Ar、H2、POCl3、O2等。其中含氮气体主要用于降低SiO2/SiC界面的碳簇现象,H2用于降低SiO2/SiC界面的悬挂键,POCl3、O2用于填补SiO2栅介质层在高温生长过程中造成氧空位现象。高温退火的步骤包括在SiC衬底片上生长外延SiC层,进行RCA清洗,在O2、NO和/或N2O气氛中热生长SiO2层,用N2、NO等气体进行退火。
使用NO退火SiO2栅介质层的方法可参考美国CREE公司的专利WO2007035304A1。其在SiC材料上形成氧化层的方法包括:在SiC材料上热生长氧化层(栅介质SiO2),并在NO气氛中不低于1175℃的温度下热退火,最适宜温度为1300℃。目的是降低SiO2层中的碳簇现象,从而降低界面陷阱电荷,提高SiC MOSFET器件反型层沟道载流子迁移率。热氧化层退火可以在表面覆有SiC薄膜的SiC管中进行。为形成该氧化层,可以在干燥氧气中热生长整体氧化层,之后在湿氧气中再次氧化该整体氧化层。
使用H2退火SiO2栅介质层的方法可参考美国克里公司的专利CN1531746A。其通过在一层SiC上制备氮化的氧化物层(即SiO2)和在含氢气环境中退火该氮化的氧化物层制备了碳化硅结构。目的是降低SiO2层中的悬挂键,也可以降低界面陷阱电荷,提高SiC MOSFET器件反型层沟道载流子迁移率。
但是,上述方法都只能降低SiO2/SiC界面的陷阱电荷,不能填补SiO2栅介质层中由于高温产生的氧空位陷阱电荷,因此只能提高SiC MOSFET器件反型层沟道载流子迁移率,不能提高该器件中SiO2栅介质层的临界击穿电场。
发明内容
本发明提供一种制备SiC MOSFET栅氧化层的方法,其在热沉积SiO2栅介质层后使用Cl2进行退火,能够填补SiO2栅介质层的陷阱电荷,从而提高SiCMOSFET器件中SiO2栅介质层的临界击穿电场。
为实现上述目的,本发明的技术方案如下:
根据本发明,所述制备SiC MOSFET栅氧化层的方法包括:首先在SiC外延层上热生长SiO2栅氧化层,然后在500~1000℃,优选700~800℃下,包含Cl2的环境中退火该栅氧化层。
使用Cl2退火栅介质SiO2层的主要原理为:SiO2在高温下热解,部分氧原子离开SiO2,在栅介质SiO2中形成氧空位陷阱电荷。氯原子与氧空位陷阱电荷发生化学反应,形成Si-Cl键,填补高温氧化过程产生的氧空位陷阱电荷,达到电荷平衡。
优选这一过程中使用惰性气体与Cl2的混合气体,目的是稀释Cl2,防止过多的Cl2破坏SiO2栅介质层中的Si-O键,造成对SiO2栅介质层的损害。
根据本发明,混合气体中Cl2的体积含量为1%~10%,优选1%~3%。当Cl2含量过高时会损害Si-O键,稀释用的惰性气体可以为N2或Ar。
根据本发明,反应前采用RCA标准清洗法清洗SiC外延片,目的是除去SiC外延片表面可能存在的有机物、颗粒和金属杂质等污染物。这些污染物的存在会影响SiC MOSFET器件的电学特性。
所述RCA标准清洗法是一种典型的、至今仍普遍使用的湿式化学清洗法,清洗的一般思路是首先去除硅片表面的有机物,然后溶解氧化膜,最后去除颗粒、金属等污染物,同时使硅片表面钝化。该清洗法主要包括以下几种清洗液:
(1)SPM:使用H2SO4/H2O2在120~150℃下进行清洗。SPM具有很高的氧化能力,可将金属氧化后溶于清洗液中,并能把有机物氧化生成CO2和H2O。用SPM清洗SiC外延片可去除硅片表面的重有机物沾污和部分金属,但是当有机物沾污特别严重时会使有机物碳化而难以去除。
(2)HF(DHF):使用HF(DHF)在20~25℃下进行清洗。DHF可以去除硅片表面的自然氧化膜,因此,附着在自然氧化膜上的金属将被溶解到清洗液中,同时DHF抑制了氧化膜的形成。因此可以很容易地去除硅片表面的Al,Fe,Zn,Ni等金属,DHF也可以去除附着在自然氧化膜上的金属氢氧化物。用DHF清洗时,在自然氧化膜被腐蚀掉时,硅片表面的硅几乎不被腐蚀。
(3)APM(SC-1):使用NH4OH/H2O2/H2O在30~80℃下进行清洗。由于H2O2的作用,硅片表面有一层自然氧化膜(SiO2)呈亲水性,硅片表面和粒子之间可被清洗液浸透。由于硅片表面的自然氧化层与硅片表面的Si被NH 4OH腐蚀,因此附着在硅片表面的颗粒便落入清洗液中,从而达到去除粒子的目的。在NH4OH腐蚀硅片表面的同时,H2O2又在氧化硅片表面形成新的氧化膜。
(4)HPM(SC-2):使用HCl/H2O2/H2O在65~85℃下进行清洗。用于去除硅片表面的钠、铁、镁等金属沾污。在室温下HPM就能除去Fe和Zn。
根据本发明,RCA清洗结束后,所述制备SiC MOSFET栅氧化层的方法包括:
步骤一、将SiC外延片升温至氧化温度的升温过程;
步骤二、氧化温度下,在SiC外延片上生长SiO2栅介质层的氧化过程;
步骤三、将生长有SiO2栅介质层的SiC外延片降温至退火温度的降温过程;
步骤四、退火温度下通入Cl2与惰性气体的混合气体,对生长有SiO2栅介质层的SiC外延片进行退火的退火过程;和
步骤五、将退火后的生长有SiO2栅介质层的SiC外延片降温的冷却过程。
在本发明的实施例中,所述方法进一步阐述如下:
步骤一、升温过程:将RCA清洗后的SiC外延片置于高温氧化炉中,升温至1000~1400℃,优选1300~1400℃的氧化温度。在本发明的一个具体实施例中,升温速率为5~10℃/cm。
该方法可以在高温氧化炉优选管式炉内进行,具体为在炉腔内排列多个SiC晶片,晶片可置于载体上,使晶片在炉腔内有固定位置。步骤一的目的是使放置有SiC外延片的炉腔温度达到热氧化生长SiO2栅介质层的温度。后续步骤中炉腔内可注入反应气体并保持在所需要的设定温度。
步骤二、氧化过程:在步骤一设定的氧化温度下,以0.5~2slm(standard litreper minute的缩写,意思是标准状态下1L/min的流量)的速率向炉腔内通入氧化气体O2或H2O,设定炉腔压力为100~1000mbar,保持时间10~180min;得到SiO2层栅介质的厚度为10~100nm。
对应不同的反应时间,该步骤可在SiC外延片上形成不同厚度的SiO2层栅介质。其中通O2为干法氧化,通入H2O气为湿法氧化。对于干法氧化,干燥O2与SiC外延片反应生成SiO2和CO,CO气体穿过SiO2并逸出SiC/SiO2界面,在SiC外延片上形成SiO2栅介质层。对于湿法氧化,通入H2O蒸汽(或通入H2与O2两股气体,使其在炉腔内发生化合反应生成H2O蒸汽)与SiC外延片反应生成CO、H2和SiO2,其中的CO、H2气体穿过SiO2并逸出SiC/SiO2界面,在SiC外延片上形成SiO2栅介质层。
步骤三、降温过程:将高温氧化炉内的温度降至500~1000℃,优选700~800℃的退火温度。由于退火温度低于氧化温度,因此该步骤中需要在氧化得到SiO2栅介质层后将炉腔温度降至退火温度,降温后再通入Cl2与惰性气体的混合气体可精确控制下一步的退火时间。在本发明的一个具体实施例中,降温速率为5~10℃/cm。
步骤四、退火过程:在步骤三设定的退火温度下,以0.5~2slm的速率向炉腔内通入Cl2与惰性气体的混合气体退火SiO2栅介质层,设定炉腔压力为100~1000mbar,保持时间30~180min;
优选混合气体中Cl2的体积含量为1%~10%,更优选1%~3%,稀释用的惰性气体可以为N2或Ar。
步骤五、冷却过程:在惰性气氛(如氮气或氩气)中自然降温降至室温,最后取出生长有SiO2栅介质层的SiC外延片。
对得到的生长有SiO2栅介质层的SiC外延片进行测试,IV曲线说明临界击穿电场升高至>10MV/cm,薄膜的致密性变好,进一步说明使用Cl2与惰性气体的混合气体退火能减少SiO2层中的氧空位陷阱电荷。
本发明提供的制备SiC MOSFET栅氧化层的方法,使用Cl2退火栅介质SiO2层,可以消除SiO2栅介质层中的氧空位陷阱电荷,提高SiC MOSFET器件中SiO2栅介质层的临界击穿电场和耐压能力。
附图说明
图1为SiC MOSFET的结构示意图;
图2为制备SiC MOSFET栅氧化层的方法中的炉腔温度变化图;
图3为对比例的I-V曲线图;
图4为实施例的I-V曲线图。
具体实施方式
本发明涉及的SiC MOSFET器件的结构可以是N型沟道器件,也可以是P型沟道器件。如图1所示,其包括在SiC衬底12上方生长的外延层14,所述外延层14可以为n型或p型,其通过例如MOCVD的方法通过注入不同类型和浓度的掺杂离子形成,掺杂氮离子对应N型外延层,掺杂铝离子对应P型外延层。在特定的实施方案中,外延层14可以具有约12微米的厚度和可以具有约5×1015cm-3的掺杂剂浓度。氮和/或磷离子可以被注入到外延层14中以形成n+源/漏区域16。栅氧化层18在外延层14上之间且延伸到源/漏区域16的上面。该控制氧化层18的厚度可以取决于装置的期望的工作参数。栅接触20在控制氧化物18上形成。该栅接触20可以包含,例如硼-掺杂多晶硅和/或蒸发铝。硼-掺杂多晶硅可以用来帮助调整装置的阈电压达到期望水平。用其它杂质掺杂的多晶硅,包含n型杂质,也可以被用作为栅接触20。同时镍源/漏极接触22、24可以在源/漏区域16上形成。
实施例
实验使用的SiC晶圆衬底采购自美国CREE公司,N型,厚度为(350±25)μm,电阻率为(0.012-0.025)Ω·cm;外延由翰天天成电子科技(厦门)有限公司完成,外延厚度12μm,厚度均匀性≤5%,掺杂浓度1E16cm-3,掺杂浓度均匀性≤10%。使用的高温氧化炉为Centrotherm公司生产,型号为Oxidator 150-5。
IV测试使用AGILENT4155半导体特性分析仪,使用0.2V扫描电压从0V直至SiO2栅介质层击穿。
制备SiC MOSFET栅氧化层的方法如图2所示,包括:
步骤一、升温过程,对应图2中的T1→T2:将RCA清洗后的SiC外延片置于SiC高温氧化炉中,以6℃/cm的升温速率升温至1300℃的氧化温度。
步骤二、氧化过程,对应图2中的T2→T3:采用干法氧化,在步骤一设定的氧化温度下,以1slm的速率向炉腔内通入氧化气体O2,设定炉腔压力为750mbar,保持时间60min。
步骤三、降温过程,对应图2中的T3→T4:以6℃/cm的降温速率,将高温氧化炉内的温度降至800℃的退火温度。
步骤四、退火过程,对应图2中的T4→T5:在步骤三设定的退火温度下,以1slm的速率向炉腔内通入Cl2与惰性气体的混合气体退火SiO2栅介质层,Cl2与惰性气体的体积比为100:1,设定炉腔压力为750mbar,保持时间120min。
步骤五、冷却过程,对应图2中的T5→T6:在氮气气氛中自然降温降至室温,最后取出生长有SiO2栅介质层的SiC外延片。
对比例
除步骤四在同等温度、压力和时间下,以1slm的速率向炉腔内通入N2退火SiO2栅介质层,其它步骤与实施例相同。
对得到的栅介质SiO2层进行测试,图3为对比例的IV曲线。其中横坐标为临界击穿电场值(EB,单位MV/cm),纵坐标为电流密度值(J,单位A/cm2),说明退火后SiO2栅介质层的临界击穿电场<10MV/cm。
图4为实施例的IV曲线,测试条件与对比例相同。说明退火后SiO2栅介质层的临界击穿电场>10MV/cm。临界击穿电场值直接反映SiO2栅介质层的击穿能力,间接反映薄膜的致密性,临界击穿电场升高说明SiO2栅介质层的致密性变好,进一步说明使用Cl2与惰性气体的混合气体退火能减少SiO2层中的氧空位陷阱电荷,提高SiO2栅介质层的临界击穿电场和耐压能力。
应当注意的是,以上所述的实施例仅用于解释本发明,并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述,但应当理解为其中所用的词语为描述性和解释性词汇,而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改,以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例,但是并不意味着本发明限于其中公开的特定例,相反,本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (10)

1.一种制备SiC MOSFET栅氧化层的方法,包括:在SiC外延层上热生长SiO2栅氧化层,然后在500~1000℃,优选700~800℃下包含Cl2的环境中退火该栅氧化层。
2.根据权利要求1所述的方法,其特征在于,使用惰性气体与Cl2的混合气体退火,混合气体中Cl2的体积含量为1%~10%,优选1%~3%。
3.根据权利要求1或2所述的方法,其特征在于,Cl2以0.5~2slm的速率通入,退火压力为100~1000mbar,保持时间30~180min。
4.一种制备SiC MOSFET栅氧化层的方法,包括:
步骤一、将SiC外延片升温至氧化温度的升温过程;
步骤二、氧化温度下,在SiC外延片上生长SiO2栅介质层的氧化过程;
步骤三、将生长有SiO2栅介质层的SiC外延片降温至退火温度的降温过程;
步骤四、退火温度下通入Cl2与惰性气体的混合气体,对生长有SiO2栅介质层的SiC外延片进行退火的退火过程;和
步骤五、将退火后的生长有SiO2栅介质层的SiC外延片降温的冷却过程。
5.根据权利要求4所述的方法,其特征在于,所述升温过程为将RCA清洗后的SiC外延片置于高温氧化炉中,升温至1000~1400℃,优选1300~1400℃的氧化温度。
6.根据权利要求5所述的方法,其特征在于,所述氧化过程为在氧化温度下,以0.5~2slm的速率向炉腔内通入氧化气体O2或H2O,设定炉腔压力为100~1000mbar,保持时间10~180min。
7.根据权利要求4所述的方法,其特征在于,所述降温过程为将高温氧化炉内的温度降至500~1000℃,优选700~800℃的退火温度。
8.根据权利要求4所述的方法,其特征在于,所述退火过程为在退火温度下,以0.5~2slm的速率向炉腔内通入Cl2与惰性气体的混合气体退火SiO2栅介质层,设定炉腔压力为100~1000mbar,保持时间30~180min。
9.根据权利要求4或8所述的方法,其特征在于,混合气体中Cl2的体积含量为1%~10%,优选1%~3%。
10.根据权利要求4所述的方法,其特征在于,所述冷却过程为在惰性气氛中自然降温至室温。
CN201510047816.4A 2015-01-30 2015-01-30 一种制备SiC MOSFET栅氧化层的方法 Pending CN104637801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510047816.4A CN104637801A (zh) 2015-01-30 2015-01-30 一种制备SiC MOSFET栅氧化层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510047816.4A CN104637801A (zh) 2015-01-30 2015-01-30 一种制备SiC MOSFET栅氧化层的方法

Publications (1)

Publication Number Publication Date
CN104637801A true CN104637801A (zh) 2015-05-20

Family

ID=53216400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510047816.4A Pending CN104637801A (zh) 2015-01-30 2015-01-30 一种制备SiC MOSFET栅氧化层的方法

Country Status (1)

Country Link
CN (1) CN104637801A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340448A (zh) * 2016-11-28 2017-01-18 清华大学 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
CN106340487A (zh) * 2016-10-21 2017-01-18 北京鼎泰芯源科技发展有限公司 用于晶圆退火的载片盘、退火装置及晶圆退火方法
CN106910674A (zh) * 2017-03-02 2017-06-30 东莞市天域半导体科技有限公司 一种去除SiC外延晶片金属污染或残留的清洗方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN110993486A (zh) * 2019-12-31 2020-04-10 中国电子科技集团公司第四十七研究所 提高栅氧化层质量的制备工艺
CN109461646B (zh) * 2018-10-31 2020-11-17 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN113035691A (zh) * 2021-02-28 2021-06-25 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
CN113223940A (zh) * 2021-04-28 2021-08-06 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN113421820A (zh) * 2021-06-22 2021-09-21 捷捷半导体有限公司 一种氧化退火方法
CN115295407A (zh) * 2022-09-29 2022-11-04 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
CN101540279A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 低界面态密度的SiC MOS电容制作方法
US20120315770A1 (en) * 2011-06-10 2012-12-13 Kyushu University, National University Corp. Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
CN101540279A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 低界面态密度的SiC MOS电容制作方法
US20120315770A1 (en) * 2011-06-10 2012-12-13 Kyushu University, National University Corp. Method of manufacturing semiconductor device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340487A (zh) * 2016-10-21 2017-01-18 北京鼎泰芯源科技发展有限公司 用于晶圆退火的载片盘、退火装置及晶圆退火方法
CN106340448A (zh) * 2016-11-28 2017-01-18 清华大学 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
CN106340448B (zh) * 2016-11-28 2019-03-01 清华大学 SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
CN106910674A (zh) * 2017-03-02 2017-06-30 东莞市天域半导体科技有限公司 一种去除SiC外延晶片金属污染或残留的清洗方法
CN106910674B (zh) * 2017-03-02 2019-05-24 东莞市天域半导体科技有限公司 一种去除SiC外延晶片金属污染或残留的清洗方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109003895B (zh) * 2018-07-19 2021-06-08 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109461646B (zh) * 2018-10-31 2020-11-17 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN110993486A (zh) * 2019-12-31 2020-04-10 中国电子科技集团公司第四十七研究所 提高栅氧化层质量的制备工艺
CN110993486B (zh) * 2019-12-31 2023-07-18 中国电子科技集团公司第四十七研究所 提高栅氧化层质量的制备工艺
CN113035691A (zh) * 2021-02-28 2021-06-25 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
CN113035691B (zh) * 2021-02-28 2024-06-04 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
CN113223940A (zh) * 2021-04-28 2021-08-06 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN113223940B (zh) * 2021-04-28 2024-06-04 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN113421820A (zh) * 2021-06-22 2021-09-21 捷捷半导体有限公司 一种氧化退火方法
CN115295407A (zh) * 2022-09-29 2022-11-04 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Similar Documents

Publication Publication Date Title
CN104637801A (zh) 一种制备SiC MOSFET栅氧化层的方法
CN104658903A (zh) 一种制备SiC MOSFET栅氧化层的方法
Carter et al. Passivation and interface state density of SiO2/HfO2-based/polycrystalline-Si gate stacks
JP2006210818A (ja) 半導体素子およびその製造方法
CN108257859B (zh) 一种栅氧化层的制备方法及mosfet功率器件
JP5800107B2 (ja) 炭化珪素半導体装置
CN102306625B (zh) 一种锗基mos器件衬底的表面钝化方法
CN108257858B (zh) 一种高k栅介质层的制备方法及碳化硅MOS功率器件
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
CN102931068A (zh) 一种锗基mosfet栅介质的制备方法
CN105244326A (zh) 一种功率器件的钝化层结构及其制造方法
CN108257855B (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
JP2001035838A (ja) 炭化珪素半導体素子の製造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
CN107785258A (zh) 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法
JP2010080787A (ja) 半導体装置の製造方法
CN107527803A (zh) SiC器件栅介质层及SiC器件结构的制备方法
CN106129106A (zh) 金属氧化物半导体场效应晶体管及其制作方法
JP4575745B2 (ja) GaN系半導体層に上部層が積層されている半導体装置の製造方法
CN113113288A (zh) 一种新型的含氯元素的碳化硅氧化工艺
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN102054696A (zh) 形成源漏极的方法
CN111640794A (zh) 一种高介电常数栅介质材料及其制备方法
CN105206523A (zh) 用于制备高k介质层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520

RJ01 Rejection of invention patent application after publication