CN101540279A - 低界面态密度的SiC MOS电容制作方法 - Google Patents
低界面态密度的SiC MOS电容制作方法 Download PDFInfo
- Publication number
- CN101540279A CN101540279A CN200910022011A CN200910022011A CN101540279A CN 101540279 A CN101540279 A CN 101540279A CN 200910022011 A CN200910022011 A CN 200910022011A CN 200910022011 A CN200910022011 A CN 200910022011A CN 101540279 A CN101540279 A CN 101540279A
- Authority
- CN
- China
- Prior art keywords
- annealing
- sic
- compression ring
- ring border
- wet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种低界面态密度的SiC MOS电容制作方法，主要解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是：对N－SiC外延材料进行清洗处理；离子注入N+离子到外延层中后，干氧氧化一层SiO2；对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；采用化学气相淀积在冷处理后的样片上再淀积一层SiO2，并在Ar气环境中退火；通过光刻版真空溅射Al作电极，并在Ar气环境中退火，完成电容器件制作。本发明具有精确控制N+剂量，SiC/SiO2界面陷阱密度低，工艺简单的优点，可用于提高N型SiC MOS器件SiC/SiO2界面特性。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件的制作，具体的说是有关SiC MOS电容的制作方法。
背景技术
SiC材料是宽禁带半导体中唯一一种可以通过自然氧化生成SiO2的第三代半导体材料。这种第三代半导体SiC比前两代半导体具有禁带宽度宽、击穿电压高、热导率高的优势，这些优点可以使其在高温下工作更稳定，并可以胜任大功率的应用。因此，对于SiC器件和工艺的研究成为半导体器件研究领域里的热点。氧化层的质量和其界面特性是影响SiC器件电学性能的重要因素。SiC器件通常工作在高压、高功率条件下，这要求氧化层质量比较好、导通电阻比较小、有效迁移率比较高。而这些难题还一直在阻碍着SiC材料和器件的发展。目前，如何通过工艺改进来降低SiC/SiO2的界面态密度一直是比较活跃的课题。
按照通常工艺步骤所制造出来的器件，其SiC/SiO2界面态密度高达1014cm-2eV-2量级，这种高密度的界面态将导致器件性能的严重恶化，甚至使基于SiC器件的性能还达不到基于Si器件的性能。为解决这一问题，P.T.Lai等人于2002年在IEEE electron device letters发表文章，他们采用的工艺是对SiC/SiO2界面进行氮化处理，即采用NO、N2O作为氧化气体进行氧化层的生长。采用这种工艺虽然在一定程度上改善了器件的界面特性，但是仍有以下缺点：
(1)无法精确的控制NO、N2O的气体剂量，且容易造成含氮气体的浪费；
(2)MOS电容的界面态密度仍然较高；
(3)工艺繁琐，不易实现。
发明内容
本发明的目的在于克服上述已有技术的缺点，提供一种低界面态密度的SiC MOS电容制作方法，以精确的控制N+的剂量，减小工艺的复杂度，降低MOS电容界面态密度。
为实现上述目的，本发明的实现步骤包括：
(1)将N-SiC外延材料进行清洗处理；
(2)在清洗处理后的外延层中，先离子注入能量为1.7～3.5kev，剂量为1.5×1012～2.5×1012cm-2的N+离子；再干氧氧化一层厚度为15nm～30nm的SiO2；
(3)对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；
(4)采用化学气相淀积在冷处理后的样片上，先淀积一层30nm～90nm厚的SiO2，再在温度为1000±5℃的Ar气环境中退火20min；
(5)在退火后的SiO2层上，通过光刻版真空溅射Al制作电极；
(6)将做好电极的样品置于温度为400±5℃的Ar气环境中退火30min，完成器件制作。
本发明由于在氧化前引入N+离子，在经过退火后，N元素电离并将在SiC/SiO2界面附近积聚，在界面和近界面处的N离子与未成键的Si原子形成N≡Si键、N≡O键，减少了悬挂键，缓和了界面应力，降低了近界面陷阱密度，改善了界面特性；同时由于采用离子注入的方式注入N+离子，实现了工艺上N+的精确可控，并实现了定量研究注入N+离子与界面陷阱密度的可能，且保证与现有工艺很好的兼容；此外由于采用干氧和淀积的方式生长氧化层，提高了氧化层生长的速度，并经过后序的湿氧氧化后退火，使得生长的氧化层质量更好。
测试表明，用本发明方法制作的MOS电容器，其界面陷阱密度为1011eV-1cm-2的量级，比现有的降低了1个数量级。
附图说明
图1是本发明的流程图。
具体实施方式
参照图1，本发明给出以下制作SiC MOS电容的三种实施例。
实施例1，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
用去离子水超声清洗N-SiC外延材料后，用浓硫酸清洗，加热至冒烟，煮10min后，浸泡30min分钟；接着用去离子水冲洗表面数遍；接着用H2O、H2O2和氨水比例为5∶1∶1的1号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍；再用H2O、H2O2和HCl比例为6∶1∶1的2号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍，最后通过红外灯烘干。
步骤2，离子注入及干氧氧化SiO2薄层。
2.1在清洗处理后的外延层上进行离子注入，该离子注入的能量为1.7kev，剂量为1.5×1012cm-2；
2.2将离子注入后的样片置入温度为1050±5℃的氧化炉中，采用干氧方式，氧化一层厚度为15nm的SiO2薄层。
步骤3，退火及冷处理。
将干氧后的样片置于温度为1100±10℃的Ar气环境中，进行退火30min；接着将退火后的样片置于温度为950±5℃的湿氧环境中进行湿氧氧化退火1h；最后将湿氧氧化退火后的样片置于Ar气环境中以4℃/min的速率冷却。
步骤4，淀积SiO2层及退火。
4.1采用LPCVD方法在冷处理后的样片上淀积一层厚度为30nm的SiO2；
4.2将淀积后的样片置于温度为1000±5℃的Ar气环境的退火炉中，退火20min。
步骤5，溅射Al电极。
在退火后的样片上采用横向结构方法，通过溅射制作电极，其中大电极的直径为900um，小电极的直径为200um，两电极的距离为1mm。
步骤6，退火。
将溅射电极后的样片置于温度为400±5℃的Ar气环境退火炉中，进行退火30min，完成低界面态密度的SiC MOS电容的制作。
实施例2，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
去离子水超声清洗N-SiC外延材料，用浓硫酸清洗，加热至冒烟，煮10min后，浸泡30min分钟；再用去离子水冲洗表面数遍；接着用H2O、H2O2和氨水比例为5∶1∶1的1号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍；再用H2O、H2O2和HCl比例为6∶1∶1的2号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍，最后通过红外灯烘干。
步骤2，离子注入及干氧氧化SiO2薄层。
2.1在清洗处理后的外延层上进行离子注入，该离子注入的能量为2.5kev，剂量为2.0×1012cm-2；
2.2将离子注入后的样片在温度为1050±5℃的氧化炉中，采用干氧方式，氧化一层厚度为20nm的SiO2薄层。
步骤3，退火及冷处理。
将干氧后的样片置于温度为1100±10℃的Ar气环境中，进行退火30min；接着将退火后的样片置于温度为950±5℃的湿氧环境中进行湿氧氧化退火1h；最后将湿氧氧化退火后的样片置于Ar气环境中以4℃/min的速率冷却。
步骤4，淀积SiO2层及退火。
4.1采用LPCVD在冷处理后的样片上淀积一层厚度为60nm的SiO2；
4.2将淀积后的样片置于温度为1000±5℃的Ar气环境退火炉中退火20min。
步骤5，溅射Al电极。
在退火后的样片上采用横向结构方法，通过溅射制作电极，其中大电极的直径为900um，小电极的直径为200um，两电极的距离为1mm。
步骤6，退火。
将溅射电极后的样片置于温度为400±5℃的Ar气环境退火炉中，进行退火30min，完成低界面态密度的SiC MOS电容的制作。
实施例3，包括如下步骤：
步骤1，清洗处理N-SiC外延材料。
去离子水超声清洗N-SiC外延材料后，用浓硫酸清洗，加热至冒烟，煮10min后，浸泡30min分钟；用去离子水冲洗表面数遍；接着用H2O、H2O2和氨水比例为5∶1∶1的1号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍；再用H2O、H2O2和HCl比例为6∶1∶1的2号清洗液80℃水浴浸泡5min，并用氟化氢溶液清洗后，去离子水冲洗表面数遍，最后采用红外灯烘干。
步骤2，离子注入及干氧氧化SiO2薄层。
2.1在清洗处理后的外延层上进行离子注入，该离子注入的能量为3.5kev，剂量为2.5×1012cm-2；
2.2将离子注入后的样片在温度为1050±5℃的氧化炉中，采用干氧方式，氧化一层厚度为30nm的SiO2薄层。
步骤3，退火及冷处理。
将干氧后的样片置于温度为1100±10℃的Ar气环境中，进行退火30min；接着将退火后的样片置于温度为950±5℃的湿氧环境中进行湿氧氧化退火2h；最后将湿氧氧化退火后的样片置于Ar气环境中以4℃/min的速率冷却。
步骤4，淀积SiO2层及退火。
4.1采用LPCVD在冷处理后的样片上淀积一层厚度为90nm的SiO2；
4.2将淀积后的样片置于温度为1000±5℃的Ar气环境的退火炉中退火20min。
步骤5，溅射Al电极。
在退火后的样片上采用横向结构方法，通过溅射制作电极，其中大电极的直径为900um，小电极的直径为200um，两电极的距离为1mm。
步骤6，退火。
将溅射电极后的样片置于温度为400±5℃的Ar气环境退火炉中，进行退火30min，完成低界面态密度的SiC MOS电容的制作。
Claims (4)
1.一种低界面态密度的SiC MOS电容制作方法，包括如下步骤：
(1)将N-SiC外延材料进行清洗处理；
(2)在清洗处理后的外延层中，先离子注入能量为1.7～3.5kev，剂量为1.5×1012～2.5×1012cm-2的N+离子；再干氧氧化一层厚度为15nm～30nm的SiO2；
(3)对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；
(4)采用化学气相淀积在冷处理后的样片上，先淀积一层30nm～90nm厚的SiO2，再在温度为1000±5℃的Ar气环境中退火20min；
(5)在退火后的SiO2层上，通过光刻版真空溅射Al制作电极；
(6)将做好电极的样品置于温度为400±5℃的Ar气环境中退火30min，完成电容器件制作。
2.根据权利要求1所述的SiC MOS电容制作方法，其中步骤(3)所述的在Ar气环境中退火，其工艺条件是：退火温度为1100±10℃，退火时间为30min。
3.根据权利要求1所述的SiC MOS电容制作方法，其中步骤(3)所述的在湿氧环境中湿氧氧化退火，其工艺条件是：退火温度为950±5℃，退火时间为3h。
4.根据权利要求1所述的SiC MOS电容制作方法，其中步骤(3)所述的在Ar气环境中的冷处理，是按照4℃/min的速率冷却。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100220119A CN101540279B (zh) | 2009-04-14 | 2009-04-14 | 低界面态密度的SiC MOS电容制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100220119A CN101540279B (zh) | 2009-04-14 | 2009-04-14 | 低界面态密度的SiC MOS电容制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101540279A true CN101540279A (zh) | 2009-09-23 |
| CN101540279B CN101540279B (zh) | 2010-10-13 |
Family
ID=41123394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100220119A Expired - Fee Related CN101540279B (zh) | 2009-04-14 | 2009-04-14 | 低界面态密度的SiC MOS电容制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101540279B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
| CN102593004A (zh) * | 2012-03-07 | 2012-07-18 | 中国科学院半导体研究所 | 在碳化硅半导体薄膜双注入区形成短沟道的方法 |
| CN102842489A (zh) * | 2012-09-10 | 2012-12-26 | 西安电子科技大学 | 低偏移平带电压SiC MOS电容制备方法 |
| CN104637801A (zh) * | 2015-01-30 | 2015-05-20 | 株洲南车时代电气股份有限公司 | 一种制备SiC MOSFET栅氧化层的方法 |
| CN108321080A (zh) * | 2017-12-21 | 2018-07-24 | 秦皇岛京河科学技术研究院有限公司 | 高可靠性的SiC MOSFET器件的制备方法及其结构 |
| CN110783174A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅极氧化层的方法 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN115763233A (zh) * | 2022-11-08 | 2023-03-07 | 江苏昕感科技有限责任公司 | 一种SiC MOSFET的制备方法 |
-
2009
- 2009-04-14 CN CN2009100220119A patent/CN101540279B/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
| CN102593004A (zh) * | 2012-03-07 | 2012-07-18 | 中国科学院半导体研究所 | 在碳化硅半导体薄膜双注入区形成短沟道的方法 |
| CN102842489A (zh) * | 2012-09-10 | 2012-12-26 | 西安电子科技大学 | 低偏移平带电压SiC MOS电容制备方法 |
| CN104637801A (zh) * | 2015-01-30 | 2015-05-20 | 株洲南车时代电气股份有限公司 | 一种制备SiC MOSFET栅氧化层的方法 |
| CN108321080A (zh) * | 2017-12-21 | 2018-07-24 | 秦皇岛京河科学技术研究院有限公司 | 高可靠性的SiC MOSFET器件的制备方法及其结构 |
| CN110783174A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅极氧化层的方法 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN115763233A (zh) * | 2022-11-08 | 2023-03-07 | 江苏昕感科技有限责任公司 | 一种SiC MOSFET的制备方法 |
| CN115763233B (zh) * | 2022-11-08 | 2024-01-23 | 江苏昕感科技有限责任公司 | 一种SiC MOSFET的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101540279B (zh) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540279B (zh) | 低界面态密度的SiC MOS电容制作方法 | |
| CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
| CN102244108A (zh) | 复合介质层的SiCMOS电容及其制作方法 | |
| CN103730359A (zh) | 复合栅介质SiC MISFET器件的制作方法 | |
| CN105702712A (zh) | 一种提高碳化硅半导体欧姆接触特性的方法 | |
| CN106981512B (zh) | 金刚石基常关型场效应晶体管及其制备方法 | |
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| CN102142369A (zh) | 一种改善SiC器件性能的方法 | |
| CN106847881A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN104037239A (zh) | SiC MOS电容及制造方法 | |
| CN106898644B (zh) | 高击穿电压场效应晶体管及其制作方法 | |
| CN101728257B (zh) | 一种栅介质/金属栅集成结构的制备方法 | |
| CN101552192B (zh) | 一种制作SiC MOS电容的方法 | |
| US8217398B2 (en) | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby | |
| CN107248531A (zh) | 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 | |
| CN103451611B (zh) | 适用于栅介质层的低漏电流HfO2薄膜的制备方法 | |
| CN103367409B (zh) | 基于锗衬底的La基高介电常数栅介质材料的制备方法 | |
| CN102381718B (zh) | 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法 | |
| CN101540280A (zh) | 低偏移平带电压SiC MOS电容制作方法 | |
| CN103199013B (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| CN102427027A (zh) | 一种改善半导体自动对准镍硅化物热稳定性的工艺方法 | |
| CN104966673A (zh) | 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法 | |
| TW407309B (en) | MOSFET manufacturing process | |
| CN101661885A (zh) | 已减薄或划片的氮化镓基场效应管的退火处理方法 | |
| CN102222637A (zh) | 一种绝缘体上锗衬底的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101013 Termination date: 20170414 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |