CN115763233B - 一种SiC MOSFET的制备方法 - Google Patents
一种SiC MOSFET的制备方法 Download PDFInfo
- Publication number
- CN115763233B CN115763233B CN202211391968.2A CN202211391968A CN115763233B CN 115763233 B CN115763233 B CN 115763233B CN 202211391968 A CN202211391968 A CN 202211391968A CN 115763233 B CN115763233 B CN 115763233B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- gate oxide
- sic
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 45
- 239000007924 injection Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 196
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 4
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 13
- 230000002829 reductive effect Effects 0.000 abstract description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 37
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种SiC MOSFET的制备方法，属于MOSFET技术领域，该方法包括：提供一n+型SiC衬底，在其上生长n‑型SiC外延层；在n‑型SiC外延层上依次形成P‑body区和N+型源极区，进行高温退火；根据需要生长的栅氧化层的厚度进行第一次N元素注入；进行多次N元素注入；在n‑型SiC外延层上生长栅氧化层；在栅氧化层上依次形成多晶硅栅区、SiO2层；形成源极电极和漏极电极。本申请提供的方法可根据需要调整、控制N元素在栅氧化层中的分布，增加栅氧化层‑SiC界面处的N元素的浓度，降低栅氧化层表面N的浓度，实现降低栅氧化层‑SiC界面处的界面态密度、改善SiC MOSFET中的电子在沟道表面迁移率的同时，提高了SiC MOSFET的可靠性。
Description
技术领域
本发明涉及MOSFET技术领域，尤其涉及一种SiC MOSFET的制备方法。
背景技术
由于宽禁带半导体制造的功率器件与Si基的半导体功率器件相比，通常可以工作在更高的电压和功率、更高的频率上，提高的能源转换的效率，减小了体积。而SiC是唯一的一款与Si一样，能够通过热氧化方法，生长优质的SiO2介质的宽禁带半导体材料，为制造MOSFET器件提供了基础。而SiC的禁带宽度宽，最突出的是其临界击穿电场强度高，大约是Si的10倍。在实现相同的反向耐压的情况下，可以用更薄的，掺杂浓度更高外延材料，就有效的降低了为实现耐高压必须存在的漂移区电阻。这对高压大功率的应用，极具吸引力。
SiC材料经过热氧化生长栅介质，O元素扩散到SiO2-SiC的界面与Si或C反映。扩散总是从高浓度向低浓度方向扩散，可以想象在SiC通过热氧化以后生长SiO2，靠近界面处的O并没有达到SiO2的原子比要求，在界面处一定有大量的Si-悬挂键存在，其次，SiC在氧化过程中，C与O反映，也将消耗一定的O元素，并且生成CO、CO2向SiO2的外部扩散，最终脱离SiO2，在界面处的CO、CO2的浓度也将高于表面的浓度，并且有一些C元素，还没有来得及与O反应，在界面形成团族集聚，导致了界面态密度太高。
目前主流用4H-SiC制造MOSFET，其性能与SiO2/4H-SiC系统的特性密切相关，界面态的能级出现在SiO2/4H-SiC的界面的导带或价带的边缘，而SNOITs-近界面氧化层陷阱慢界面态出现在栅介质的内部。通过测量表明，SiO2/4H-SiC界面态密度比SiO2/Si的界面态密度高两个数量级以上。这些界面态的存在，使得表面载流子迁移率很低，一般在5cm2/V·sec左右，甚至更低；而硅基的MOSFET沟道载流子表面迁移率很轻松达到400cm2/V·sec以上。这就使得SiC MOSFET的沟道电阻大幅度上升，相对于漂移区电阻的大幅度下降，沟道电阻所占导通电阻的比例就大幅度上升，因此降低SiC MOSFET的沟道电阻，成为SiC MOSFET性能改善的关键。现有的技术主要是在SiC氧化过程中，或氧化以后，采用NO或N2O气氛下，进行高温退火，N元素与热氧化生长SiO2的过程中O元素一样，是从气氛中向SiO2-SiC界面扩散，实现SiO2的氮化处理的。很显然，无论是N，还是氧化过程中的O，在SiO2介质层分布并不是均匀。一般认为，N元素的存在，将形成Si-N键和复杂的Si-N-C组合键，有效的降低了界面态。而界面态主要集中在SiO2-SiC的界面，POA的方法，N元素在SiO2中的分布通常是表面的浓度高，而SiO2-SiC界面处浓度低。N的分布与界面态密度并不匹配。
SiC MOSFET的另外一个问题，栅氧化层的可靠性不是很高，其原因大致可以分为内在的原因和外在的原因，内在的原因是由于SiC的禁带宽度宽，导致了SiO2与SiC之间的势垒高度降低，以及SiCMOSFET的高压工作，正常工作过程中，反偏时的SiC中的电场强度很高，也将导致SiO2中的电场很高。一般的SiC MOSFET中氧化层的电场要比Si基SiO2介质电场强度高，这就导致了SiC MOSFET的栅氧化层，容易发生蜕化，容易表现出可靠性不是很稳定。包括栅介质长时间应用漏电增加，甚至出现击穿，以及开启电压随时间的不稳定性等。事实上，外部的原因可以归结为SiO2结构的缺陷。其中V族元素在SiO2中也是一种缺陷，含量太高，也是导致栅氧化层不稳定的原因。
发明内容
本发明意在提供一种SiC MOSFET的制备方法，以解决现有技术中存在的不足，本发明要解决的技术问题通过以下技术方案来实现。
本发明提供的SiC MOSFET的制备方法包括：
提供一n+型SiC衬底，在其上生长一n-型SiC外延层；
在所述n-型SiC外延层上依次形成位于所述n-型SiC外延层两侧的P-body区和位于所述P-body区的N+型源极区，并进行高温退火；
根据需要生长的栅氧化层的厚度，在所述n-型SiC外延层上进行多次N元素注入；
在所述n-型SiC外延层上生长栅氧化层；
在所述栅氧化层上依次形成多晶硅栅区和包围多晶硅栅区的SiO2层；
在所述P-body区和所述N+型源极区表面形成源极欧姆接触金属层，在源极欧姆接触金属层和SiO2层表面形成源极电极；
在所述n+型SiC衬底下形成漏极欧姆接触金属层，在所述漏极欧姆接触金属层下制备漏极电极。
在上述的方案中，根据需要生长的栅氧化层的厚度，在所述n-型SiC外延层上进行多次N元素注入包括：
计算出n-型SiC外延层的消耗量，确定第一次注入至n-型SiC外延层的N元素深度、N元素能量、N元素剂量和N元素注入角度，对N元素进行第一次注入；
测量当前SiC MOSFET中的电子在沟道表面的迁移率，与采用POA氮化处理氧化层的结果相比较，选择SiC MOSFET中的电子在沟道表面的迁移率达到预期时的注入条件进行多次注入。
在上述的方案中，选择SiC MOSFET中的电子在沟道表面的迁移率达到预期时的注入条件进行多次注入包括：
在不同的深度、不同的能量、不同的剂量以及不同的注入角度下进行多次N元素注入，并对每次N元素注入后SiC MOSFET中的电子在沟道表面的迁移率进行测量。
在上述的方案中，N元素总的注入剂量为小于5×1014cm-2。
在上述的方案中，所述栅氧化层的厚度为400～1200。
在上述的方案中，采用高温氧化的方法生长所述栅氧化层。
在上述的方案中，高温氧化的温度为1050℃～1400℃。
在上述的方案中，在所述n-型SiC外延层上依次形成位于所述n-型SiC外延层两侧的P-body区和位于所述P-body区的N+型源极区，并进行高温退火包括：
在所述n-型SiC外延层上淀积第一掩膜层；
在所述第一掩膜层上涂覆光刻胶，以光刻胶定义P型离子注入窗口；
经由所述P型离子注入窗口注入Al元素，形成位于n-型4H-SiC外延层两侧靠近所述第一掩膜层一侧的的P-body区；
去除所述第一掩膜层，在所述n-型SiC外延层上淀积第二掩膜层；
在所述第二掩膜层上涂覆光刻胶，以光刻胶定义N型离子注入窗口；
经由所述N型离子注入窗口注入N元素，形成位于所述P-body区靠近所述第二掩膜层一侧的N+型源极区；
去除所述第二掩膜层；
在所述n-型SiC外延层上形成保护层，高温退火完成后去除所述保护层。
在上述的方案中，在所述栅氧化层上依次形成多晶硅栅区和包围多晶硅栅区的SiO2层包括：
在所述栅氧化层上淀积多晶硅，对淀积的多晶硅通过注入离子进行掺杂，并对掺杂后的多晶硅进行光刻形成多晶硅栅区；
在所述栅氧化层上淀积包围多晶硅栅区的SiO2层。
在上述的方案中，在所述P-body区和所述N+型源极区表面形成源极欧姆接触金属层，在源极欧姆接触金属层和SiO2层表面形成源极电极包括：
利用光刻工艺刻蚀所述栅氧化层和所述SiO2层，在所述P-body区和所述N+型源极区表面形成欧姆接触孔，在欧姆接触孔表面溅射Ni或TiAl形成源极欧姆接触金属层，在源极欧姆接触金属层和SiO2层表面溅射一层Al形成源极电极。
本发明实施例包括以下优点：
本发明实施例提供的SiC MOSFET的制备方法，根据需要，通过改变N元素注入的深度、能量、剂量、角度等不同的条件和多次注入进行调整N元素在栅氧化层中的分布，实现N元素的分布与栅氧化层中界面态的分布相匹配。通过在氧化前，采用不同的离子注入条件注入N，控制氧化后N元素在栅氧化层中的分布，必要时氧化后再次进行注入，在栅氧化层-SiC界面处的增加N元素的浓度，而在栅氧化层的表面，降低N的浓度，实现降低栅氧化层-SiC界面处的界面态密度、改善SiC MOSFET中的电子在沟道表面迁移率的同时，SiO2中较低的含N总量，改善SiC MOSFET的可靠性。另外，本发明，N元素的注入，与SiC MOSFET制造工艺过程完全兼容。
附图说明
图1是SiO2/4H-SiC界面系统的界面态和近界面态位置示意图。
图2是本发明中SiC MOSFET的制备方法的步骤流程图。
图3是本发明中提供衬底及生长外延层的工艺示意图。
图4是本发明中形成P-body区的工艺示意图。
图5是本发明中形成N+型源极区的工艺示意图。
图6是本发明中高温退火的工艺示意图。
图7是本发明中去除保护层的工艺示意图。
图8是本发明中生长栅氧化层的工艺示意图。
图9是本发明获取的栅氧化层中N元素的分布示意图。
图10是本发明中形成多晶硅栅区和包围多晶硅栅区的SiO2层的工艺示意图。
图11是本发明中形成源极电极和漏极电极的工艺示意图。
附图标记：n+型SiC衬底1，n-型SiC外延层2，第一掩膜层3，P-body区4，第二掩膜层5，N+型源极区，保护层7，栅氧化层8，多晶硅栅区9，SiO2层10，源极欧姆接触金属层11，源极电极12，漏极欧姆接触金属层13，漏极电极14。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图2所示，本发明提供的SiC MOSFET的制备方法包括：
步骤S1：提供一n+型SiC衬底1，在其上生长一n-型SiC外延层2。
如图3所示，提供一n+型4H-SiC衬底1，对n+型4H-SiC衬底采用RCA清洗标准进行清洗，然后在n+型4H-SiC衬底1表面外延生长n-型4H-SiC外延层。
步骤S2：在所述n-型SiC外延层2上依次形成位于所述n-型SiC外延层2局两侧的P-body区4和位于所述P-body区4的N+型源极区6，并进行高温退火。
如图4所示，采用CVD方法在n-型4H-SiC外延层2上淀积第一掩膜层3，第一掩膜层3为SiO2层,在第一掩膜层3上涂覆光刻胶定义P型离子注入窗口，经由所述P型离子注入窗口高温注入Al元素，形成位于n-型4H-SiC外延层2局部区域靠近所述第一掩膜层3一侧的P-body区4。
在本实施例中，为了提高注入杂质在4H-SiC外延层2中的激活率，减小注入带来的4H-SiC外延层2晶格损伤，一般都在500℃及以上注入，因此注入的掩膜层一般都采用淀积的SiO2，光刻胶定义P型离子注入窗口，是指用光刻胶经过曝光、显影以后，采用干法刻蚀掩膜层，再去胶，然后进行注入，掩膜层被刻蚀掉的地方，离子将注入4H-SiC外延层2体中，掩膜层保留的地方遮挡了注入的离子。
如图5所示，去除所述第一掩膜层3，采用CVD方法在所述n-型4H-SiC外延层2上淀积第二掩膜层5，在所述第二掩膜层5上涂覆光刻胶，以光刻胶定义N型离子注入窗口，其中，第二掩膜层5为SiO2层；经由所述N型离子注入窗口注入N元素，形成位于所述P-body区4靠近所述第二掩膜层5一侧的N+型源极区6。
在本实施例中，N元素可用其他的V族元素代替，比如P、As等。
如图6所示，去除所述第二掩膜层5，在所述n-型4H-SiC外延层2上形成保护层7，进行高温退火，其中，采用溅射的方法在在所述n-型4H-SiC外延层2上形成保护层7，保护层7为C膜，高温退火的温度为介于1700℃～2100℃，此外，本实施例中，保护层7可以采用溅射的方式形成，还可采用光刻胶高温碳化的方法在所述n-型4H-SiC外延层2上形成保护层7，防止高温退火导致的SiC表面的Si的升华挥发。
如图7所示，高温退火完成后去除所述保护层7，激活载流子，修复SiC晶格。
步骤S3：根据需要生长的栅氧化层的厚度，以及实际的界面态的分布情况，预期N元素将在栅氧化层中的分布目标，在所述n-型SiC外延层2上进行多次N元素注入。
在本实施例中，根据需要生长的栅氧化层的厚度，计算出n-型SiC外延层2的消耗量，确定第一次注入至n-型SiC外延层2的N元素深度、N元素能量、N元素剂量和N元素注入角度，对N元素进行第一次注入。
在本实施例中，生长100的栅氧化层，约消耗46的SiC，即生长一个单位厚度的SiO2栅氧化层，要消耗大约0.46个单位的SiC，从而，注入的N元素能量，应使得注入N元素剂量峰值在消耗的SiC剂量以内，保证SiC氧化以后，这些N元素能够进入SiO2，并且分布在SiO2-SiC的界面处，可以根据热生长所需要的栅氧化层厚度，计算出n-型SiC外延层2的消耗量，从而根据n-型SiC外延层2的消耗量获取第一次注入至n-型SiC外延层2的N元素深度、N元素能量、N元素剂量和N元素注入角度。
在本实施例中，测量当前SiC MOSFET中的电子在沟道表面的迁移率，与采用POA氮化处理氧化层的结果相比较，选择SiC MOSFET中的电子在沟道表面的迁移率达到预期时的注入条件进行多次注入。
在本实施例中，采用霍尔效应测量SiC MOSFET中的电子在沟道表面的迁移率；在不同的深度、不同的能量、不同的剂量以及不同的注入角度下进行多次N元素注入，并对每次N元素注入后SiC MOSFET中的电子在沟道表面的迁移率进行测量；其中，N元素总的注入剂量小于5×1014cm-2，N元素的剂量，取决于SiC氧化的工艺过程所产生的界面态密度，测量没有采用N元素注入时，采用的氧化工艺所产生的界面态密度，作为N元素注入剂量的参考，并通过DOE进行验证。
步骤S4：在所述n-型SiC外延层2上生长栅氧化层8。
在本实施例中，在经过步骤S4，生长栅氧化层8以后，使得N元素在栅氧化层8中的分布，与栅氧化工艺造成的界面态的分布相匹配。
如图8所示，采用高温氧化的方法在所述n-型SiC外延层2上生长栅氧化层8，其中，栅氧化层8为Si02层，高温氧化的温度为1050℃～1400℃，调整氧化的时间和气氛，获得的栅氧化层的厚度为400～1200。
如图9所示，通过进行步骤S3-步骤S5，N元素在4H-SiC一般不会扩散，经过氧化以后，N元素将进入Si02层,并且在高温氧化过程中会在Si02中进行在分布，在Si02层的表面，降低N的浓度，在实现降低栅氧化层-SiC界面处的界面态密度、改善SiC MOSFET中的电子在沟道表面迁移率的同时，改善了SiC MOSFET的可靠性。
在本实施例中，在栅氧化层8生长以后，还可以进行N元素的注入，进一步的调整N元素在栅氧化层8中的分布，当然注入以后，需要进行一个高温退火，修复SiO2中因注入N元素带来的损伤。
步骤S5：在所述栅氧化层8上依次形成多晶硅栅区9和包围多晶硅栅区9的SiO2层10。
如图10所示，在所述栅氧化层8上淀积多晶硅，对淀积的多晶硅通过注入离子进行掺杂，并对掺杂后的多晶硅进行光刻形成多晶硅栅区9；在所述栅氧化层8上淀积包围多晶硅栅区9的SiO2层10。
步骤S6：所述P-body区(4)和所述N+型源极区(6)表面形成源极欧姆接触金属层(11)，在源极欧姆接触金属层(11)和SiO2层(10)表面形成源极电极(12)。
步骤S7：在所述n+型SiC衬底(1)下形成漏极欧姆接触金属层(13)，在所述漏极欧姆接触金属层(13)下制备漏极电极(14)。
如图11所示，利用光刻工艺刻蚀所述栅氧化层8和所述SiO2层10，在所述P-body区4和所述N+型源极区6表面形成欧姆接触孔，在欧姆接触孔表面溅射Ni或TiAl形成源极欧姆接触金属层11，在源极欧姆接触金属层11和SiO2层10表面溅射一层Al形成源极电极12；在所述n+型SiC衬底1下溅射Ni金属形成漏极欧姆接触金属层13；采用背面工艺在所述漏极欧姆接触金属层13下制备漏极电极14。
应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位，如旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
在上面详细的说明中，参考了附图，附图形成本文的一部分。在附图中，类似的符号典型地确定类似的部件，除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下，其他实施方案可以被使用，并且可以作其他改变。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种SiC MOSFET的制备方法，其特征在于，所述方法包括：
提供一n+型SiC衬底（1），在其上生长一n-型SiC外延层（2）；
在所述n-型SiC外延层（2）上依次形成位于所述n-型SiC外延层（2）两侧的P-body区（4）和位于所述P-body区（4）的N +型源极区（6），并进行高温退火；
根据需要生长的栅氧化层的厚度，在所述n-型SiC外延层（2）上进行多次N元素注入；
在所述n-型SiC外延层（2）上生长栅氧化层（8）；
在所述栅氧化层（8）上依次形成多晶硅栅区（9）和包围多晶硅栅区（9）的SiO2层（10）；
在所述P-body区（4）和所述N +型源极区（6）表面形成源极欧姆接触金属层（11），在源极欧姆接触金属层（11）和SiO2层（10）表面形成源极电极（12）；
在所述n+型SiC衬底（1）下形成漏极欧姆接触金属层（13），在所述漏极欧姆接触金属层（13）下制备漏极电极（14）；
其中，根据需要生长的栅氧化层的厚度，在所述n-型SiC外延层（2）上进行多次N元素注入包括：
计算出n-型SiC外延层（2）的消耗量，确定第一次注入至n-型SiC外延层（2）的N元素深度、N元素能量、N元素剂量和N元素注入角度，对N元素进行第一次注入，其中，确保注入N元素剂量峰值在消耗的n-型SiC外延层剂量以内，在n-型SiC外延层被氧化为栅氧化层以后，注入的N元素能够进入到生长的栅氧化层，并且分布在栅氧化层-n-型SiC外延层的界面处，获取注入的N元素能量；
测量当前SiC MOSFET中的电子在沟道表面的迁移率，与采用POA氮化处理氧化层的结果相比较，选择SiC MOSFET中的电子在沟道表面的迁移率达到预期时的注入条件进行多次注入，其中，测量没有采用N元素注入时，采用的氧化工艺所产生的界面态密度，根据获取的界面态密度得到多次注入过程中N元素的注入剂量。
2.根据权利要求1所述的SiC MOSFET的制备方法，其特征在于，选择SiC MOSFET中的电子在沟道表面的迁移率达到预期时的注入条件进行多次注入包括：
在不同的深度、不同的能量、不同的剂量以及不同的注入角度下进行多次N元素注入，并对每次N元素注入后SiC MOSFET中的电子在沟道表面的迁移率进行测量。
3.根据权利要求2所述的SiC MOSFET的制备方法，其特征在于，N元素总的注入剂量为小于5×1014cm-2。
4.根据权利要求1所述的SiC MOSFET的制备方法，其特征在于，采用高温氧化的方法生长所述栅氧化层（8）。
5.根据权利要求4所述的SiC MOSFET的制备方法，其特征在于，高温氧化的温度为1050℃～1400℃。
6.根据权利要求1所述的SiC MOSFET的制备方法，其特征在于，在所述n-型SiC外延层（2）上依次形成位于所述n-型SiC外延层（2）两侧的P-body区（4）和位于所述P-body区（4）的N +型源极区（6），并进行高温退火包括：
在所述n-型SiC外延层上淀积第一掩膜层；
在所述第一掩膜层上涂覆光刻胶，以光刻胶定义P型离子注入窗口；
经由所述P型离子注入窗口注入Al元素，形成位于n-型4H-SiC外延层两侧靠近所述第一掩膜层一侧的P-body区；
去除所述第一掩膜层，在所述n-型SiC外延层上淀积第二掩膜层；
在所述第二掩膜层上涂覆光刻胶，以光刻胶定义N型离子注入窗口；
经由所述N型离子注入窗口注入N元素，形成位于所述P-body区靠近所述第二掩膜层一侧的N +型源极区；
去除所述第二掩膜层；
在所述n-型SiC外延层上形成保护层（7），高温退火完成后去除所述保护层（7）。
7.根据权利要求1所述的SiC MOSFET的制备方法，其特征在于，在所述栅氧化层（8）上依次形成多晶硅栅区（9）和包围多晶硅栅区（9）的SiO2层（10）包括：
在所述栅氧化层（8）上淀积多晶硅，对淀积的多晶硅通过注入离子进行掺杂，并对掺杂后的多晶硅进行光刻形成多晶硅栅区（9）；
在所述栅氧化层（8）上淀积包围多晶硅栅区（9）的SiO2层（10）。
8.根据权利要求1所述的SiC MOSFET的制备方法，其特征在于，在所述P-body区（4）和所述N +型源极区（6）表面形成源极欧姆接触金属层（11），在源极欧姆接触金属层（11）和SiO2层（10）表面形成源极电极（12）包括：
利用光刻工艺刻蚀所述栅氧化层（8）和所述SiO2层（10），在所述P-body区（4）和所述N +型源极区（6）表面形成欧姆接触孔，在欧姆接触孔表面溅射Ni或TiAl形成源极欧姆接触金属层（11），在源极欧姆接触金属层（11）和SiO2层（10）表面溅射一层Al形成源极电极（12）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211391968.2A CN115763233B (zh) | 2022-11-08 | 2022-11-08 | 一种SiC MOSFET的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211391968.2A CN115763233B (zh) | 2022-11-08 | 2022-11-08 | 一种SiC MOSFET的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115763233A CN115763233A (zh) | 2023-03-07 |
| CN115763233B true CN115763233B (zh) | 2024-01-23 |
Family
ID=85368009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211391968.2A Active CN115763233B (zh) | 2022-11-08 | 2022-11-08 | 一种SiC MOSFET的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115763233B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117276061A (zh) * | 2023-11-15 | 2023-12-22 | 深圳天狼芯半导体有限公司 | 一种通过N离子注入钝化SiC MOS界面缺陷的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540279A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 低界面态密度的SiC MOS电容制作方法 |
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN107818915A (zh) * | 2015-09-28 | 2018-03-20 | 安徽工业大学 | 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法 |
| CN115148583A (zh) * | 2022-07-12 | 2022-10-04 | 绍兴澎芯半导体有限公司 | 一种新型SiC MOSFET器件栅氧化层的制作方法 |
-
2022
- 2022-11-08 CN CN202211391968.2A patent/CN115763233B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540279A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 低界面态密度的SiC MOS电容制作方法 |
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN107818915A (zh) * | 2015-09-28 | 2018-03-20 | 安徽工业大学 | 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法 |
| CN115148583A (zh) * | 2022-07-12 | 2022-10-04 | 绍兴澎芯半导体有限公司 | 一种新型SiC MOSFET器件栅氧化层的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| "A study on pre-oxidation nitrogen implantation for the improvement of channel mobility in 4H-SiC MOSFETs";Sarit Dhar et al;《IEEE transactions on electron devices》;第1195-1200页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115763233A (zh) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570585B2 (en) | Field effect transistor devices with buried well protection regions | |
| US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| US20120049902A1 (en) | Integrated electronic device and method for manufacturing thereof | |
| EP2740148B1 (en) | Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions | |
| TW200414541A (en) | Trench power MOSFET and method of making the same | |
| EP1965436A2 (en) | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof | |
| JP2012114104A (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| JPH08255919A (ja) | 電力用半導体装置 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN112038394A (zh) | 一种能够提高阈值电压稳定性的mosfet的制备方法 | |
| CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
| CN115631996B (zh) | 一种SiC MOSFET器件的制备方法 | |
| CN112133757B (zh) | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 | |
| CN116705616A (zh) | 一种氧化镓增强型器件及其制作方法 | |
| KR0133451B1 (ko) | 전계효과트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |