CN115939183A - 一种氧化镓基mosfet器件及其制备方法 - Google Patents

Abstract

本发明公开一种氧化剂基MOSFET器件及其制备方法，器件包括依次层叠设置的漏极、Ga₂O₃衬底、Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层、高掺杂Ga₂O₃层、源极；高掺杂n型Ga₂O₃外延层表面设置有向Ga₂O₃衬底方向凹陷底部抵至Ga₂O₃漂移层中的凹槽；凹槽的底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域注入有第二受主离子，还包括：层叠设置在凹槽内壁及高掺杂n型Ga₂O₃层上的绝缘栅介质层、栅极。本发明在凹槽底部注入第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，提升器件的耐压能力、击穿电压及可靠性。

Description

一种氧化镓基MOSFET器件及其制备方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种氧化镓基MOSFET器件及其制备方法。

背景技术

超宽禁带半导体氧化镓(Ga₂O₃)是近些年来兴起的一种新型大功率半导体材料。其中，β-Ga₂O₃是最稳定的单斜结构，具有～4.9eV的超宽禁带、8MV/cm的高临界击穿场、3444倍的Baliga优值图(BFOM)以及可通过熔融法进行大面积生长的优势，使β-Ga₂O₃成为新一代电源和射频电子领域的重要成员，目前已经报道了一些基于Ga₂O₃的横向和纵向器件具有显著的性能。但从充分发挥Ga₂O₃材料两大优势方面来说，垂直型器件有更佳的电场分布，同时利用高掺杂的低阻Ga₂O₃自支撑衬底，能够实现极高的击穿电压和低导通电阻。

然而，由于p型Ga₂O₃掺杂技术的缺乏限制了双极功率器件的发展，需要付出更多的努力来实现高性能的增强型晶体管。由于这种巨大的挑战，Ga₂O₃基增强型垂直晶体管的研究很少，早期研究中，Ga₂O₃基垂直晶体管的主要结构只有两种，分别是鳍场效应晶体管(FinFET)和电流孔径垂直电子晶体管(CAVET)。近段时间基于N离子注入的Ga₂O₃基垂直增强型金属氧化物半导体场效应晶体管(MOSFET)被制备出来，通过N离子补偿受主耗尽漂移层中的电子获得了正向的阈值电压。具体地，如图1所示，利用离子注入方式将Mg离子或N离子注到Ga₂O₃漂移层中形成电流阻挡层，通过外延或者离子注入Si的方式在Ga₂O₃漂移层上端形成高掺杂Ga₂O₃薄膜以便和源极形成欧姆接触，然后刻蚀出U型槽，在U型槽中沉积绝缘栅介质和栅极金属，形成垂直增强型Ga₂O₃基MOSFET器件。该器件主要是利用Mg离子或者N离子作为受主耗尽漂移层中的电子，然后对栅极金属施加正压，在U型槽侧壁形成电子积累层从而实现器件导通。但是该器件中U型栅结构导致沟槽角部栅氧化物场应力加剧，降低了器件的耐压能力及器件的可靠性。另外，由于电场集中导致器件提前发生栅击穿，没有体现出Ga₂O₃材料高临界击穿场强的优势，大大影响了器件的应用区间。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种Ga₂O₃基MOSFET器件及其制备方法，旨在解决现有制备的Ga₂O₃基MOSFET器件的耐压性能和可靠性还有待提高的问题。

本发明的技术方案如下：

本发明的第一方面，提供一种Ga₂O₃基MOSFET器件，其中，包括从下至上依次层叠设置的漏极、Ga₂O₃衬底、Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层、高掺杂n型Ga₂O₃层；

所述高掺杂n型Ga₂O₃层表面设置有向所述Ga₂O₃衬底方向凹陷的凹槽，所述凹槽的底部抵至所述Ga₂O₃漂移层中；所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域注入有第二受主离子；

所述Ga₂O₃基MOSFET器件还包括：

设置在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上的绝缘栅介质层；

设置在所述绝缘栅介质层上的栅极；以及，

设置在所述高掺杂n型Ga₂O₃层上并与所述栅极间隔设置的源极。

可选地，所述第一受主离子、第二受主离子各自独立地选自N离子、Mg离子中的至少一种。

可选地，所述第一受主离子的掺杂浓度为1×10¹⁸～5×10¹⁸个/cm³，所述第二受主离子的掺杂浓度为1×10¹⁸～5×10¹⁸个/cm³。

可选地，所述高掺杂n型Ga₂O₃层中的电子浓度为1×10¹⁹～5×10¹⁹cm^-3。可选地，所述高掺杂n型Ga₂O₃层中的掺杂离子为Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种。

可选地，所述绝缘栅介质层的材料选自Al₂O₃、SiO₂、AlN中的至少一种。

本发明的第二方面，提供一种本发明如上所述的Ga₂O₃基MOSFET器件的制备方法，其中，包括步骤：

提供Ga₂O₃衬底，在所述Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层；

在所述注入有第一受主离子的Ga₂O₃层上形成高掺杂n型Ga₂O₃层，并在所述高掺杂n型Ga₂O₃层表面形成向所述Ga₂O₃衬底方向凹陷的凹槽，所述凹槽的底部抵至所述Ga₂O₃漂移层中；在所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子；

在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上形成绝缘栅介质层；

在所述绝缘栅介质层上形成栅极；

在所述高掺杂n型Ga₂O₃层上形成与所述栅极间隔设置的源极；

在所述Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上形成漏极。

可选地，在所述Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有受主离子的Ga₂O₃层的步骤具体包括：

在所述Ga₂O₃衬底上外延生长Ga₂O₃薄膜，所述Ga₂O₃薄膜包括上层部分和下层部分，在所述Ga₂O₃薄膜的上层部分注入第一受主离子，退火后，形成注入有第一受主离子的Ga₂O₃层；所述Ga₂O₃薄膜的下层部分为Ga₂O₃漂移层。

可选地，利用外延法在所述注入有第一受主离子的Ga₂O₃层上生长高掺杂n型Ga₂O₃层；或，利用离子注入法在所述注入有第一受主离子的Ga₂O₃层的上层部分注入施主离子，形成高掺杂n型Ga₂O₃层。

可选地，通过刻蚀法在所述高掺杂n型Ga₂O₃层上形成向所述Ga₂O₃衬底方向凹陷的凹槽；

通过原子层沉积法在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上沉积绝缘栅介质层；

在所述绝缘栅介质层上沉积第一金属材料，形成栅极；

在所述高掺杂n型Ga₂O₃层上沉积第二金属材料，形成与所述栅极间隔设置的源极；

在所述Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上沉积第三金属材料，形成漏极。

有益效果：本发明在凹槽底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子，第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，缓解场强集中对绝缘栅介质的影响，同时将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，能够充分利用Ga₂O₃高临界击穿场强的优势，进而提升器件的耐压能力、击穿电压及可靠性，对提升Ga₂O₃基功率器件的性能和可靠性具有重要的意义。

附图说明

图1为现有技术中Ga₂O₃基MOSFET器件的结构示意图。

图2为本发明实施例中Ga₂O₃基MOSFET器件的结构示意图。

图3为本发明实施例中Ga₂O₃基MOSFET器件的制备流程示意图；其中，(a)为在Ga₂O₃衬底上形成Ga₂O₃薄膜的示意图；(b)为在Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层的示意图；(c)为在注入有第一受主离子的Ga₂O₃层上形成高掺杂n型Ga₂O₃层的示意图；(d)为在高掺杂n型Ga₂O₃层表面形成向Ga₂O₃衬底方向凹陷的凹槽的示意图；(e)为在凹槽的底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子的示意图；(f)为在凹槽内壁及高掺杂n型Ga₂O₃层上形成绝缘栅介质层的示意图；(g)为在绝缘栅介质层上形成栅极的示意图；(h)为在高掺杂n型Ga₂O₃层上形成与栅极间隔设置的源极，在Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上形成漏极的示意图；(i)为退火的示意图。

图4为本发明实施例1-3中Ga₂O₃基MOSFET器件的制备流程示意图；其中，(a)为在Ga₂O₃衬底上形成Ga₂O₃薄膜的示意图；(b)为在Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层的示意图；(c)为在注入有第一受主离子的Ga₂O₃层上形成高掺杂n型Ga₂O₃层的示意图；(d)为在高掺杂n型Ga₂O₃层表面形成向Ga₂O₃衬底方向凹陷的凹槽的示意图；(e)为在凹槽的底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子的示意图；(f)为在凹槽内壁及高掺杂n型Ga₂O₃层上形成绝缘栅介质层的示意图；(g)为在高掺杂n型Ga₂O₃层上形成源极，在Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上形成漏极的示意图；(h)为退火的示意图；(i)为在绝缘栅介质层上形成栅极的示意图。

具体实施方式

本发明提供一种Ga₂O₃基MOSFET器件及其制备方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

除非另有定义，本文所使用的所有的技术术语和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。

现有技术中，如图1所示，利用离子注入方式将Mg离子或N离子注到Ga₂O₃漂移层中形成电流阻挡层，通过外延或者离子注入Si的方式在Ga₂O₃漂移层上端形成高掺杂Ga₂O₃薄膜以便和源极形成欧姆接触，然后刻蚀出U型槽，在U型槽中沉积绝缘栅介质和栅极金属，形成垂直增强型Ga₂O₃基MOSFET器件。该器件主要是利用Mg离子或者N离子作为受主耗尽漂移层中的电子，然后对栅极金属施加正压，在U型槽侧壁形成电子积累层从而实现器件导通。但是该器件中U型栅结构导致沟槽角部栅氧化物场应力加剧，降低了器件的耐压能力及器件的可靠性。另外，由于电场集中导致器件提前发生栅击穿，没有体现出Ga₂O₃材料高临界击穿场强的优势，大大影响了器件的应用区间。基于此，本发明实施例提供一种充分利用Ga₂O₃材料高临界击穿场强的优势且耐高压的垂直增强型Ga₂O₃基MOSFET器件，其中，如图2所示，包括从下至上依次层叠设置的漏极1、Ga₂O₃衬底2、Ga₂O₃漂移层3、注入有第一受主离子的Ga₂O₃层4、高掺杂n型Ga₂O₃层5；

所述高掺杂n型Ga₂O₃层5表面设置有向所述Ga₂O₃衬底2方向凹陷的凹槽6，所述凹槽6的底部抵至所述Ga₂O₃漂移层3中；所述凹槽6的底部垂直向下延伸至所述Ga₂O₃漂移层3中预设深度处的区域7注入有第二受主离子；

所述Ga₂O₃基MOSFET器件还包括：

设置在所述凹槽6内壁及所述高掺杂n型Ga₂O₃层5上的绝缘栅介质层8；

设置在所述绝缘栅介质层8上的栅极9；以及，

设置在所述高掺杂n型Ga₂O₃层5上并与所述栅极9间隔设置的源极10。

本发明实施例中，在凹槽底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子，第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，缓解场强集中对绝缘栅介质的影响，同时将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，能够充分利用Ga₂O₃高临界击穿场强的优势，进而提升器件的耐压能力、击穿电压及可靠性，对提升Ga₂O₃基功率器件的性能和可靠性具有重要的意义。具体地，在凹槽底部两侧底角处会出现明显的场强集中，与栅介质相比，通过第二受主离子注入在凹槽底部形成的Ga₂O₃高阻区可以承受更高的电压，等电位线向高阻区域扩展，从而缓解场强集中对栅介质的影响，场强集中区域从栅介质转移至Ga₂O₃高阻区。

此外，通过凹槽两侧的第一受主离子注入Ga₂O₃高阻区，使得器件在零偏置下，源极电子不能流通至漏极，器件保持关态；在栅极外加电压后，当电压达到阈值电压以后，沿凹槽界面处出现反型层，由源极至漏极的电子通道打开，器件保持开态，因此为增强型器件可实现增强型，摆脱了Ga₂O₃基MOSFET器件对p型Ga₂O₃的依赖。本发明实施例提供的器件摆脱了Ga₂O₃基MOSFET器件对p型Ga₂O₃材料的依赖，为Ga₂O₃基功率器件提供了新的实现路径。

本实施方式中，所述凹槽的内壁即为凹槽的内表面，包括所述凹槽的底壁和侧壁。

在一种实施方式中，所述漏极的厚度为50～200nm，例如可以是50nm、60nm、80nm、100nm、150nm、180nm或200nm等。

在一种实施方式中，所述漏极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。作为举例，当所述漏极的材料选自钛和金，所述漏极由层叠的钛层和金层构成(可记作Ti/Au)，其中，钛层的厚度可为50nm，金层的厚度可为150nm(Ti/Au层的厚度记作50/150nm)，钛层贴合Ga₂O₃衬底设置。

在一种实施方式中，所述Ga₂O₃衬底的厚度为100～1000μm，例如可以是100μm、200μm、300μm、400μm、500μm、600μm、700μm、800μm、900μm或1000μm等。

在一种实施方式中，所述Ga₂O₃衬底中的材料选自n型β-Ga₂O₃，n型β-Ga₂O₃具有单斜晶体结构，热稳定性最好。

在进一步的实施方式中，所述n型β-Ga₂O₃为Si、Sn、Ge、V、Nb、Ta、Mo、W、Sb中的至少一种掺杂的n型β-Ga₂O₃，掺杂后n型β-Ga₂O₃的电子浓度为1×10¹⁸～2×10¹⁹cm^-3。

在一种实施方式中，所述Ga₂O₃漂移层的厚度为4～20μm，例如可以是4μm、5μm、8μm、10μm、15μm或20μm等。在进一步的实施方式中，所述Ga₂O₃漂移层的材料为β-Ga₂O₃。在更进一步的实施方式中，所述β-Ga₂O₃可为Si、Sn中的至少一种掺杂的n型β-Ga₂O₃，其中，Ga₂O₃漂移层的电子浓度小于Ga₂O₃衬底的电子浓度，具体为5×10¹⁵～1×10¹⁷cm^-3。

在一种实施方式中，所述注入有第一受主离子的Ga₂O₃层的厚度为300～600nm，例如可以是300nm、350nm、400nm、450nm、500nm、550nm或600nm等。

在一种实施方式中，所述注入有第一受主离子的Ga₂O₃层中的Ga₂O₃为β-Ga₂O₃。

在一种实施方式中，所述第一受主离子选自N离子、Mg离子中的至少一种，但不限于此。即所述注入有第一受主离子的Ga₂O₃层为注入有N离子、Mg离子中的至少一种的β-Ga₂O₃层。

在一种具体的实施方式中，所述第一受主离子的掺杂浓度为1×10¹⁸～5×10¹⁸个/cm³。

在一种实施方式中，所述高掺杂n型Ga₂O₃层的厚度为50～150nm，例如可以是50nm、80nm、100nm、120nm或150nm等。

在一种实施方式中，所述高掺杂n型Ga₂O₃层中的电子浓度为1×10¹⁹

～5×10¹⁹cm^-3。在进一步的实施方式中，所述高掺杂n型Ga₂O₃层中的掺杂离子为Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种。本实施方式中，电子浓度为1×10¹⁹～5×10¹⁹cm^-3的高掺杂n型Ga₂O₃层可与源极实现高质量的欧姆接触，进一步降低器件的导通电阻、提高器件的耐压性能。

在一种实施方式中，所述凹槽的深度为800～1000nm，例如可以是800nm、850nm、900nm、950nm或1000nm等。本发明并不限制凹槽的形状，作为举例，可为U型槽、V型槽、倒梯形槽等。

在一种实施方式中，所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域注入有第二受主离子中，所述预设深度为100～200nm，例如可以是100nm、120nm、140nm、160nm、180nm或200nm等。若深度太深，则会增加器件的电阻，若深度太浅，则无法很好地起到分担电压的作用。

本实施方式中，凹槽底部所述深度的区域中注入第二受主离子，第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，缓解场强集中对绝缘栅介质的影响，同时将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，能够充分利用Ga₂O₃高临界击穿场强的优势，进而提升器件的耐压能力，提升器件的击穿电压。进一步地，可通过调控第二受主离子的注入浓度调控击穿电压的数值，可使得器件应用在不同场景。

在一种实施方式中，所述第二受主离子选自N离子、Mg离子中的至少一种，但不限于此。

在一种实施方式中，所述缘栅介质层的厚度为20～60nm，例如可以是20nm、30nm、40nm、50nm或60nm等。

在一种实施方式中，所述绝缘栅介质层的材料选自Al₂O₃、SiO₂、AlN中的至少一种，但不限于此。

在一种实施方式中，所述栅极的厚度为50～200nm，例如可以是50nm、60nm、80nm、100nm、150nm、180nm或200nm等。

在一种实施方式中，所述栅极的材料选自镍、金、钛、铝、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。作为举例，当所述栅极的材料选自镍和金时，所述栅极由层叠的镍层和金层构成(可记作Ni/Au)，其中镍层的厚度可为50nm，金层的厚度可为150nm(Ni/Au层的厚度记作50/150nm)，镍层贴合所述绝缘栅介质层设置。

在一种实施方式中，所述源极的厚度为50～200nm，例如可以是50nm、60nm、80nm、100nm、150nm、180nm或200nm等。

在一种实施方式中，所述源极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。作为举例，当所述源极的材料选自钛和金时，所述源极由层叠的钛层和金层构成(可记作Ti/Au)，其中源层的厚度可为50nm，金层的厚度可为150nm(Ti/Au层的厚度记作50/150nm)，钛层贴合高掺杂n型Ga₂O₃层设置。

本发明实施例还提供一种本发明实施例如上所述的Ga₂O₃基MOSFET器件的制备方法，如图3所示，其中，包括步骤：

S1、如图3中(b)所示，提供Ga₂O₃衬底2，在所述Ga₂O₃衬底2上依次形成Ga₂O₃漂移层3、注入有第一受主离子的Ga₂O₃层4；

S2、如图3中(c)-(e)所示，在所述注入有第一受主离子的Ga₂O₃层4上形成高掺杂n型Ga₂O₃层5，并在所述高掺杂n型Ga₂O₃层5表面形成向所述Ga₂O₃衬底2方向凹陷的凹槽6，所述凹槽6的底部抵至所述Ga₂O₃漂移层3中；在所述凹槽6的底部垂直向下延伸至所述Ga₂O₃漂移层3中预设深度处的区域7中注入第二受主离子；

S3、如图3中(f)所示，在所述凹槽6内壁及所述高掺杂n型Ga₂O₃层5上形成绝缘栅介质层8；

S4、如图3中(g)所示，在所述绝缘栅介质层8上形成栅极9；

S5、如图3中(h)所示，在所述高掺杂n型Ga₂O₃层5上形成与所述栅极9间隔设置的源极10；

S6、如图3中(h)所示，在所述Ga₂O₃衬底2背离所述Ga₂O₃漂移层3一侧的表面上形成漏极1。

本发明实施例提供的制备方法简单，在凹槽底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子，第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，缓解场强集中对绝缘栅介质的影响，同时将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，能够充分利用Ga₂O₃高临界击穿场强的优势，进而提升器件的耐压能力、击穿电压，对提升Ga₂O₃基功率器件的性能和可靠性具有重要的意义。

本实施例中，步骤S1-S7不具有顺序限定作用，只是为了方便描述，例如，可先制备栅极，再制备源极和漏极；也可先制备源极和漏极、再制备栅极，也就是说在本发明的制备步骤基础上进行合理的顺序调整均属于本发明的保护范围。

步骤S1中，Ga₂O₃衬底的厚度及掺杂元素、电子浓度，Ga₂O₃漂移层的厚度及掺杂元素、电子浓度，注入有第一受主离子的Ga₂O₃层的厚度、受主离子的种类及注入浓度等如上文所述，此处不再详述。

如图3中(a)和(b)所示，在一种实施方式中，在所述Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有受主离子的Ga₂O₃层的步骤具体包括：

在所述Ga₂O₃衬底2上外延生长Ga₂O₃薄膜3’，所述Ga₂O₃薄膜3’包括上层部分和下层部分，在所述Ga₂O₃薄膜的上层部分注入第一受主离子，退火后，形成注入有第一受主离子的Ga₂O₃层4；所述Ga₂O₃薄膜3’的下层部分为Ga₂O₃漂移层3。具体地，在所述Ga₂O₃薄膜上层部分注入第一受主离子前，采用等离子增强化学气相沉积(PECVD)法在Ga₂O₃薄膜上生长SiO₂薄膜作为离子注入牺牲层，以增强离子注入时的随机性，避免Ga₂O₃薄膜表面被污染、避免注入损失。

在一种实施方式中，所述退火的温度为800～1100℃(例如可以是800℃、850℃、900℃、950℃、1000℃、1050℃或1100℃等)，时间为10～40min(例如可以是10min、20min、30min或40min等)。此温度和时间可以更好地激活第一受主离子。

步骤S1中，在形成注入有第一受主离子的Ga₂O₃层之前，还包括对表面含有Ga₂O₃漂移层的Ga₂O₃衬底进行清洗的步骤。

步骤S2中，在一种实施方式中，利用外延法在所述注入有第一受主离子的Ga₂O₃层上生长高掺杂n型Ga₂O₃层；或，利用离子注入法在所述注入有第一受主离子的Ga₂O₃层的上层部分注入施主离子，形成高掺杂n型Ga₂O₃层。

在一种实施方式中，所述外延法包括但不限于金属有机化合物化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)中的一种。

在一种实施方式中，所述施主离子为Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种，但不限于此。高掺杂n型Ga₂O₃层的厚度及电子浓度参见上文，此处不再赘述。

在一种实施方式中，通过刻蚀法在所述高掺杂n型Ga₂O₃层上形成向所述Ga₂O₃衬底方向凹陷的凹槽。刻蚀得到的凹槽由于其表面存在许多悬挂键，可使后续在凹槽内壁上生长外延层时得到高质量的第二Ga₂O₃外延层，进而有效避免刻蚀表面降低载流子的迁移率。

在一种实施方式中，所述刻蚀法包括但不限于电感耦合等离子体(ICP)刻蚀法、反应离子刻蚀(RIE)中的一种。这些都是现有技术中比较成熟的方法，可根据实际需要选择具体的参数。进一步地，凹槽的形状及深度参照上文所述。

在一种实施方式中，在所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子后，在800～1100℃的温度下(例如可以是800℃、850℃、900℃、950℃、1000℃、1050℃或1100℃等)退火时间为10～40min(例如可以是10min、20min、30min或40min等)。此温度和时间可以更好地激活第二受主离子。

步骤S3中，在一种实施方式中，通过原子层沉积(ALD)法在所述第二Ga₂O₃外延层及所述高掺杂n型Ga₂O₃层上沉积绝缘栅介质层。

步骤S4中，在一种实施方式中，在所述绝缘栅介质层上沉积第一金属材料，形成栅极。具体地，可采用包括但不限于电子束蒸发法或溅射方法在所述绝缘栅介质层上沉积第一金属材料，形成栅极。所述栅极的厚度参见上文所述。

在一种实施方式中，所述第一金属材料选自镍、金、钛、铝、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。

在一些具体的实施方式中，采用电子束蒸发法在所述绝缘栅介质层上沉积先后沉积Ni、Au，形成Ni/Au栅极，Ni层贴合所述绝缘栅介质层设置，并利用揭开-剥离(Lift-Off)工艺进行金属剥离，形成栅极。

步骤S5中，在一种实施方式中，在所述高掺杂n型Ga₂O₃层上沉积第二金属材料，形成与所述栅极间隔设置的源极。所述源极的厚度参见上文所述。具体地，可采用包括但不限于电子束蒸发法或溅射方法在所述高掺杂n型Ga₂O₃层上沉积第二金属材料，形成与所述栅极间隔设置的源极。

在一种实施方式中，所述第二金属材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。

在一些具体的实施方式中，采用电子束蒸发法在所述高掺杂n型Ga₂O₃层上先后沉积Ti、Au，形成Ti/Au源极，Ti层贴合高掺杂n型Ga₂O₃层设置，并利用揭开-剥离(Lift-Off)工艺进行金属剥离，形成源极。

步骤S6中，在一种实施方式中，在所述Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上沉积第三金属材料，形成漏极。所述漏极的厚度参见上文所述。具体地，可采用包括但不限于电子束蒸发法或溅射方法在所述n型Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧沉积第三金属材料，形成与所述栅极间隔设置的漏极。

在一种实施方式中，所述第三金属材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的至少一种，但不限于此。

在一些具体的实施方式中，采用电子束蒸发法在所述Ga₂O₃衬底的一表面上先后沉积Ti、Au，形成Ti/Au漏极，Ti层贴合Ga₂O₃衬底，并利用揭开-剥离(Lift-Off)工艺进行金属剥离，形成漏极。

步骤S6之后，如图3中(i)所示，还包括步骤：

S8、对制备得到的器件进行快速退火。目的是实现漏极与Ga₂O₃衬底形成欧姆接触，源极与高掺杂n型Ga₂O₃层形成欧姆接触。

当先制备源极和漏极、再制备栅极时，可在制备完源极和漏极时进行快速退后，然后再制备栅极。

具体地，可将制备的器件放置在快速热处理(RTP)炉中进行快速退火。

下面通过具体的实施例进行详细说明。

实施例1

如图4所示，Ga₂O₃基MOSFET器件的制备方法包括步骤：

(1)如图4中(a)所示，取氧化镓同质外延片，然后依次用丙酮、异丙醇各超声清洗5min，再用大量去离子水冲洗，之后用氮气吹干，吹干后的氧化镓同质外延片即为含有n型β-Ga₂O₃薄膜3’的n型β-Ga₂O₃衬底2，其中n型β-Ga₂O₃衬底2为Sn掺杂，厚度为650μm，电子浓度为1×10¹⁹cm^-3，n型β-Ga₂O₃薄膜3’的厚度为10μm,其为Si掺杂，电子浓度为1×10¹⁶cm^-3；

(2)如图4中(b)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在n型β-Ga₂O₃薄膜3’上生长100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将N离子注入到从n型β-Ga₂O₃薄膜3’表面至深度为600nm的上层部分，形成厚度为600nm的注入有N离子的β-Ga₂O₃层4，N离子的注入浓度为1×10¹⁸个/cm³，则n型β-Ga₂O₃薄膜3’的下层部分为n型β-Ga₂O₃漂移层3，厚度为9.4μm；N离子注入完成后将SiO₂薄膜剥离掉；

(3)然后在管式退火炉中1100℃退火30min，激活N离子；

(4)如图4中(c)所示，分别以TMGa、O₂作为镓源和氧源，以(C₂H₅)₄Sn作为掺杂源，以N₂作为载气，利用MOCVD法在注入有N离子的β-Ga₂O₃层4上外延100nm厚的高掺杂n型β-Ga₂O₃层5，其电子浓度为1×10¹⁹cm^-3；

(5)如图4中(d)所示，在高掺杂n型β-Ga₂O₃层5上进行光刻，即首先将光刻胶涂覆在凹槽区域外的高掺杂n型β-Ga₂O₃层5上，再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的凹槽区域后，通过ICP刻蚀出U型凹槽6，并采用热磷酸进行湿法腐蚀修复，刻蚀深度为800nm，U型凹槽6在n型β-Ga₂O₃衬底2上的投影面积占n型β-Ga₂O₃漂移层3在n型β-Ga₂O₃衬底2上的投影面积的20％；

(6)如图4中(e)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在步骤(5)得到的样品的上表面沉积100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将N离子注入到U型凹槽底部垂直向下延伸至n型β-Ga₂O₃漂移层3中深度为100nm处的区域，即N离子在U型凹槽6底部注入到n型β-Ga₂O₃漂移层3中的深度为100nm，形成厚度为100nm的注入有N离子的β-Ga₂O₃高阻层7，N离子的注入浓度为2×10¹⁸cm^-3，N离子注入完成后将SiO₂薄膜剥离掉，在管式退火炉中1100℃退火30min，激活N离子；

(7)如图4中(f)所示，分别以三甲基铝(TMA)和水蒸汽(H₂O)作为前驱体，利用ALD工艺，在U型凹槽6的内壁及高掺杂n型Ga₂O₃层5上淀积厚度为40nm的Al₂O₃，形成绝缘栅介质层8，并在源极区域进行绝缘栅介质开孔；

(8)如图4中(g)所示，利用电子束蒸发法，分别在源极区域、漏极区域先后沉积Ti和Au，在源极区域、漏极区域分别得到厚度为50/150nm的Ti/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成源极10和漏极1；

(9)如图4中(h)所示，将上述制备的器件放置在快速热处理炉内，在N₂环境中，470℃退火1min以形成良好的欧姆接触；

(10)如图4中(i)所示，利用电子束蒸发法在绝缘栅介质层上先后沉积Ni和Au，得到厚度为50/150nm的Ni/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成栅极9。

实施例2

如图4所示，Ga₂O₃基MOSFET器件的制备方法包括步骤：

(1)如图4中(a)所示，取氧化镓同质外延片，然后依次用丙酮、异丙醇各超声清洗5min，再用大量去离子水冲洗，之后用氮气吹干，吹干后的氧化镓同质外延片即为含有n型β-Ga₂O₃薄膜3’的n型β-Ga₂O₃衬底2，其中n型β-Ga₂O₃衬底2为V掺杂，厚度为100μm，电子浓度为1×10¹⁸cm^-3，n型β-Ga₂O₃薄膜3’的厚度为5μm，电子浓度为5×10¹⁵cm^-3；

(2)如图4中(b)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在n型β-Ga₂O₃薄膜3’上生长100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将N离子注入到从n型β-Ga₂O₃薄膜3’表面至深度为600nm的上层部分，形成厚度为600nm的注入有N离子的β-Ga₂O₃层4，N离子的注入浓度为2.5×10¹⁸个/cm³，则n型β-Ga₂O₃薄膜3’的下层部分为n型β-Ga₂O₃漂移层3，厚度为4.4μm；N离子注入完成后将SiO₂薄膜剥离掉；

(3)然后在管式退火炉中1100℃退火30min，激活N离子；

(4)如图4中(c)所示，分别以TMGa、O₂作为镓源和氧源，以SiH₄作为掺杂源，以N₂作为载气，利用MOCVD法在注入有N离子的β-Ga₂O₃层4上外延100nm厚的高掺杂n型β-Ga₂O₃层5，其电子浓度为2.5×10¹⁹cm^-3；

(5)如图4中(d)所示，在高掺杂n型β-Ga₂O₃层5上进行光刻，即首先将光刻胶涂覆在凹槽区域外的高掺杂n型β-Ga₂O₃层5上，再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的凹槽区域后，通过ICP刻蚀出U型凹槽6，并采用热磷酸进行湿法腐蚀修复，刻蚀深度为900nm；U型凹槽6在n型β-Ga₂O₃衬底2上的投影面积占n型β-Ga₂O₃漂移层3在n型β-Ga₂O₃衬底2上的投影面积的15％；

(6)如图4中(e)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在步骤(5)得到的样品的上表面沉积100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将N离子注入到U型凹槽底部垂直向下延伸至n型β-Ga₂O₃漂移层3中深度为100nm处的区域，即N离子在U型凹槽6底部注入到n型β-Ga₂O₃漂移层3中的深度为100nm，形成厚度为100nm的注入有N离子的β-Ga₂O₃高阻层7，N离子的注入浓度为1×10¹⁸cm^-3，N离子注入完成后将SiO₂薄膜剥离掉，在管式退火炉中1100℃退火30min，激活N离子；

(7)如图4中(f)所示，分别以三甲基铝(TMA)和水蒸汽(H₂O)作为前驱体，利用ALD工艺，在U型凹槽6的内壁及高掺杂n型Ga₂O₃层5上淀积厚度为20nm的Al₂O₃，形成绝缘栅介质层8，并在源极区域进行绝缘栅介质开孔；

(8)如图4中(g)所示，利用电子束蒸发法，分别在源极区域、漏极区域先后沉积Ti和Au，在源极区域、漏极区域分别得到厚度为50/150nm的Ti/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成源极10和漏极1；

(9)如图4中(h)所示，将上述制备的器件放置在快速热处理炉内，在N₂环境中，470℃退火1min以形成良好的欧姆接触；

(10)如图4中(i)所示，利用电子束蒸发法在绝缘栅介质层上先后沉积Ni和Au，得到厚度为50/150nm的Ni/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成栅极9。

实施例3

如图4所示，Ga₂O₃基MOSFET器件的制备方法包括步骤：

(1)如图4中(a)所示，取氧化镓同质外延片，然后依次用丙酮、异丙醇各超声清洗5min，再用大量去离子水冲洗，之后用氮气吹干，吹干后的氧化镓同质外延片即为含有n型β-Ga₂O₃薄膜3’的n型β-Ga₂O₃衬底2，其中n型β-Ga₂O₃衬底2为Si掺杂，厚度为1000μm，电子浓度为2×10¹⁹cm^-3，n型β-Ga₂O₃薄膜3’的厚度为20μm，其为Si杂，电子浓度为1×10¹⁷cm^-3；

(2)如图4中(b)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在n型β-Ga₂O₃薄膜3’上生长100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将Mg离子注入到从n型β-Ga₂O₃薄膜3’表面至深度为600nm的上层部分，形成厚度为600nm的注入有Mg离子的β-Ga₂O₃层4，Mg离子的注入浓度为5×10¹⁸个/cm³，则n型β-Ga₂O₃薄膜3’的下层部分为n型β-Ga₂O₃漂移层3，厚度为19.4μm；N离子注入完成后将SiO₂薄膜剥离掉；

(3)然后在管式退火炉中1100℃退火30min，激活N离子；

(4)如图4中(c)所示，分别以TMGa、O₂作为镓源和氧源，以GeH₄作为掺杂源，以N₂作为载气，利用MOCVD法在注入有N离子的β-Ga₂O₃层4上外延100nm厚的高掺杂n型β-Ga₂O₃层5，其电子浓度为5×10¹⁹cm^-3；

(5)如图4中(d)所示，在高掺杂n型β-Ga₂O₃层5上进行光刻，即首先将光刻胶涂覆在凹槽区域外的高掺杂n型β-Ga₂O₃层5上，再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的凹槽区域后，通过ICP刻蚀出U型凹槽6，并采用热磷酸进行湿法腐蚀修复，刻蚀深度为1000nm，U型凹槽6在n型β-Ga₂O₃衬底2上的投影面积占n型β-Ga₂O₃漂移层3在n型β-Ga₂O₃衬底2上的投影面积的10％；

(6)如图4中(e)所示，分别以SiH₄、N₂O作为硅源、氧源，通过PECVD法在步骤(5)得到的样品的上表面沉积100nm厚的SiO₂薄膜作为离子注入牺牲层，然后通过离子注入机将Mg离子注入到U型凹槽6底部垂直向下延伸至n型β-Ga₂O₃漂移层3中深度为100nm处的区域，即Mg离子在U型凹槽6底部注入到n型β-Ga₂O₃漂移层3中的深度为100nm，形成厚度为100nm的注入有Mg离子的β-Ga₂O₃高阻层7，Mg离子的注入浓度为5×10¹⁸cm^-3，Mg离子注入完成后将SiO₂薄膜剥离掉，在管式退火炉中850℃退火40min，激活Mg离子；

(7)如图4中(f)所示，分别以三甲基铝(TMA)和水蒸汽(H₂O)作为前驱体，利用ALD工艺，在U型凹槽6的内壁及高掺杂n型Ga₂O₃层5上淀积厚度为60nm的Al₂O₃，形成绝缘栅介质层8，并在源极区域进行绝缘栅介质开孔；

(8)如图4中(g)所示，利用电子束蒸发法，分别在源极区域、漏极区域先后沉积Ti和Au，在源极区域、漏极区域分别得到厚度为50/150nm的Ti/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成源极10和漏极1；

(9)如图4中(h)所示，将上述制备的器件放置在快速热处理炉内，在N₂环境中，470℃退火1min以形成良好的欧姆接触；

(10)如图4中(i)所示，利用电子束蒸发法在绝缘栅介质层上先后沉积Ni和Au，得到厚度为50/150nm的Ni/Au层，并放入剥离液中利用lift-off剥离工艺进行剥离后，形成栅极9。

综上所述，本发明提供一种Ga₂O₃基MOSFET器件及其制备方法，本发明在凹槽底部垂直向下延伸至Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子，第二受主离子作为补偿受主实现电子耗尽，形成Ga₂O₃高阻区，缓解场强集中对绝缘栅介质的影响，同时将场强集中区域从绝缘栅介质转移至此Ga₂O₃高阻区，能够充分利用Ga₂O₃高临界击穿场强的优势，进而提升器件的耐压能力、击穿电压及可靠性，对提升Ga₂O₃基功率器件的性能和可靠性具有重要的意义。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种Ga₂O₃基MOSFET器件，其特征在于，包括从下至上依次层叠设置的漏极、Ga₂O₃衬底、Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层、高掺杂n型Ga₂O₃层；

所述高掺杂n型Ga₂O₃层表面设置有向所述Ga₂O₃衬底方向凹陷的凹槽，所述凹槽的底部抵至所述Ga₂O₃漂移层中；所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域注入有第二受主离子；

所述Ga₂O₃基MOSFET器件还包括：

设置在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上的绝缘栅介质层；

设置在所述绝缘栅介质层上的栅极；以及，

设置在所述高掺杂n型Ga₂O₃层上并与所述栅极间隔设置的源极。

2.根据权利要求1所述的Ga₂O₃基MOSFET器件，其特征在于，所述第一受主离子、第二受主离子各自独立地选自N离子、Mg离子中的至少一种。

3.根据权利要求1所述的Ga₂O₃基MOSFET器件，其特征在于，所述第一受主离子的掺杂浓度为1×10¹⁸～5×10¹⁸个/cm³，所述第二受主离子的掺杂浓度为1×10¹⁸～5×10¹⁸个/cm³。

4.根据权利要求1所述的Ga₂O₃基MOSFET器件，其特征在于，所述高掺杂n型Ga₂O₃层中的电子浓度为1×10¹⁹～5×10¹⁹cm^-3。

5.根据权利要求1所述的Ga₂O₃基MOSFET器件，其特征在于，所述高掺杂n型Ga₂O₃层中的掺杂离子为Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种。

6.根据权利要求1所述的Ga₂O₃基MOSFET器件，其特征在于，所述绝缘栅介质层的材料选自Al₂O₃、SiO₂、AlN中的至少一种。

7.一种如权利要求1-6任一项所述的Ga₂O₃基MOSFET器件的制备方法，其特征在于，包括步骤：

提供Ga₂O₃衬底，在所述Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有第一受主离子的Ga₂O₃层；

在所述注入有第一受主离子的Ga₂O₃层上形成高掺杂n型Ga₂O₃层，并在所述高掺杂n型Ga₂O₃层表面形成向所述Ga₂O₃衬底方向凹陷的凹槽，所述凹槽的底部抵至所述Ga₂O₃漂移层中；在所述凹槽的底部垂直向下延伸至所述Ga₂O₃漂移层中预设深度处的区域中注入第二受主离子；

在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上形成绝缘栅介质层；

在所述绝缘栅介质层上形成栅极；

在所述高掺杂n型Ga₂O₃层上形成与所述栅极间隔设置的源极；

在所述Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上形成漏极。

8.根据权利要求7所述的制备方法，其特征在于，在所述Ga₂O₃衬底上依次形成Ga₂O₃漂移层、注入有受主离子的Ga₂O₃层的步骤具体包括：

在所述Ga₂O₃衬底上外延生长Ga₂O₃薄膜，所述Ga₂O₃薄膜包括上层部分和下层部分，在所述Ga₂O₃薄膜的上层部分注入第一受主离子，退火后，形成注入有第一受主离子的Ga₂O₃层；所述Ga₂O₃薄膜的下层部分为Ga₂O₃漂移层。

9.根据权利要求7所述的制备方法，其特征在于，

利用外延法在所述注入有第一受主离子的Ga₂O₃层上生长高掺杂n型Ga₂O₃层；或，利用离子注入法在所述注入有第一受主离子的Ga₂O₃层的上层部分注入施主离子，形成高掺杂n型Ga₂O₃层。

10.根据权利要求7所述的制备方法，其特征在于，

通过刻蚀法在所述高掺杂n型Ga₂O₃层上形成向所述Ga₂O₃衬底方向凹陷的凹槽；

通过原子层沉积法在所述凹槽内壁及所述高掺杂n型Ga₂O₃层上沉积绝缘栅介质层；

在所述绝缘栅介质层上沉积第一金属材料，形成栅极；

在所述高掺杂n型Ga₂O₃层上沉积第二金属材料，形成与所述栅极间隔设置的源极；

在所述Ga₂O₃衬底背离所述Ga₂O₃漂移层一侧的表面上沉积第三金属材料，形成漏极。

Images