CN111129151A - 一种碳化硅半积累型沟道mosfet器件及其制备方法 - Google Patents
一种碳化硅半积累型沟道mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN111129151A CN111129151A CN201911193526.5A CN201911193526A CN111129151A CN 111129151 A CN111129151 A CN 111129151A CN 201911193526 A CN201911193526 A CN 201911193526A CN 111129151 A CN111129151 A CN 111129151A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- channel
- silicon carbide
- accumulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 54
- 238000009825 accumulation Methods 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 108091006146 Channels Proteins 0.000 claims abstract description 95
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种碳化硅半积累型沟道器件，该碳化硅半积累型沟道MOSFET器件兼具高沟道载流子迁移率、高阈值电压的特性。其结构包含一N+型衬底，在其上部为一N‑型外延漂移区。在N‑型外延漂移区顶部，有P型沟道区。N‑型外延漂移区的上方为N‑型背景掺杂区，并通过离子注入形成源区和基区，其中基区的深度较深，其底部深入P型沟道区之中。器件结构的顶部中央为沟槽结构，沟槽侧壁覆盖有栅氧化层，沟槽内部填充栅电极。器件的总沟道长度为0.6μm至1μm，其中P型沟道区与栅氧化层相邻的反型沟道长度为0.1μm至0.2μm，剩余沟道部分为积累型沟道。本发明还提供了该碳化硅半积累型沟道器件的制备方法。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种碳化硅半积累型沟道器件及制备方法。
背景技术
碳化硅材料具有优良的材料特性，被认为是下一代功率半导体技术的核心材料，目前碳化硅功率半导体器件已经被广泛的运用在新能源汽车，太阳能、风能发电等诸多领域。碳化硅MOSFET器件具有高输入阻抗、易驱动等优势，是目前最受关注的碳化硅功率半导体器件。然而，碳化硅MOSFET面临着较低沟道载流子迁移率带来的高沟道电阻问题。
碳化硅沟道载流子迁移率受散射的制约，最主要的散射机制为表面粗糙度散射和库伦散射。其中表面粗糙度散射可以借助氧化前材料预处理以及氧化工艺改进来降低，库伦散射则主要受碳化硅掺杂浓度和SiC-SiO2界面态密度及分布影响。研究表明，采用积累型沟道代替反型沟道，一方面能够获得更低的半导体沟道区域掺杂浓度，一方面能够降低SiC-SiO2界面态密度，从而抑制载流子的散射，提高沟道载流子迁移率。
然而，常规的碳化硅积累型沟道器件面临着低阈值电压的问题，其阈值电压往往低于2V，而电路系统中通常需要4V以上的阈值电压保证电路的稳定。因此商业化的碳化硅MOSFET器件仍然采用耗尽型沟道而不是积累型沟道。
常见的碳化硅MOSFET器件分为平面型和沟槽型，其中沟槽型拥有更大的元胞密度和更高的沟道载流子迁移率。然而沟槽型MOSFET器件面临着沟槽栅氧在阻断状态下容易被击穿的缺点，通常需要额外的保护结构对栅氧进行屏蔽保护。
发明内容
(一)要解决的技术问题
碳化硅耗尽型MOSFET器件往往具有较低的沟道载流子迁移率，这导致器件具有较高的沟道电阻，不利于器件的导通。碳化硅积累型MOSFET器件虽然具有较高的沟道载流子迁移率，但往往具有较低的阈值电压，不利于在电路中的稳定应用。
(二)技术方案
本发明提供一种碳化硅半积累型沟道MOSFET器件，所述器件结构从下到上依次为N+型衬底(1)、N-型外延漂移区(2)、P型沟道区(3)；所述P型沟道区(3)位于所述N-型外延漂移区(2)的两端部；所述N-型外延漂移区(2)顶部设有沟槽，所述沟槽的侧壁覆盖有栅氧化层(7)，所述沟槽内部填充栅电极(8)；所述P型沟道区(3)的两端部设有基区(6)，所述P型沟道区(3)上靠近沟槽位置自下而上依次设有N-型背景掺杂区(4)和源区(5)，所述源区(5)和所述基区(6)顶部设有源电极(9)，所述N+型衬底(1)背面设有漏电极(10)。
优选的，所述P型沟道区(3)掺杂浓度大于等于1×1017cm-3，纵向高度为0.3μm至1μm，所述P型沟道区(3)底部低于沟槽底部。
优选的，所述N-型背景掺杂区(4)掺杂浓度小于等于1×1014cm-3，所述N-型背景掺杂区(4)厚度为0.5μm至1μm。
优选的，所述N+型源区(5)的深度为0.3μm至0.5μm，所述沟槽深度为1μm至2μm，其中P型沟道区3与栅氧化层7相邻的反型沟道长度为0.1μm至0.2μm，所述N-型背景掺杂区4与栅氧化层7相邻的区域为积累型沟道。
优选的，所述器件的阈值电压为所述反型沟道的阈值电压，所述阈值电压范围为3-8V；所述积累型沟道长度占沟道总长度一半以上，所述积累型沟道的载流子迁移率大于等于40cm2/Vs。
基于同样的发明构思，本发明还提供一种碳化硅半积累型沟道器件的制备方法，包括
S1：在N+型衬底(1)上外延生长N-型外延漂移区(2)；
S2：在所述N-型外延漂移区(2)顶部离子注入形成P型沟道区(3)；
S3：在N-型外延漂移区(3)上外延生长N-型背景掺杂区(4)；
S4：在所述N-型背景掺杂区(4)离子注入形成源区(5)和基区(6)；
S5：刻蚀所述源区(5)、所述N-型背景掺杂区(4)和所述N-型外延漂移区(2)形成沟槽；
S6：氧化并沉积多晶硅栅氧化层(7)并形成栅电极(8)；
S7：制备欧姆接触的源电极(9)和背面漏电极(10)。
优选的，所述S2具体为在碳化硅表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成P型沟道区3的注入掩膜，使用Al离子在500℃下注入，形成P型沟道区(3)。
优选的，所述S3包括
S3.1依次使用H2SO4、H2O2混合液和BOE溶液清洗所述器件表面，去除表面所有的二氧化硅、金属材料；
S3.2在HTCVD反应炉中外延生长N-型背景掺杂区(4)。
优选的，所述S4包括
S4.1清洗所述器件表面，在所述N-型背景掺杂区(4)表面沉积一层厚度为20nm至100nm的二氧化硅；
S4.2涂胶光刻显影后蒸发金属Ti，经过剥离形成所述源区(5)的注入掩膜；
S4.3使用N离子注入形成所述N型源区(5)；
S4.4清洗去除表面金属Ti，在所述N-型背景掺杂区(4)表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成所述基区(6)的注入掩膜；
S4.5使用Al离子注入形成所述基区(6)，覆盖碳膜后在1750℃下激活退火2小时。
优选的，所述S5包括
S5.1在所述N型源区(5)表面使用PECVD沉积厚度为2μm的二氧化硅层；
S5.2涂胶光刻显影在二氧化硅层上形成厚光刻胶图形，以光刻胶为掩膜，刻蚀二氧化硅，形成碳化硅的刻蚀掩膜，以二氧化硅为掩膜，刻蚀碳化硅，形成沟槽；
S5.3在1200℃环境下预氧化30分钟，使用BOE溶液去除表面氧化层；
S5.4在1250℃下进行氧化，形成40nm厚的栅氧化层(7)，并进行Ar气体退火和NO退火，钝化界面态。
S5.5沉积多晶硅，并刻蚀所述多晶硅形成栅电极(8)。
沟道中的电荷是由于电极电压诱导产生的被称为积累型沟道，而由于能带在外加电场作用下产生了弯曲，从而使得沟道中的少数载流子可以大量积累在界面处，形成反型层被称作反型沟道。积累型沟道一方面能够获得更低的半导体沟道区域掺杂浓度，一方面能够降低SiC-SiO2界面态密度，从而抑制载流子的散射，提高沟道载流子迁移率。然而，积累型沟道器件面临着低阈值电压的问题。而反型沟道具有更高的沟道区域掺杂浓度和SiC-SiO2界面态密度，虽然能够维持高阈值电压，但往往具有低沟道载流子迁移率。本发明器件利用0.1μm至0.2μm反型沟道保证高阈值电压，剩余沟道部分为积累型沟道实现低沟道电阻，使器件总体兼具高沟道载流子迁移率、高阈值电压的特性。
(三)有益效果
本发明的目的是提供一种碳化硅半积累型沟道MOSFET器件结构及制备方法。该碳化硅半积累型沟道MOSFET器件利用反型沟道部分实现器件高阈值电压，利用积累型沟道部分实现器件高沟道载流子迁移率，器件总体的导通特性优于反型沟道器件，兼具高沟道载流子迁移率、高阈值电压的特性，且其工艺步骤相对简单。
附图说明
图1为本发明碳化硅半积累型沟道MOSFET器件结构示意图；
图2为本发明碳化硅半积累型沟道MOSFET器件制造工艺流程图；
图3为本发明碳化硅半积累型沟道MOSFET器件工艺步骤S1示意图；
图4为本发明碳化硅半积累型沟道MOSFET器件工艺步骤S2示意图；
图5为本发明碳化硅半积累型沟道MOSFET器件工艺步骤S3示意图；
图6为本发明碳化硅半积累型沟道MOSFET器件工艺步骤S4示意图；
图7为本发明碳化硅半积累型沟道MOSFET器件工艺步骤S5示意图。
N+型衬底1，N-型外延漂移区2，P型沟道区3，N-型背景掺杂区4，源区5，基区6，栅氧化层7，栅电极8，源电极9和漏电极10。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例：
本发明实施例的提供了一种碳化硅半积累型沟道MOSFET器件，器件结构如图1所示，该结构包含一N+型衬底1，在其上部为一N-型外延漂移区2。在N-型外延漂移区2顶部，有P型沟道区3。N-型外延漂移区2的上方为N-型背景掺杂区4，并通过离子注入形成源区5和基区6，其中基区6的深度较深，其底部深入P型沟道区3之中。器件结构的顶部中央为沟槽结构，沟槽侧壁覆盖有栅氧化层7，沟槽内部填充栅电极8。
所述P型沟道区3掺杂浓度为3×1017cm-3，纵向高度(沿着器件轴向方向)为0.5μm。较高的沟道区域掺杂使得器件具有5V的阈值电压。载流子所受界面库伦散射的作用越小，该部分沟道载流子迁移率越高，器件的导通电阻越低。
N-型背景掺杂区4厚度为0.8μm，掺杂浓度为5×1013cm-3。由于其极低的掺杂浓度，沟道载流子所受界面库伦散射的作用很小，该部分沟道载流子迁移率能达到80cm2/Vs以上，使得器件的沟道电阻较低。
所述沟槽栅结构7和8的深度为1μm，所述N+型源区5的深度为0.4μm，这样本实施例半积累型沟道碳化硅MOSFET器件的沟道总长度为0.6μm，其中0.4μm为积累型沟道，0.2μm为反型沟道。积累型沟道具有较低的沟道电阻，反型沟道则具有较高的阈值电压。本发明实施例的碳化硅半积累沟道MOSFET器件的阈值电压为反型沟道的阈值电压，大约为5V，由于积累型沟道占沟道总长度的较大比例，其平均沟道载流子迁移率达到40cm2/Vs以上。
本发明实施例的另一方面提供了一种一种碳化硅半积累型沟道MOSFET器件的制备方法，包含以下步骤，步骤流程图如图2所示。
步骤S1：在N+型衬底上外延生长N-型漂移层。
如图3所示，在N+型衬底上外延生长N-型漂移层。
步骤S2：在N-型漂移层顶部离子注入形成P型沟道区。
如图4所示，清洗晶片表面后，在碳化硅表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成P型沟道区3的注入掩膜，使用Al离子在500℃下注入，形成P型沟道区3。
步骤S3：在N-型漂移层上部外延生长N-型背景掺杂区。
如图5所示，使用H2SO4、H2O2混合液及BOE溶液清洗晶片，去除表面所有的二氧化硅、金属材料。之后在HTCVD反应炉中外延生长N-型背景掺杂区，其掺杂浓度选定为5×1013cm-3。
步骤S4：离子注入形成源区、基区。
如图6所示，清洗晶片表面后，在碳化硅表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成源区5的注入掩膜。之后使用N离子注入形成N型源区5。再次清洗去除表面金属Ti之后，在碳化硅表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成基区6的注入掩膜。之后使用Al离子注入形成基区6。覆盖碳膜后在1750℃下激活退火2小时。
步骤S5：栅沟槽刻蚀、氧化并沉积多晶硅栅。
如图7所示，首先在晶片表面使用PECVD沉积厚度为2μm的二氧化硅层。之后涂胶光刻显影在二氧化硅层上形成厚光刻胶图形。以光刻胶为掩膜，刻蚀二氧化硅，形成碳化硅的刻蚀掩膜。再以二氧化硅为掩膜，刻蚀碳化硅，形成沟槽。
完成沟槽刻蚀后，清洗晶片，在1200℃环境下预氧化30分钟，使用BOE溶液去除表面氧化层。随后在1250℃下进行氧化，形成40nm厚的栅氧化层7，并进行Ar气体退火和NO退火，钝化界面态。
随后沉积多晶硅，并刻蚀多晶硅形成栅电极结构8。
步骤S6：欧姆接触电极制备。
如图1所示，晶片正面溅射金属Ni，并剥离形成源电极9。快速热退火形成欧姆接触后正面使用光刻胶保护。翻转晶片蒸发金属Ni，形成背电极10，并进行激光退火形成欧姆接触。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变栅介质层、欧姆接触选择的金属材料，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅半积累型沟道MOSFET器件，其特征在于：所述器件结构从下到上依次为N+型衬底(1)、N-型外延漂移区(2)、P型沟道区(3)；所述P型沟道区(3)位于所述N-型外延漂移区(2)的两端部；所述N-型外延漂移区(2)顶部设有沟槽，所述沟槽的侧壁覆盖有栅氧化层(7)，所述沟槽内部填充栅电极(8)；所述P型沟道区(3)的两端部设有基区(6)，所述P型沟道区(3)上靠近沟槽位置自下而上依次设有N-型背景掺杂区(4)和源区(5)，所述源区(5)和所述基区(6)顶部设有源电极(9)，所述N+型衬底(1)背面设有漏电极(10)。
2.根据权利要求1所述的碳化硅半积累型沟道MOSFET器件，其特征在于：所述P型沟道区(3)掺杂浓度大于等于1×1017cm-3，纵向高度为0.3μm至1μm，所述P型沟道区(3)底部低于沟槽底部。
3.根据权利要求1所述的碳化硅半积累型沟道MOSFET器件，其特征在于：所述N-型背景掺杂区(4)掺杂浓度小于等于1×1014cm-3，所述N-型背景掺杂区(4)厚度为0.5μm至1μm。
4.根据权利要求1所述的碳化硅半积累型沟道MOSFET器件，其特征在于：所述N+型源区(5)的深度为0.3μm至0.5μm，所述沟槽深度为1μm至2μm，其中P型沟道区3与栅氧化层7相邻的反型沟道长度为0.1μm至0.2μm，所述N-型背景掺杂区4与所述栅氧化层7相邻的区域为积累型沟道。
5.根据权利要求1所述的碳化硅半积累型沟道MOSFET器件，其特征在于：所述器件的阈值电压为所述反型沟道的阈值电压，所述阈值电压范围为3-8V；所述积累型沟道长度占沟道总长度一半以上，所述积累型沟道的载流子迁移率大于等于40cm2/Vs。
6.一种碳化硅半积累型沟道器件的制备方法，其特征在于：包括
S1：在N+型衬底(1)上外延生长N-型外延漂移区(2)；
S2：在所述N-型外延漂移区(2)顶部离子注入形成P型沟道区(3)；
S3：在N-型外延漂移区(3)上外延生长N-型背景掺杂区(4)；
S4：在所述N-型背景掺杂区(4)离子注入形成源区(5)和基区(6)；
S5：刻蚀所述源区(5)、所述N-型背景掺杂区(4)和所述N-型外延漂移区(2)形成沟槽；
S6：氧化并沉积多晶硅栅氧化层(7)并形成栅电极(8)；
S7：制备欧姆接触的源电极(9)和背面漏电极(10)。
7.根据权利要求6所述的一种制备碳化硅半积累型沟道器件的方法，其特征在于：所述S2具体为在碳化硅表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成P型沟道区3的注入掩膜，使用Al离子在500℃下注入，形成P型沟道区(3)。
8.根据权利要求6所述的一种制备碳化硅半积累型沟道器件的方法，其特征在于：所述S3包括
S3.1依次使用H2SO4、H2O2混合液和BOE溶液清洗所述器件表面，去除表面所有的二氧化硅、金属材料；
S3.2在HTCVD反应炉中外延生长N-型背景掺杂区(4)。
9.根据权利要求6所述的一种制备碳化硅半积累型沟道器件的方法，其特征在于：所述S4包括
S4.1清洗所述器件表面，在所述N-型背景掺杂区(4)表面沉积一层厚度为20nm至100nm的二氧化硅；
S4.2涂胶光刻显影后蒸发金属Ti，经过剥离形成所述源区(5)的注入掩膜；
S4.3使用N离子注入形成所述N型源区(5)；
S4.4清洗去除表面金属Ti，在所述N-型背景掺杂区(4)表面沉积一层厚度为20nm至100nm的二氧化硅，涂胶光刻显影后蒸发金属Ti，经过剥离形成所述基区(6)的注入掩膜；
S4.5使用Al离子注入形成所述基区(6)，覆盖碳膜后在1750℃下激活退火2小时。
10.根据权利要求6所述的一种制备碳化硅半积累型沟道器件的方法，其特征在于：所述S5包括
S5.1在所述所述N型源区(5)表面使用PECVD沉积厚度为2μm的二氧化硅层；
S5.2涂胶光刻显影在二氧化硅层上形成厚光刻胶图形，以光刻胶为掩膜，刻蚀二氧化硅，形成碳化硅的刻蚀掩膜，以二氧化硅为掩膜，刻蚀碳化硅，形成沟槽；
S5.3在1200℃环境下预氧化30分钟，使用BOE溶液去除表面氧化层；
S5.4在1250℃下进行氧化，形成40nm厚的栅氧化层(7)，并进行Ar气体退火和NO退火，钝化界面态。
S5.5沉积多晶硅，并刻蚀所述多晶硅形成栅电极(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193526.5A CN111129151A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅半积累型沟道mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193526.5A CN111129151A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅半积累型沟道mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129151A true CN111129151A (zh) | 2020-05-08 |
Family
ID=70497025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911193526.5A Pending CN111129151A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅半积累型沟道mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129151A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843347A (zh) * | 2022-07-04 | 2022-08-02 | 香港中文大学（深圳） | 一种高沟道迁移率的碳化硅mosfet及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1726596A (zh) * | 2002-12-12 | 2006-01-25 | 西利康尼克斯股份有限公司 | 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法 |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| JP2014239146A (ja) * | 2013-06-07 | 2014-12-18 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN104752506A (zh) * | 2013-12-27 | 2015-07-01 | 现代自动车株式会社 | 半导体器件以及制造该半导体器件的方法 |
| CN105047721A (zh) * | 2015-08-26 | 2015-11-11 | 国网智能电网研究院 | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 |
| CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
-
2019
- 2019-11-28 CN CN201911193526.5A patent/CN111129151A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1726596A (zh) * | 2002-12-12 | 2006-01-25 | 西利康尼克斯股份有限公司 | 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法 |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| JP2014239146A (ja) * | 2013-06-07 | 2014-12-18 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN104752506A (zh) * | 2013-12-27 | 2015-07-01 | 现代自动车株式会社 | 半导体器件以及制造该半导体器件的方法 |
| CN105047721A (zh) * | 2015-08-26 | 2015-11-11 | 国网智能电网研究院 | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 |
| CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 温正欣 等: "Comparative study of electrical characteristics for n-type 4H–SiC planar and trench MOS capacitors annealed in ambient NO", 《CHINESE PHYSICS B》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843347A (zh) * | 2022-07-04 | 2022-08-02 | 香港中文大学（深圳） | 一种高沟道迁移率的碳化硅mosfet及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309967B2 (ja) | 半導体装置およびその製造方法 | |
| TWI594427B (zh) | 半導體裝置結構及相關製程 | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| US8564060B2 (en) | Semiconductor device with large blocking voltage and manufacturing method thereof | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| JPWO2010044226A1 (ja) | 半導体装置およびその製造方法 | |
| US9478616B2 (en) | Semiconductor device having high performance channel | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| US8330233B2 (en) | Semiconductor device | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN110828456A (zh) | 用于在功率器件中减小衬底掺杂剂向外扩散的氧插入的Si层 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| US6492679B1 (en) | Method for manufacturing a high voltage MOSFET device with reduced on-resistance | |
| JP5316428B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| US7745273B2 (en) | Semiconductor device and method for forming same | |
| CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| US9048103B2 (en) | Method for producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230403 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA Address before: 518000 1st floor, Taizhou building, South University of science and technology, 1088 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |