CN111081778A - 一种碳化硅沟槽型mosfet器件及其制造方法 - Google Patents
一种碳化硅沟槽型mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN111081778A CN111081778A CN201911193562.1A CN201911193562A CN111081778A CN 111081778 A CN111081778 A CN 111081778A CN 201911193562 A CN201911193562 A CN 201911193562A CN 111081778 A CN111081778 A CN 111081778A
- Authority
- CN
- China
- Prior art keywords
- type
- silicon carbide
- region
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 32
- 235000012239 silicon dioxide Nutrition 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅沟槽型MOSFET器件及制备方法。其主要结构包括一N+型碳化硅衬底1，其上方依次为一N‑型漂移区2、P型基区3、N+型源区4。N+型碳化硅衬底1的下部有一漏电极10，N‑型外延层的顶部有一倒梯形深沟槽，包含栅介质层6和栅电极7。深沟槽将P型基区3和N+型源区4均分割为两部分。器件利用碳化硅{0‑33‑8}面系具有最高的沟道载流子迁移率的特性，通过引入倒梯形深沟槽结构，提高器件的导通特性。借助沟槽刻蚀后注入基区，在阻断状态下保护V型深沟槽栅介质层，提高器件的阻断特性，利用碳化硅不同晶面上氧化速率不同特性，较为便捷的实现沟槽侧壁栅介质层较薄，底部栅介质层较厚的结构，使器件同时具备合理的阈值电压和较高的阻断电压。
Description
技术领域
本发明属于半导体器件技术领域，尤其涉及一种碳化硅沟槽型MOSFET器件及其制造方法。
背景技术
碳化硅材料具有优异的物理和电学特性，因此非常适合作为高压大电流电力电子器件的基础材料。然而，由于碳化硅-二氧化硅结构较高的界面态的影响，碳化硅MOSFET的沟道载流子迁移率较低，导致较高的沟道电阻。因此，在较低的电压等级范围内，沟道电阻所占器件总电阻的比例较高，不能发挥出碳化硅材料的优异特性，通常认为，碳化硅MOSFET器件适用于600V至6500V的电压等级。
垂直型MOSFET主要包括平面双注入型MOSFET(DMOSFET)和沟槽型 MOSFET(UMOSFET)。其中，沟槽型MOSFET器件不存在JFET区电阻且具有更高的元胞密度，因而被认为具有更广泛的应用前景。
沟槽型MOSFET主要面临两个问题：第一，导通状态下，沟道载流子迁移率较低，引起器件较高的导通电阻；第二，阻断状态下，沟槽氧化物，尤其是沟槽底部边角附近的栅介质层中电场过大，导致栅介质层提前击穿。通常会采用引入P型屏蔽层等方法缓解栅介质层的电场，然而这类方法会引入额外的导通电阻，不利于器件导通特性的提高。
发明内容
(一)要解决的技术问题
本发明的目的是针对碳化硅材料的特点，提出一种碳化硅沟槽型MOSFET 器件及其制备方法。该器件采用较高载流子迁移率的晶面降低了器件的导通电阻，同时其沟槽、栅电极几何结构能够降低阻断状态下栅介质层的电场强度，避免其提前击穿。
本发明利用碳化硅材料不同晶面的氧化速率不相同的特性，提供了一种简便的碳化硅沟槽型MOSFET器件制造方法。
(二)技术方案
本发明提供一种碳化硅沟槽型MOSFET器件，包括一N+型碳化硅衬底1，其上方依次为一N-型漂移区2、P型基区3、N+型源区4；所述N+型碳化硅衬底 1的下部有一漏电极10，所述N+型源区4设有一深度延申至所述N-型漂移区2 的倒梯形沟槽，所述沟槽包含栅介质层6和栅电极7；所述N-型漂移区2的两端部从下到上依次设有P+型基区注入区5、基区电极和源电极，所述源电极部分覆盖所述N+型源区4；
优选的，所述N+型碳化硅衬底1选取的外延生长面为{000-1}面。
优选的，所述倒梯型沟槽的倾斜角为53.00°至56.00°，所述沟槽的侧壁为{0-33-8}面系。
优选的，所述梯型沟槽底部设有栅介质层，所述栅介质层厚度为所述沟槽的侧壁厚度3倍及以上。
优选的，所述N-型漂移区2的厚度为5μm至100μm，掺杂浓度为2× 1014cm-3至2×1016cm-3；所述P型基区3的厚度为0.5μm至2μm，掺杂浓度为 2×1014cm-3至2×1016cm-3；所述N+型源区4的厚度为0.2μm至0.5μm，掺杂浓度为5×1018cm-3以上。
基于同样的发明构思，本发明还提供一种碳化硅沟槽型MOSFET器件的制造方法，包括以下步骤：
S1：在{000-1}面N+型碳化硅衬底1上依次生长N-型漂移区2、P型基区3 和N+型源区4；
S2：刻蚀气体刻蚀所述N+型源区4，形成深度至所述N-型漂移区2的倒梯形沟槽；
S3：刻蚀所述N+型源区4和所述P型基区3的端部，形成深度至所述P型基区3的接触沟槽；
S4：在所述接触沟槽离子注入形成P+型基区注入区5；
S5：通过热氧化在所述倒梯形沟槽形成栅介质层6，湿法腐蚀减薄所述倒梯形沟槽侧壁的栅介质层；
S6：多晶硅填充所述倒梯形沟槽形成栅电极7；
S7：制备漏极、源极欧姆接触。
优选的，所述S2还包括
S2.1在所述N+型源区4上沉积厚度为2μm至5μm厚的二氧化硅201；
S2.2以光刻胶为掩膜202，刻蚀所述二氧化硅201形成二氧化硅倾斜角α；
S2.3选择刻蚀气体使碳化硅和二氧化硅的刻蚀选择比S满足条件S*tanα＝1.414，刻蚀所述P型基区3、N+型源区4和N-型漂移区2，形成倒梯形沟槽。
优选的，所述S3具体为：
S3.1所述N+型源区4上沉积厚度为2-8μm的二氧化硅，进行涂胶光刻、显影和坚膜；
S3.2以光刻胶为掩膜刻蚀二氧化硅，以刻蚀后的二氧化硅为掩膜，刻蚀所述N+型源区4和所述P型基区3的端部，形成深度至所述P型基区3的接触沟槽。
优选的，所述S5还包括：
S5.1氧化炉温度为1200℃-1500℃下进行干氧氧化，使所述倒梯形沟的侧壁形成厚度为50-150nm的栅介质层；
S5.2BOE溶液腐蚀二氧化硅，减薄所述栅介质层厚度至30-80nm；
S5.3分别在惰性气体和NO环境下退火。
优选的，所述S7包括：
S7.1涂胶光刻显影后，溅射金属Ti/Al，剥离金属形成基区电极；
S7.2再次涂胶光刻显影，溅射金属Ni，剥离金属后形成源电极；
S7.3在所述器件正面覆盖光刻胶保护，背面溅射金属Ni，去除正面光刻胶后，在950℃至1000℃下RTA退火1分至2分钟，形成欧姆接触。
(三)有益效果
本发明设计了一种碳化硅沟槽型MOSFET器件，该器件利用碳化硅{0-33-8} 面系具有最高的沟道载流子迁移率的特性，通过引入倒梯形深沟槽结构，提高器件的导通特性。同时借助沟槽刻蚀后注入基区，在阻断状态下保护倒梯形深沟槽栅介质层，提高器件的阻断特性。
附图说明
图1为本发明实施例所提供的器件制备工艺步骤S1示意图；
图2为本发明实施例所提供的器件制备工艺步骤S21示意图；
图3为本发明实施例所提供的器件制备工艺步骤S22示意图；
图4为本发明实施例所提供的器件制备工艺步骤S23示意图；
图5为本发明实施例所提供的器件制备工艺步骤S3示意图；
图6为本发明实施例所提供的器件制备工艺步骤S4示意图；
图7为本发明实施例所提供的器件制备工艺步骤S5示意图；
图8为本发明实施例所提供的器件制备工艺步骤S6示意图；
N+型碳化硅衬底1，N-型漂移区2，P型基区3，N+型源区4，基区注入区5，栅介质层6，栅电极7，漏电极10
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明实施例的一方面提供了一种碳化硅沟槽型MOSFET器件结构，碳化硅沟槽型MOSFET器件的器件结构包含一N+型碳化硅衬底1，在其上方依次为一 N-型漂移区2、P型基区3、N+型源区4。N+型衬底1的下部有一漏电极10，N- 型外延层的顶部有一倒梯形深沟槽，沟槽包含栅介质层6和栅电极7，沟槽的倾斜角θ为54.74°，所述沟槽的侧壁为{0-33-8}面系，N+型碳化硅衬底1选取的外延生长面为{000-1}面。
深沟槽将P型基区3和N+型源区4均分割为两部分。器件基本结构的左右两端还有P+型基区注入区5、基区电极和源电极，栅电极7为N型掺杂的多晶硅，基区电极选择金属Ti/Al，源电极和漏电极10均选择金属Ni。
在本发明实施例中，优选的，所述N-型漂移区2的厚度为50μm，掺杂浓度为2×1015cm-3，依据器件的阻断电压等级，选择合理的N-漂移区2的厚度及掺杂浓度。所述P型基区3的厚度为1μm，为掺杂浓度为2×1015cm-3，N+型源区的厚度为0.4μm，掺杂浓度为5×1018cm-3以上，P+型注入区深度为1μm，掺杂浓度为1×1019cm-3。
栅介质层底部厚度为200nm，侧壁厚度为50nm，栅介质层6的底部厚度为侧壁厚度的3倍或以上。
本发明实施例的另一方面，提供了制备该碳化硅沟槽型MOSFET器件的方法，包括以下步骤：
步骤S1：如图1所示，在{000-1}面N+型碳化硅衬底上依次生长N-型漂移区2、P型基区3和N+型源区4外延层，生长温度为1500℃至1800℃。
步骤S2：刻蚀倒梯形沟槽，其沟槽侧壁为{0-33-8}面系；
本步骤分为3个子步骤，其中步骤S21如图2所示，清洗晶片后，利用等离子体增强化学气相沉积(PECVD)沉积厚度为2μm至5μm的二氧化硅201，在氧气环境1000℃的温度下增密30分钟。
步骤S22如图3所示，在碳化硅表面涂光刻胶202，光刻显影并坚膜后，以光刻胶为掩膜，使用感应耦合等离子刻蚀(ICP)刻蚀二氧化硅，刻蚀气体选择 CF4和O2混合气体。刻蚀完成后，在陪片上(陪片是半导体常用术语，即工艺中作为陪同的其他晶片，该晶片不被用作制备最终的芯片，只用作工艺参数调节) 测量二氧化硅侧壁角度为α，α与θ角度一般不相同，但θ受α的影响，光刻、刻蚀的角度传递现象。
步骤S23如图4所示，由公式S*tanα＝1.414计算出所需要的碳化硅/二氧化硅刻蚀选择比S，选择合理的刻蚀气体和气体成分比例，以步骤S2中获得的二氧化硅为掩膜，刻蚀碳化硅，最终形成侧壁为{0-33-8}面系的沟槽结构。
步骤S3：刻蚀接触沟槽；
如图5所示，清洗外延片表面后，在碳化硅表面沉积厚度为3μm的二氧化硅。涂胶光刻、显影、坚膜后，以光刻胶为掩膜刻蚀二氧化硅。之后以刻蚀后的二氧化硅为掩膜，刻蚀碳化硅材料。完全去除刻蚀区域的表面的N+型源区4，并刻蚀一部分P型基区3。
步骤S4：离子注入形成P+型基区注入区；
如图6所示，以步骤S3残留的二氧化硅为掩膜，离子注入Al。之后溅射碳膜，在1800℃下激活退火2小时。刻蚀去掉碳膜，形成P+型基区注入区5。
步骤S5：热氧化形成栅介质层，借助湿法腐蚀去除过厚的侧壁栅介质层；
如图7所示，清洗晶片表面后将晶片在氧化炉中干氧氧化，氧化温度为 1250℃，侧壁栅介质层厚度约为100nm，由于碳化硅材料{000-1}晶面的氧化速率最高，沟槽的底面即{000-1}面的厚度达到约300nm，随后在BOE溶液中短时间腐蚀二氧化硅，使侧壁栅介质层厚度被腐蚀至大约50nm；氧化完成后，在 N2环境下原位退火，并在NO环境下退火。
S6：多晶硅填充栅沟槽形成栅电极；
如图8所示，使用PECVD沉积N型掺杂多晶硅填充沟槽。使用ICP刻蚀多晶硅并利用化学机械抛光使表面平整化。
S7：制备漏极、源极欧姆接触。
如图1所示，涂胶光刻显影后，在基区注入区5上溅射金属Ti/Al，剥离金属形成基区电极。再次涂胶光刻显影，溅射金属Ni，剥离金属后形成源电极。随后在器件正面覆盖光刻胶保护，衬底背面溅射金属Ni形成漏电极。去除正面光刻胶后，在975℃下快速热退火(RTA)1分30秒，形成欧姆接触。
利用碳化硅不同晶面上氧化速率不同的特性，较为便捷的实现沟槽侧壁栅介质层较薄，底部栅介质层较厚的结构。使器件同时具备合理的阈值电压和较高的阻断电压。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变刻蚀角度等，在沟槽下或者漂移区内增加沟槽保护区，漂移区中引入电荷耦合结构等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅沟槽型MOSFET器件，其特征在于：所述碳化硅沟槽型MOSFET器件结构包括一N+型碳化硅衬底(1)，其上方依次为一N-型漂移区(2)、P型基区(3)、N+型源区(4)；所述N+型碳化硅衬底(1)的下部有一漏电极(10)，所述N+型源区(4)设有一深度延申至所述N-型漂移区(2)的倒梯形沟槽，所述沟槽包含栅介质层(6)和栅电极(7)；所述N-型漂移区(2)的两端部从下到上依次设有P+型基区注入区(5)、基区电极和源电极，所述源电极部分覆盖所述N+型源区(4)。
2.根据权利要求1所述的碳化硅沟槽型MOSFET器件，其特征在于：所述N+型碳化硅衬底(1)选取的外延生长面为{000-1}面。
3.根据权利要求1所述的碳化硅沟槽型MOSFET器件，其特征在于：所述倒梯型沟槽的倾斜角为53.00°至56.00°，所述沟槽的侧壁为{0-33-8}面系。
4.根据权利要求1所述的碳化硅沟槽型MOSFET器件，其特征在于：所述梯型沟槽底部设有栅介质层，所述栅介质层厚度为所述沟槽的侧壁厚度3倍及以上。
5.根据权利要求1所述的碳化硅沟槽型MOSFET器件，其特征在于：所述N-型漂移区(2)的厚度为5μm至100μm，掺杂浓度为2×1014cm-3至2×1016cm-3；所述P型基区(3)的厚度为0.5μm至2μm，掺杂浓度为2×1014cm-3至2×1016cm-3；所述N+型源区(4)的厚度为0.2μm至0.5μm，掺杂浓度为5×1018cm-3以上。
6.一种碳化硅沟槽型MOSFET器件的制造方法，其特征在于：包括以下步骤：
S1：在{000-1}面N+型碳化硅衬底(1)上依次生长N-型漂移区(2)、P型基区(3)和N+型源区(4)；
S2：刻蚀气体刻蚀所述N+型源区(4)，形成深度至所述N-型漂移区(2)的倒梯形沟槽；
S3：刻蚀所述N+型源区(4)和所述P型基区(3)的端部，形成深度至所述P型基区(3)的接触沟槽；
S4：在所述接触沟槽离子注入形成P+型基区注入区(5)；
S5：通过热氧化在所述倒梯形沟槽形成栅介质层(6)，湿法腐蚀减薄所述倒梯形沟槽侧壁的栅介质层；
S6：多晶硅填充所述倒梯形沟槽形成栅电极(7)；
S7：制备漏极、源极欧姆接触。
7.根据权利要求6所述的一种碳化硅沟槽型MOSFET器件的制造方法，其特征在于：所述S2还包括
S2.1在所述N+型源区(4)上沉积厚度为2μm至5μm厚的二氧化硅(201)；
S2.2以光刻胶为掩膜(202)，刻蚀所述二氧化硅(201)形成二氧化硅倾斜角α；
S2.3选择刻蚀气体使碳化硅和二氧化硅的刻蚀选择比S满足条件S*tanα＝1.414，刻蚀所述P型基区(3)、N+型源区(4)和N-型漂移区(2)，形成倒梯形沟槽。
8.根据权利要求6所述的一种碳化硅沟槽型MOSFET器件的制造方法，其特征在于：所述S3具体为：
S3.1所述N+型源区(4)上沉积厚度为2-8μm的二氧化硅，进行涂胶光刻、显影和坚膜；
S3.2以光刻胶为掩膜刻蚀二氧化硅，以刻蚀后的二氧化硅为掩膜，刻蚀所述N+型源区(4)和所述P型基区(3)的端部，形成深度至所述P型基区(3)的接触沟槽。
9.根据权利要求6所述的一种碳化硅沟槽型MOSFET器件的制造方法，其特征在于：所述S5还包括
S5.1氧化炉温度为1200℃-1500℃下进行干氧氧化，使所述倒梯形沟的侧壁形成厚度为50-150nm的栅介质层；
S5.2 BOE溶液腐蚀二氧化硅，减薄所述栅介质层厚度至30-80nm；
S5.3分别在惰性气体和NO环境下退火。
10.根据权利要求6所述的一种碳化硅沟槽型MOSFET器件的制造方法，其特征在于：所述S7包括：
S7.1涂胶光刻显影后，溅射金属Ti/Al，剥离金属形成基区电极；
S7.2再次涂胶光刻显影，溅射金属Ni，剥离金属后形成源电极；
S7.3在所述器件正面覆盖光刻胶保护，背面溅射金属Ni，去除正面光刻胶后，在950℃至1000℃下RTA退火1分至2分钟，形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193562.1A CN111081778A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅沟槽型mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193562.1A CN111081778A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅沟槽型mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111081778A true CN111081778A (zh) | 2020-04-28 |
Family
ID=70312541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911193562.1A Pending CN111081778A (zh) | 2019-11-28 | 2019-11-28 | 一种碳化硅沟槽型mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081778A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| CN113571413A (zh) * | 2020-04-29 | 2021-10-29 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738213A (zh) * | 2011-04-06 | 2012-10-17 | 罗姆股份有限公司 | 半导体装置 |
| JP2014075475A (ja) * | 2012-10-04 | 2014-04-24 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2016012683A (ja) * | 2014-06-30 | 2016-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2017114113A1 (zh) * | 2015-12-31 | 2017-07-06 | 全球能源互联网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
-
2019
- 2019-11-28 CN CN201911193562.1A patent/CN111081778A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738213A (zh) * | 2011-04-06 | 2012-10-17 | 罗姆股份有限公司 | 半导体装置 |
| JP2014075475A (ja) * | 2012-10-04 | 2014-04-24 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2016012683A (ja) * | 2014-06-30 | 2016-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2017114113A1 (zh) * | 2015-12-31 | 2017-07-06 | 全球能源互联网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113571413A (zh) * | 2020-04-29 | 2021-10-29 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及形成方法 |
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| CN111799322B (zh) * | 2020-06-28 | 2021-09-14 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263082B2 (en) | Semiconductor device having a gate electrode formed inside a trench | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| JP5243671B1 (ja) | 半導体装置及びその製造方法 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| EP2348530B1 (en) | Silicon carbide semiconductor device | |
| US20220157989A1 (en) | Mosfet device with shielding region and manufacturing method thereof | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN112382655B (zh) | 一种宽禁带功率半导体器件及制备方法 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| KR20140041863A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| CN103930996A (zh) | 半导体器件 | |
| KR101386132B1 (ko) | 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN112820777A (zh) | 一种集成sbd的碳化硅umosfet器件及制备方法 | |
| CN112838126A (zh) | 带屏蔽区的非对称碳化硅umosfet器件及制备方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
| US20230018824A1 (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
| CN214378460U (zh) | 一种带屏蔽区的非对称碳化硅umosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200428 |
|
| RJ01 | Rejection of invention patent application after publication |