JP2012114104A - 蓄積型絶縁ゲート型電界効果型トランジスタ - Google Patents
蓄積型絶縁ゲート型電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2012114104A JP2012114104A JP2009040720A JP2009040720A JP2012114104A JP 2012114104 A JP2012114104 A JP 2012114104A JP 2009040720 A JP2009040720 A JP 2009040720A JP 2009040720 A JP2009040720 A JP 2009040720A JP 2012114104 A JP2012114104 A JP 2012114104A
- Authority
- JP
- Japan
- Prior art keywords
- region
- storage
- channel
- sic
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 269
- 230000005669 field effect Effects 0.000 title claims description 30
- 238000009413 insulation Methods 0.000 title abstract 2
- 239000012535 impurity Substances 0.000 claims abstract description 91
- 238000009825 accumulation Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 abstract description 107
- 239000002344 surface layer Substances 0.000 abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 48
- 229910010271 silicon carbide Inorganic materials 0.000 description 47
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 43
- 239000000758 substrate Substances 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 25
- 229910052757 nitrogen Inorganic materials 0.000 description 24
- 238000000034 method Methods 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 16
- 230000005684 electric field Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001294 propane Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ノーマリオフ特性を保持しながら、オン抵抗を、これまでの例より下げることができる蓄積型ＭＯＳＦＥＴを提供する。
【解決手段】本発明の蓄積型ＭＯＳＦＥＴはｎ＋型ＳｉＣをドレイン領域とし、ｎ＋型ドレイン領域に接するｎ−型ＳｉＣドリフト層と、ｎ−型ドリフト層内のｐ型ＳｉＣのベース領域と、ｐ型ベース領域内のｎ＋型ＳｉＣのソース領域と、ｐ型ベース領域、ｎ＋型ソース領域及びｎ−型ドリフト層の表層部に形成されるｎ−型ＳｉＣの蓄積型チャネル領域とを備える。ゲート絶縁膜は蓄積型チャネル領域上に設けられ、この蓄積型チャネル領域は、ｐ型ベース領域から一定の厚さで形成された第１領域と、第１領域以外の領域である第２領域とを備え、第２領域の不純物濃度は、第１領域の不純物濃度よりも高い。
【選択図】図１
【解決手段】本発明の蓄積型ＭＯＳＦＥＴはｎ＋型ＳｉＣをドレイン領域とし、ｎ＋型ドレイン領域に接するｎ−型ＳｉＣドリフト層と、ｎ−型ドリフト層内のｐ型ＳｉＣのベース領域と、ｐ型ベース領域内のｎ＋型ＳｉＣのソース領域と、ｐ型ベース領域、ｎ＋型ソース領域及びｎ−型ドリフト層の表層部に形成されるｎ−型ＳｉＣの蓄積型チャネル領域とを備える。ゲート絶縁膜は蓄積型チャネル領域上に設けられ、この蓄積型チャネル領域は、ｐ型ベース領域から一定の厚さで形成された第１領域と、第１領域以外の領域である第２領域とを備え、第２領域の不純物濃度は、第１領域の不純物濃度よりも高い。
【選択図】図１
Description
本発明は、蓄積型絶縁ゲート型電界効果型トランジスタ（以下、単に、蓄積型ＭＯＳＦＥＴと略称する）に関するものである。
シリコンカーバイド（ＳｉＣ）は、絶縁破壊電界がＳｉに比べ約１０倍大きいため、耐圧を維持するドリフト層を薄く、且つ高濃度にすることができるため、ＦＥＴの損失を低減できる材料である。ＳｉＣを用いたパワー半導体素子の一つであるＭＯＳＦＥＴの例として、特開平１０−３０８５１０号公報の構造がある（特許文献１）。その主要部を図１５に示す。この図は、前記特許文献１に示される断面図を理解を容易になす為に、その構造を模式的に示したものである。図において、符号１はドレイン領域となるｎ＋基板、２はｎ−ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はｎ−蓄積型チャネル領域、７はゲート絶縁膜、８はゲート電極、９はソース／ゲート間を電気的に絶縁するための層間絶縁膜、１０はソース電極、１１はドレイン電極である。
このＭＯＳＦＥＴの動作としては、ドレイン電極１１とソース電極１０との間に電圧が印加された状態で、ゲート電極８に正の電圧が印加されると、蓄積型チャネル領域６の表層に電子の蓄積層が形成される。その結果、ドレイン電極１１からドレイン領域１、ドリフト層２、蓄積型チャネル領域６、ソース領域５を経て、ソース電極１０に電流が流れる。
また、ゲート電極８の電位を零にすると、蓄積型チャネル領域６はｐベース領域３とのビルトインポテンシャルによって空乏化される。その結果、蓄積型チャネル領域６には電流が流れなくなり、ノーマリオフとすることができる。
「Journal of ELECTRONIC MATERIALS」 ２００８年、第３７巻、第５号、ｐ．６４６−６５４
前記特開平１０−３０８５１０号公報の例を代表例として示した蓄積型ＭＯＳＦＥＴにおいては、反転層を用いるＭＯＳＦＥＴに比べて、チャネル領域とゲート絶縁膜との界面における界面垂直方向の電界強度が弱くなる。その結果、キャリアが界面に引きつけられる力が弱く、界面散乱の影響を受けにくい。この為、チャネル移動度を大きくできる。ＭＯＳＦＥＴのオン抵抗は、ソース電極とソース領域とのコンタクト抵抗、ソース抵抗、チャネル抵抗、アキュームレーション抵抗、ＪＦＥＴ抵抗、ドリフト抵抗、基板抵抗、基板とドレイン電極とのコンタクト抵抗によって決定される。ＳｉＣを用いたＭＯＳＦＥＴでは、オン抵抗のうちチャネル抵抗の占める割合が大きく、半分以上を占める場合もある。よって、チャネル抵抗を低減することがオン抵抗低減につながる。チャネル抵抗は、チャネル移動度とキャリア濃度で決まるので、チャネル移動度を大きくすることでオン抵抗の低減を図る事が出来る。
一般に、ｐベース領域３は、ｎ−ドリフト層２へＡｌなどの原子をイオン注入することで形成されるが、ＳｉＣでは不純物の拡散係数が小さく、熱拡散の手法を適用できない。このため、高エネルギーでのイオン注入が必要となり、結晶にダメージが入って結晶性が劣化してしまう。蓄積型チャネル領域６は結晶性が劣化したｐベース領域３上にエピタキシャル成長されるため、ｐベース領域３との界面近傍は結晶欠陥を多数含む不完全な結晶となってしまい、完全な結晶まで成長させるには膜厚を厚くする必要がある。
結晶欠陥を多数含む不完全な結晶中での移動度は完全な結晶中での移動度に比べて低下してしまうため、蓄積型チャネルを用いてもチャネル移動度はバルク移動度に比べて小さくなってしまう。チャネル移動度を大きくするには、キャリアが走行する部分、すなわちゲート絶縁膜とチャネル領域との界面近傍の結晶性を回復させる必要がある。イオン注入をして結晶性が劣化した領域上にチャネル領域をエピタキシャル成長させると、チャネル領域の膜厚の増加とともにチャネル移動度が増加し、膜厚５００ｎｍでチャネル移動度の増加が飽和する。こうした背景は、例えば「Journal of ELECTRONIC MATERIALS」 ２００８年、第３７巻、第５号、ｐ．６４６−６５４に見られる（非特許文献１）。
又、チャネル抵抗を低減するには、チャネル内のキャリア濃度を高くすることも有効である。キャリア濃度は蓄積型チャネル領域６の不純物濃度で決定されるため、キャリア濃度を高くするには、蓄積型チャネル領域６の不純物濃度を高くするのがよい。
しかしながら、蓄積型チャネル領域６の膜厚を厚く、且つ不純物濃度を高くしていくと、ゲート電極８の電位が零であるときに蓄積型チャネル領域６を完全空乏化できなくなるため、ノーマリオンとなってしまう。フェールセーフの観点からはノーマリオフが望ましく、ノーマリオフを満たす蓄積型チャネル領域の膜厚と不純物濃度にはトレードオフの関係がある。図１１の例は、ｐ−ＳｉＣのアクセプタ不純物濃度が１×１０１７ｃｍ−３のｐｎ接合において、ｎ−ＳｉＣのドナー不純物濃度を変化させていったときのｎ−ＳｉＣに拡がる空乏層厚さを示している。蓄積型チャネル領域６を完全空乏化させるためには、蓄積型チャネル領域６の膜厚を少なくとも蓄積型チャネル領域６に拡がる空乏層厚さよりも薄くする必要がある。図１２は、ＳｉＣからなる蓄積型チャネル領域の不純物濃度に対するＭＯＳＦＥＴ耐圧の関係例を示すグラフである。ドリフト層の濃度は１×１０１６ｃｍ−３、膜厚は１０μｍである。蓄積型チャネル領域の膜厚を厚くすると、耐圧を保持できる不純物濃度が低下しており、チャネル領域の厚膜化と高不純物濃度化の両立ができない。
上述したように、蓄積型ＭＯＳＦＥＴを用いることで、反転型ＭＯＳＦＥＴに比べてオン抵抗の低減を図る事が出来る。しかしながら、ノーマリオフ特性を保持しながら、更なるデバイスのオン抵抗の低減が望まれている。
本発明は、上記点に鑑みて成されたものであり、ノーマリオフ特性を保持しながら、更なる低オン抵抗化を図ることを目的とする。
上記課題を解決するため、本発明は、次の基本構造を有する。即ち、第１の形態である基本構成は、第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域、前記ソース領域及び前記ドリフト層の上にエピタキシャル成長された第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域、前記ソース領域及び前記ドリフト層の各層の表面或いは表面の一部に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、且つ
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする。
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域、前記ソース領域及び前記ドリフト層の上にエピタキシャル成長された第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域、前記ソース領域及び前記ドリフト層の各層の表面或いは表面の一部に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、且つ
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする。
ここで、前記蓄積型チャネル領域の設け方は、複数の構成が考えられる。
本発明に係る第２の形態は、蓄積型チャネル領域が、半導体層をエピタキシャル成長させる半導体基板上に形成される形態である。この場合、前記半導体基板に予め、ドリフト層、ベース領域及びソース領域などが形成されている。この第２の形態は、ドリフト層、ベース領域及びソース領域などが形成された半導体基板面は、基本的に平板であり、この上部に形成される蓄積型チャネル領域などの形成が比較的容易である。
第３の形態は、蓄積型チャネル領域が、前記半導体基板にその表面より溝を形成し、この溝の表面にも形成される形態である。蓄積型チャネル領域の形成に、溝部表面をも用いるので、高集積化に有用である。
第４の形態は、蓄積型チャネル領域が、前記半導体基板内の表面部に形成される形態である。蓄積型チャネル領域の表面が、結晶成長用の半導体基板の表面と同じ位置（レベル）にあるので、この上部に形成するゲート絶縁膜の形成などが容易となる。
第５の形態は、前記第３の形態の変形例とも言える。蓄積型チャネル領域が、前記半導体基板内に形成し、且つ溝に側壁の沿う蓄積型チャネル領域を構成する膜の厚さ方向の面を覆ってソース領域が形成される形態である。このソース領域及び溝側壁に沿った蓄積型チャネル領域が、前記結晶成長用の半導体基板内に形成される。半導体基板面に沿ってゲート絶縁膜を形成出来る。
第６の形態は、前記蓄積型チャネル領域及びドリフト層の一部を含めてこれらの層と同一導電型でこれらより高濃度の不純物濃度の半導体領域を有する形態である。この高濃度の不純物濃度の半導体領域は、いわゆるアキュームレーション領域となり、この領域が無い場合と比較して、低いオン抵抗を示す。
尚、本発明の蓄積型ＭＯＳＦＥＴにおいては、ノーマリオフ特性を保持する為、前記蓄積型チャネル第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることが肝要であることは言うまでも無い。尚、この空乏化に関しては、これまでの半導体装置の分野における、空乏層の伸び方に関する、通例の技術思想に従って設定して十分である。
以下の、実施の形態の説明の欄において、これらの諸形態は具体的に説明される。
本発明によれば、ノーマリオフ特性を保持しながら、更なるデバイスのオン抵抗の低抵抗化を図った蓄積型ＭＯＳＦＥＴを提供することが出来る。
本発明の諸形態を具体例に即して説明するに先立って、本発明に至らしめた裏づけ事実及び諸考察などについて説明する。
デバイス抵抗、即ち、チャネル抵抗を低減するために考慮すべき点として、キャリア濃度とキャリア移動度の二つの側面がある。更に、キャリア移動度に関しては、界面の電界強度の側面と、チャネル領域の結晶性の側面がある。従って、本発明の目的たる電子的な効果を考慮した場合、（１）キャリアが走行する領域の不純物濃度を高くすることでキャリア濃度を高めること、（２）チャネル領域とゲート絶縁膜との界面における界面垂直方向の電界強度を弱くしてキャリア移動度を上げること、及び（３）チャネル領域の膜厚を厚くすることで結晶性を回復してチャネル移動度を上げることの３方策を考慮することが有効である。
前述した通り、本発明の蓄積型ＭＯＳＦＥＴは、蓄積型チャネル領域の不純物濃度をベース領域側の蓄積型チャネル第１領域で低濃度に、且つゲート絶縁膜側のキャリアが走行する蓄積型チャネル第２領域で高濃度に設定した。この形態により、単一の濃度でチャネル領域を形成する場合に比べて、前記チャネル抵抗低減の３方法のいずれか、あるいはその内の複数の効果が現れることにより、チャネル抵抗を低減することができる。以下に、その詳細を説明する。
（ａ）第１に、キャリアの濃度の観点である。
図１３に、蓄積型ＭＯＳＦＥＴのしきい値電圧が同程度になるように形成した蓄積型チャネル領域における、膜構成の例を示す。本発明の効果を直接比較する為の比較例である。例ＡとＢ、例ＣとＤは、各々基本となる蓄積型チャネル領域の例とこれに第２領域を付加した形態を例示している。勿論、膜の構成は、ここに示した以外の多くの構成を取ることが出来る。例えば、例Ａの厚さを保ったまま、その一部領域に本発明の係る第２領域を形成することも、可能である。勿論、特性比較の為には、前述のごとく、しきい値電圧が同程度になるように形成することが条件である。図１３での縦軸は、ゲート酸化膜とチャネル領域との界面からの距離であり、チャネル領域の厚さを示す。例Ｂ及びＤの界面の近い領域が、第２領域である。チャネル領域はＳｉＣであり、ドーパントの代表例は窒素またはリンである。図には、各領域での不純物濃度が示される。又、図１３の下段には、各例の第１及び第２の領域の厚さの例が示される。
図１３に、蓄積型ＭＯＳＦＥＴのしきい値電圧が同程度になるように形成した蓄積型チャネル領域における、膜構成の例を示す。本発明の効果を直接比較する為の比較例である。例ＡとＢ、例ＣとＤは、各々基本となる蓄積型チャネル領域の例とこれに第２領域を付加した形態を例示している。勿論、膜の構成は、ここに示した以外の多くの構成を取ることが出来る。例えば、例Ａの厚さを保ったまま、その一部領域に本発明の係る第２領域を形成することも、可能である。勿論、特性比較の為には、前述のごとく、しきい値電圧が同程度になるように形成することが条件である。図１３での縦軸は、ゲート酸化膜とチャネル領域との界面からの距離であり、チャネル領域の厚さを示す。例Ｂ及びＤの界面の近い領域が、第２領域である。チャネル領域はＳｉＣであり、ドーパントの代表例は窒素またはリンである。図には、各領域での不純物濃度が示される。又、図１３の下段には、各例の第１及び第２の領域の厚さの例が示される。
まず、チャネル抵抗を低くして、オン抵抗を低くする為、本発明ではチャネル領域の、前記界面側の不純物濃度を高くする。
膜構成ＡとＢの例を比較する。例Ａは、単一の濃度でチャネル領域を形成する従来例であり、例Ｂは本発明の例である。まず、キャリアが走行する領域、すなわち、チャネル領域と、ゲート絶縁膜との界面近傍の不純物濃度はＡに比べてＢの方が高く、且つキャリア濃度もＢの方が高くなる。即ち、しきい値電圧が同程度になるように蓄積型チャネル領域を形成した例ＡとＢでは、本発明に係る例ごとく、蓄積型チャネル領域のゲート絶縁膜側の不純物濃度を高くする場合に、よりオン抵抗を低くすることが出来る。
蓄積型チャネル領域の膜厚が厚い場合でも、本発明は有用である。こうした例を、図１３の膜構成例Ｃ及びＤに、その比較を示す。この場合も、両者は、しきい値電圧が同程度になるように構成した例である。例Ｃの場合、単一の濃度で膜構成例Ａ、Ｂよりも膜厚を厚く形成している。しかし、本発明の方法を用いると、例えば、膜構成例Ｄのように、更にチャネル抵抗を低減できる膜が実現できる。
（ｂ）次に、前記界面での電界強度の観点である。
図１３の例Ａから例Ｄに対して、ゲート絶縁膜に３ＭＶ／ｃｍの電界を印加した場合の、チャネル領域とゲート絶縁膜との界面における、界面垂直方向の電界強度分布の例を図１４に示す。横軸は蓄積型チャネル領域とゲート絶縁膜との界面からの距離、縦軸はこの界面での電界強度である。例Ａに比べて、例Ｂは、前記界面での電界強度が弱い。例ＣとＤの例の比較においても、前記界面での電界強度が弱くなっている。但し、チャネル領域全体の膜厚を厚いので、その効果の現れ方は、例ＡとＢの比較よりも小さい。しかし、いずれしても、本発明によれば、同じしきい値電圧とした場合、蓄積型チャネル領域とゲート絶縁膜との界面における電界強度を小さくすることが出来る。
図１３の例Ａから例Ｄに対して、ゲート絶縁膜に３ＭＶ／ｃｍの電界を印加した場合の、チャネル領域とゲート絶縁膜との界面における、界面垂直方向の電界強度分布の例を図１４に示す。横軸は蓄積型チャネル領域とゲート絶縁膜との界面からの距離、縦軸はこの界面での電界強度である。例Ａに比べて、例Ｂは、前記界面での電界強度が弱い。例ＣとＤの例の比較においても、前記界面での電界強度が弱くなっている。但し、チャネル領域全体の膜厚を厚いので、その効果の現れ方は、例ＡとＢの比較よりも小さい。しかし、いずれしても、本発明によれば、同じしきい値電圧とした場合、蓄積型チャネル領域とゲート絶縁膜との界面における電界強度を小さくすることが出来る。
（ｃ）最後に、膜厚の観点でも、同じしきい値電圧を比較した場合、前述の通り、例Ａに比べて、本発明に係るチャネル領域の膜厚を厚くすることが出来る。
以上の３つ観点からみて、例Ａに比べて例Ｂの膜は、より低いチャネル抵抗、即ち、オン抵抗のデバイスを提供することが出来る。本例は、本発明によれば、前述の（１）キャリアが走行する領域の不純物濃度を高くすることでキャリア濃度を高めること、（２）チャネル領域とゲート絶縁膜との界面における界面垂直方向の電界強度を弱くしてチャネル移動度を上げること、及び（３）チャネル領域の膜厚を厚くすることで結晶性を回復してチャネル移動度を上げることの諸条件を満足させることが出来ることを示している。
本発明の蓄積型ＭＯＳＦＥＴでは、蓄積型チャネル第２領域の膜厚を１０ｎｍ以上を用いる。ＳｉＣのエピタキシャル成長速度は通常数μｍ／時であるため、膜厚を１０ｎｍ以上とすると制御性よくチャネル領域を形成することができる。
一方、本発明の目的からして、前提は、蓄積型ＭＯＳＦＥＴが、ノーマリオフの状態を実現していることである。蓄積型チャネル第２領域の不純物濃度を高くするほどオン抵抗低減の効果があるが、蓄積型チャネル第２領域に拡がる空乏層厚さが蓄積型チャネル第２領域の膜厚よりも厚くなければ、ノーマリオフとすることができない。図１１で示した不純物濃度と空乏層厚さの関係から、蓄積型チャネル第２領域の不純物濃度を１×１０１８ｃｍ−３以下とした場合、蓄積型チャネル第２領域に拡がる空乏層厚さを１０ｎｍ以上とすることができ、ノーマリオフを保持できるという効果がある。
上記のごとき実験的な事実より、蓄積型チャネル層の構成は、実用上次のような範囲で設定されるのが好ましい。即ち、蓄積型チャネル層の厚さは、通例１１０ｎｍ〜７１０ｎｍの範囲で設定される。本発明の目的の為、膜厚は２００ｎｍ〜５００ｎｍの範囲が、実用上わけても好ましい。
そして、本発明においては、前述したように、蓄積型チャネルは第１領域と第２領域に分けて形成される。これらの各領域は、次のような設定で形成される。
蓄積型チャネルの第１領域（即ち、半導体層とゲート絶縁膜との界面より遠い領域）は、膜厚は通例、１００ｎｍ〜７００ｎｍ、不純物濃度は、通例５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲で設定される。本発明の目的の為、膜厚は１００ｎｍ〜５００ｎｍ、不純物濃度は１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３の範囲が、実用上わけても好ましい。
蓄積型チャネルの第２領域（即ち、半導体層とゲート絶縁膜との界面に近い或いは接する領域）は、膜厚は通例、１０ｎｍ〜１００ｎｍ、不純物濃度は、通例１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３の範囲で設定される。本発明の目的の為、不純物濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の範囲が、実用上わけても好ましい。
第１と第２領域での不純物濃度の差は、通例、５割程度以上の差異、好ましくは一桁以上程度の差異を用いている。又、チャネル長は０．５μｍ〜２μｍ程度の範囲が用いられる。上記の不純物としては、窒素、リンなどを用いることが出来る。
尚、蓄積型チャネル第２領域に拡がる空乏層厚さが蓄積型チャネル第２領域の膜厚よりも厚くなければならないことは前述した通りである。即ち、蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることが肝要である。
こうして、蓄積型チャネルの第１及び第２の領域は、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮して設定される。
尚、本発明の主要部である蓄積型チャネル領域に関して詳細に説明したが、ＭＯＳＦＥＴに係わる他の部分は、これまでの蓄積型ＭＯＳＦＥＴの技術に従って構成して十分である。例えば、ＳｉＣ基板に形成されたドレイン領域、ドリフト層、ベース層、ベース電極、ソース層、ソース電極、そしてゲート絶縁膜、ゲート電極などである。当然、これらは、ＭＯＳＦＥＴに要請される特性に対応して設定される。
図１は、本発明の蓄積型ＭＯＳＦＥＴの第１の実施例を示す主要部の断面図である。本例の主要構成は次の通りである。ｎ＋型−ＳｉＣ基板１（以下、ＳｉＣ基板１と略称する）上に、ｎ−型ドリフト層２（以下、ｎ−ドリフト層２と略称する）が積層される。このｎ−ドリフト層２の表層部における所定領域に、ｐ型ベース領域３（以下、ｐベース領域３と略称する）が形成され、ｐベース領域３内にはｎ＋型ソース領域５（以下、ｎ＋ソース領域５と略称する）が形成される。尚、実際の構成では、ｎ＋ソース領域５に接してｐ＋型コンタクト領域４（以下、ｐ＋コンタクト領域４と略称する）が形成されている。以下の実施例においても同様である。
そして、ｐベース領域３、ｎ＋ソース領域５及びｎ−ドリフト層２を含む表面部には、ｎ−型である蓄積型チャネルの第１領域（以下、ｎ−蓄積型チャネル第１領域と略称する）６とｎ型である蓄積型チャネルの第２領域（以下、ｎ蓄積型チャネル第２領域と略称する）１２が形成される。ｎ蓄積型チャネル第２領域１２上にはゲート絶縁膜７を介してゲート電極８が配置され、ゲート電極８は層間絶縁膜９にて覆われている。そしてｐ＋コンタクト領域４及びｎ＋ソース領域５に接するようにソース電極１０が形成されるとともに、ｎ＋−ＳｉＣ基板１下面には、ドレイン電極１１が形成される。
本実施例の構造の最も重要な特徴は、ｎ蓄積型チャネル第２領域１２の不純物濃度がｎー蓄積型チャネル第１領域６の不純物濃度よりも高いことである。本例での蓄積型チャネル領域の代表的な構成は、ｎー蓄積型チャネル第１領域６が、不純物濃度が３×１０１５ｃｍ−３、膜厚が２００ｎｍ、又、ｎ型蓄積型チャネル第２領域１２が、不純物濃度が５×１０１６ｃｍ−３、膜厚が５０ｎｍである。平面構成はｐベース領域３をストライプ、または正方形として繰り返し配置した構造である。
本実施例の蓄積型ＭＯＳＦＥＴの動作について説明する。ドレイン電極１１とソース電極１０との間に電圧が印加された状態で、ゲート電極８に正の電圧が印加されると、ｎ蓄積型チャネル第２領域１２の表層に電子の蓄積層が形成される。その結果、ドレイン電極１１からドレイン領域１、ドリフト層２、蓄積型チャネルのｎ−型の第１領域６、蓄積型チャネルのｎ型の第２領域１２、蓄積型チャネルのｎ−型の第１領域６、ソース領域５を経て、ソース電極１０に電流が流れる。
蓄積型チャネルのｎ−型第１領域６は、不純物濃度が、蓄積型チャネルのｎ型第２領域より低いので、抵抗が大きくなる。しかし、デバイスのオン抵抗のうち、蓄積型チャネルのｎ型第２領域１２表層の、チャネル抵抗が占める割合が大きい。この為、蓄積型チャネルのｎ型第２領域１２のチャネル抵抗を下げる調整を行なうことで、デバイス全体のオン抵抗の低減が可能となる。
蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化される設定になされている。この為、ゲート電極８に印加された電圧を取り去ると、蓄積型チャネルの第２領域１２がベース領域３から拡がる空乏層によって完全空乏化し、ドレイン電極１１とソース電極１０との間は電気的に絶縁され、スイッチング機能を示す。
本実施例では、蓄積型チャネル領域を第１領域６及び第２領域１２の二つのチャンル領域で形成することにより、単一の濃度でチャネル領域を形成する場合に比べて、（１）チャネル領域のキャリア濃度が高いこと、（２）チャネル領域とゲート絶縁膜との界面における電界強度が弱いこと、及び（３）チャネル領域の膜厚が厚いことの３つの効果によってチャネル抵抗を低減でき、低オン抵抗を示す。
図２Ａより図２Ｆは、実施例１に係る蓄積型ＭＯＳＦＥＴを形成するためのプロセスを説明する為の概略断面図である。ＳｉＣ基板１上に、ｎ−ドリフト層２が積層された基体を準備する。そして、前記ＳｉＣ基板１上の形成されたｎ−ドリフト層２に、イオン注入用マスク材２０をパターニングし、ｐ型ベース領域３を形成するためにＡｌ２１をイオン注入する（工程ａ：図２Ａ）。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ−２としている。これにより、ｐ型ベース領域３は、ドーピング濃度が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度、厚さが０．５〜３．０μｍ程度で形成される。
前記イオン注入用マスク材２０を除去後、ｎ−ドリフト層２及びｐ型ベース領域３の表面上にイオン注入用マスク材２２をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌ２３をイオン注入する（工程ｂ：図２Ｂ）。
イオン注入用マスク材２２を除去後、ｎ−層２、ｐ型ベース領域３及びｐ＋コンタクト領域４の表面上にイオン注入用マスク材２４をパターニングし、ｎ＋ソース領域５を形成するために窒素２５をイオン注入する（工程ｃ：図２Ｃ）。
イオン注入用マスク材２４を除去後、注入されたＡｌ及び窒素を活性化するために１７００℃で熱処理する。熱処理後、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ｎ−ドリフト層２、ｐベース領域３、ｐ＋コンタクト領域４及びｎ＋ソース領域５の表層部に、蓄積型チャネルのｎ−型第１領域６及び蓄積型チャネルのｎ型第２領域１２をエピタキシャル成長させる。成長温度を１６００℃とし、キャリアガスには、水素、原料ガスにはモノシラン及びプロパン、ドーパントガスとして窒素を用いる。成長圧力は１２ｋＰａ、水素流量は４０ｓｌｍ、モノシラン流量は６．６７ｓｃｃｍ、プロパン流量は３．３３ｓｃｃｍとする。成長開始後の窒素流量を０．０７ｓｃｃｍとし、２００秒経過後ただちに窒素流量を２ｓｃｃｍとしてさらに５０秒成長させることで、不純物濃度が３×１０１５ｃｍ−３、膜厚が２００ｎｍの蓄積型チャネルのｎ−型第１領域６と、不純物濃度が５×１０１６ｃｍ−３、膜厚が５０ｎｍの蓄積型チャネルのｎ型第２領域１２を連続的に形成することができる（工程ｄ：図２Ｄ）。この蓄積型チャネル領域の構成は、図１３の膜構成Ｂで示したものである。
次に、１２００℃程度での熱酸化によりゲート絶縁膜７を形成し、多結晶シリコンによりゲート電極８を形成する。この後、ゲート電極８表面に絶縁分離用の層間絶縁膜９を形成する（工程ｅ：図２Ｅ）。
そして、層間絶縁膜９にエッチングマスク材２６をパターニングし、層間絶縁膜９、ゲート絶縁膜７、蓄積型チャネルのｎ型第２領域１２及び蓄積型チャネルのｎー型第１領域６をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する（工程ｆ：図２Ｆ）。最後に図示していないが、マスク材２６を除去後、ｎ＋基板１の表面にドレイン電極１１を形成する。この後、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極１０を形成することにより、図１に示した蓄積型ＭＯＳＦＥＴが完成する。
又、本実施例の構造において、前述した蓄積型チャネルにおける第１領域の膜厚の範囲、１００ｎｍ〜７００ｎｍ、及び不純物濃度の範囲、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲、更に、蓄積型チャネルにおける第２領域の膜厚の範囲、１０ｎｍ〜１００ｎｍ、及び不純物濃度の範囲、１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３の範囲において、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮した設定され、上記と同等の特性を得ることが出来る。
その主な例を示せば、表１の蓄積型チャネルの膜構成例である。
表１
表１
図３は、本発明の蓄積型ＭＯＳＦＥＴの第２の実施例を示す主要部の断面図である。本例は、トレンチ型の蓄積型ＭＯＳＦＥＴの例である。実施例１はプレーナ型のＭＯＳＦＥＴであったが、集積度を上げてオン抵抗を低減するには、トレンチ型が有効である。
本例の主要構成は次の通りである。ｎ＋ＳｉＣ基板１上に、ｎ−ドリフト層２が積層される。このｎ−ドリフト層２の表層部における所定領域にｐベース領域３が形成され、ｐベース領域３内にはｐ＋コンタクト領域４とｎ＋ソース領域５が形成される。
そして、ｐベース領域３及びｎ＋ソース領域５が側壁に接するように、しかも、ｎ−ドリフト層２には、下端がｐベース領域３及びｎ＋ソース領域５以外の領域に達するような深さに、溝部１３が形成されている。又、溝部１３の表面部には、ｎ−蓄積型チャネル第１領域６とｎ蓄積型チャネル第２領域１２が、ｎ＋ソース領域５と接続されて形成される。又、蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化される設定になされていることは言うまでもない。蓄積型チャネルのｎ型第２領域１２の表面部には、ゲート絶縁膜７を介してゲート電極８が配置される。そして、ゲート電極８は、層間絶縁膜９にて覆われている。そしてｐ＋コンタクト領域４及びｎ＋ソース領域５に接するように、ソース電極１０が形成されるとともに、ｎ＋−ＳｉＣ基板１下面には、ドレイン電極１１が形成される。尚、図１と同一部位は同一符号で示した。
本実施例の蓄積型ＭＯＳＦＥＴの動作について説明する。ドレイン電極１１とソース電極１０との間に電圧が印加された状態で、ゲート電極８に正の電圧が印加されると、ｎ蓄積型チャネル第２領域１２の表層に、電子の蓄積層が形成される。その結果、ドレイン電極１１からドレイン領域１、ドリフト層２、蓄積型チャネル第１領域６、蓄積型チャネル第２領域１２、再び蓄積型チャネル第１領域６、そして、ソース領域５を経て、ソース電極１０に電流が流れる。
本実施例では、チャネル領域が、前記ＳｉＣ基板面に対して垂直な溝部１３に沿って形成されている。そのため、チャネル領域が基板面に対して、平行に形成されている実施例１と比べて、単位セルを小さくできる。このために、実施例１の例と比べて、半導体装置の集積度が上がり、単位セルを小さいことに起因して、低いオン抵抗を示す。
ゲート電極８に印加された電圧を取り去ると、蓄積型チャネル第２領域１２がベース領域３から拡がる空乏層によって完全空乏化し、ドレイン電極１１とソース電極１０との間は電気的に絶縁され、スイッチング機能を示す。
図４Ａより図４Ｆは実施例２の蓄積型ＭＯＳＦＥＴを形成するためのプロセスを説明するための概略断面図である。ｎ＋型ＳｉＣ基板１（以下、ＳｉＣ基板１と略称する）上に、ｎ−ドリフト層２が積層された基体を準備する。ｎ−層２にｐベース領域３を形成するために、Ａｌ２７をイオン注入する（工程ａ：図４Ａ）。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ−２としている。これにより、ｐベース領域３は、ドーピング濃度が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度、厚さが０．５〜３．０μｍ程度で形成される。ｐベース領域３にイオン注入用マスク材２８をパターニングし、ｐ＋コンタクト領域４を形成するためにＡｌ２９をイオン注入する（工程ｂ：図４Ｂ）。
イオン注入用マスク材２８を除去後、ｐ＋コンタクト領域４にイオン注入用マスク材３０をパターニングし、ｎ＋ソース領域５を形成するために窒素３１をイオン注入する（工程ｃ：図４Ｃ）。
イオン注入用マスク材３０を除去後、注入されたＡｌ及び窒素を活性化するために１７００℃で熱処理する。熱処理後、ｐ＋コンタクト領域４及びｎ＋ソース領域５上にエッチングマスク材３２をパターニングし、ドライエッチによりトレンチ１３を形成する（工程ｄ：図４Ｄ）。尚、このトレンチの仕様は、特に、デバイスの集積度などを考慮して設定される。通例、トレンチの幅は数μｍの幅が多用される。トレンチの深さも勿論、積層される半導体層の厚みなどを考慮して設定されるが、多くは１μｍから２μｍ程度である。
トレンチ形成後、ＬＰＣＶＤによりｎ−層２、ｐベース領域３、ｐ＋コンタクト領域４及びｎ＋ソース領域５の表層部にｎ−蓄積型チャネル第１領域６及びｎ蓄積型チャネル第２領域１２をエピタキシャル成長させる。成長温度を１６００℃とし、キャリアガスには水素、原料ガスにはモノシラン及びプロパン、ドーパントガスとして窒素を用いる。成長圧力は１２ｋＰａ、水素流量は４０ｓｌｍ、モノシラン流量は６．６７ｓｃｃｍ、プロパン流量は３．３３ｓｃｃｍとする。成長開始後の窒素流量を０．０７ｓｃｃｍとし、２００秒経過後ただちに窒素流量を２ｓｃｃｍとしてさらに５０秒成長させることで、図１３の膜構成Ｂで示した、濃度が３×１０１５ｃｍ−３、膜厚が２００ｎｍのｎー蓄積型チャネル第１領域６と濃度が５×１０１６ｃｍ−３、膜厚が５０ｎｍのｎ蓄積型チャネル第２領域１２を連続的に形成することができる（工程ｅ：図４Ｅ）。
次に、１２００℃程度での熱酸化によりゲート絶縁膜７を形成し、多結晶シリコンによりゲート電極８を形成する。この後、ゲート電極８表面に絶縁分離用の層間絶縁膜９を形成する（工程ｆ：図４Ｆ）。その後の工程は実施例１の工程ｆと同様であり、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を開口する。その後、ｎ＋基板１の表面にドレイン電極１１を形成する。そして、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓に、ソース電極１０を形成することにより、図３に示した実施例２の蓄積型ＭＯＳＦＥＴが完成する。
本実施例の構造においても、前述した蓄積型チャネルにおける第１領域の膜厚の範囲、１００ｎｍ〜７００ｎｍ、及び不純物濃度の範囲、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲、更に、蓄積型チャネルにおける第２領域の膜厚の範囲、１０ｎｍ〜１００ｎｍ、及び不純物濃度の範囲、１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３の範囲において、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮した設定され、上記と同等の特性を得ることが出来る。前述の表１の蓄積型チャネルの膜構成例の適用によって、同等の特性を得ることが出来た。
図５は、本発明の蓄積型ＭＯＳＦＥＴの第３の実施例を示す主要部の断面図である。本例は実施例１及び実施例２における製造工程の簡略化を図る構成である。図５において、これまでの例と同じ部位は同じ符号をもって示した。
即ち、実施例１及び実施例２では、不純物を活性化するための１７００℃での熱処理後に、ｎ−蓄積型チャネル第１領域６とｎ蓄積型チャネル第２領域１２をエピタキシャル成長させていた。そのため、ｐ＋コンタクト領域４及びｎ＋ソース領域５を先に形成していなければならない。従って、ｐ＋コンタクト領域４及びｎ＋ソース領域５上にコンタクト窓を開口するときに、ｎー蓄積型チャネル第１領域６及びｎ蓄積型チャネル第２領域１２をドライエッチする必要がある。しかし、この工程ではドライエッチの終点判定ができないため、条件出しに時間がかかるという難点があった。
本実施例では、ｎー蓄積型チャネル第１領域６とｎ蓄積型チャネル第２領域１２をエピタキシャル成長させた後に、ｐ＋コンタクト領域４及びｎ＋ソース領域５を形成する。この為、ｐ＋コンタクト領域４及びｎ＋ソース領域５上にコンタクト窓を開口する工程が、ＳｉＣ上の絶縁膜をドライエッチする工程である。この工程では、絶縁物層のドライエッチの為、終点判定が容易にできるために、工程が簡素化できるという利点がある。
尚、その他の構成、製造方法は、これまでの実施例と同様である。
図６Ａより図６Ｄは実施例３の蓄積型ＭＯＳＦＥＴを形成するためのプロセスを説明するための概略断面図である。実施例１で示した図２Ａと同様にして、ＳｉＣ半導体基板上に形成されたｎ−ドリフト層２内に、ｐベース領域３を形成する。この後、ＬＰＣＶＤにより、ｎ−層２及びｐベース領域３の表面部に、ｎ−蓄積型チャネル第１領域６及びｎ蓄積型チャネル第２領域１２をエピタキシャル成長させる。成長温度を１６００℃とし、キャリアガスには水素、原料ガスにはモノシラン及びプロパン、ドーパントガスとして窒素を用いる。成長圧力は１２ｋＰａ、水素流量は４０ｓｌｍ、モノシラン流量は６．６７ｓｃｃｍ、プロパン流量は３．３３ｓｃｃｍとする。成長開始後の窒素流量を０．０７ｓｃｃｍとし、２００秒経過後ただちに窒素流量を２ｓｃｃｍとしてさらに５０秒成長させることで、図１３の膜構成Ｂで示した、濃度が３×１０１５ｃｍ−３、膜厚が２００ｎｍのｎー蓄積型チャネル第１領域６と濃度が５×１０１６ｃｍ−３、膜厚が５０ｎｍのｎ蓄積型チャネル第２領域１２を連続的に形成することができる（工程ａ：図６Ａ）。
次に、ｎ蓄積型チャネル第２領域１２にイオン注入用マスク材３３をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌ３４をイオン注入する（工程ｂ：図６Ｂ）。
イオン注入用マスク材３３を除去後、ｐ＋コンタクト領域４及びｎ蓄積型チャネル第２領域１２にイオン注入用マスク材３５をパターニングし、ｎ＋ソース領域５を形成するために窒素３６をイオン注入する（工程ｃ：図６Ｃ）。
イオン注入用マスク材３５を除去後、注入されたＡｌ及び窒素を活性化するために１７００℃で熱処理する。熱処理後、実施例１で示した図２Ｅと同様にゲート絶縁膜７、ゲート電極８及び層間絶縁膜９を形成する。そして、層間絶縁膜９にエッチングマスク材３７をパターニングする。このパターンを用いて、層間絶縁膜９及びゲート絶縁膜７をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。絶縁膜のドライエッチのみでコンタクト窓が開口できるためドライエッチの終点判定が可能で、工程が容易である（工程ｄ：図６Ｄ）。その後の工程は図示していないが、通例の工程である。即ち、ｎ＋基板１の表面にドレイン電極１１を形成し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極１０を形成することにより、図５に示した実施例３の蓄積型ＭＯＳＦＥＴが完成する。
本実施例の構造においても、前述した蓄積型チャネルにおける第１領域の膜厚の範囲、１００ｎｍ〜７００ｎｍ、及び不純物濃度の範囲、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲、更に、蓄積型チャネルにおける第２領域の膜厚の範囲、１０ｎｍ〜１００ｎｍ、及び不純物濃度の範囲、１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３の範囲において、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮した設定され、上記と同等の特性を得ることが出来る。又、前述の表１の蓄積型チャネルの膜構成例の適用によっても、同等の特性を得ることが出来た。
図７は、本発明の蓄積型ＭＯＳＦＥＴの第４の実施例を示す主要部の断面図である。トレンチ型蓄積型ＭＯＳＦＥＴに対して工程の簡略化を図るものである。
実施例３と同様にｎ−蓄積型チャネル第１領域６とｎ蓄積型チャネル第２領域１２をエピタキシャル成長させた後にｐ＋コンタクト領域４及びｎ＋ソース領域５を形成する工程をトレンチ型の蓄積型ＭＯＳＦＥＴに適用する。実施例３と同様に、ｐ＋コンタクト領域４及びｎ＋ソース領域５上にコンタクト窓を開口する工程が、ＳｉＣ上の絶縁膜をドライエッチする工程であるために終点判定ができ、終点判定ができない実施例２に比べて工程が簡素化できるという効果がある。又、本実施例はトレンチ型としたため、プレーナ型の実施例３に比べて、単位セルの集積度が上がり、デバイスのオン抵抗を低減できる。
尚、その他の構成、製造方法は、これまでの実施例と同様である。又、トレンチの仕様も前述の例と同様であり、デバイスの集積度などを考慮して設定される。通例、トレンチの幅は数μｍの幅が多用される。トレンチの深さも勿論、積層される半導体層の厚みなどを考慮して設定されるが、多くは１μｍから２μｍ程度である。
図８Ａより図８Ｄは、実施例４の蓄積型ＭＯＳＦＥＴを形成するための概略プロセスである。実施例２で示した図４Ａと同様にしてｐベース領域３を形成した後、ｐベース領域３上にエッチング用マスク材３８をパターニングし、ドライエッチによりトレンチ１３を形成する（工程ａ：図８Ａ）。
トレンチ１３の形成後、ＬＰＣＶＤによりｎ−層２及びｐベース領域３の表面部にｎ−蓄積型チャネル第１領域６及びｎ蓄積型チャネル第２領域１２をエピタキシャル成長させる。成長温度を１６００℃とし、キャリアガスには水素、原料ガスにはモノシラン及びプロパン、ドーパントガスとして窒素を用いる。成長圧力は１２ｋＰａ、水素流量は４０ｓｌｍ、モノシラン流量は６．６７ｓｃｃｍ、プロパン流量は３．３３ｓｃｃｍとする。成長開始後の窒素流量を０．０７ｓｃｃｍとし、２００秒経過後ただちに窒素流量を２ｓｃｃｍとしてさらに５０秒成長させることで、図１３の膜構成Ｂで示した、濃度が３×１０１５ｃｍ−３、膜厚が２００ｎｍのｎー蓄積型チャネル第１領域６と濃度が５×１０１６ｃｍ−３、膜厚が５０ｎｍのｎ蓄積型チャネル第２領域１２を連続的に形成することができる（工程ｂ：図８Ｂ）。
次に、ｎ蓄積型チャネル第２領域１２にイオン注入用マスク材３９をパターニングし、ｐ＋コンタクト領域４を形成するためにＡｌ４０をイオン注入する（工程ｃ：図８Ｃ）。マスク材３９を除去後、ｐ＋コンタクト領域４及びｎ蓄積型チャネル第２領域１２にイオン注入用マスク材４１をパターニングし、ｎ＋ソース領域５を形成するために窒素４２をイオン注入する（工程ｄ：図８Ｄ）。その後の工程は図示していないが、マスク材４１を除去後、注入されたＡｌ及び窒素を活性化するために１７００℃で熱処理する。熱処理後、実施例２で示した図４Ｆと同様にゲート絶縁膜７、ゲート電極８及び層間絶縁膜９を形成する。そして、層間絶縁膜９及びゲート絶縁膜７をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。絶縁膜のドライエッチのみでコンタクト窓が開口できるため、工程が容易である。その後、ｎ＋基板１の表面にドレイン電極１１を形成し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極１０を形成することにより、図７に示した実施例４の蓄積型ＭＯＳＦＥＴが完成する。
本実施例の構造においても、前述した蓄積型チャネルにおける第１領域の膜厚の範囲、１００ｎｍ〜７００ｎｍ、及び不純物濃度の範囲、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲、更に、蓄積型チャネルにおける第２領域の膜厚の範囲、１０ｎｍ〜１００ｎｍ、及び不純物濃度の範囲、１×１０１６ｃｍ−３〜２×１０１７ｃｍ−３の範囲において、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮した設定において、上記と同等の特性を得ることが出来る。前述の表１の蓄積型チャネルの膜構成例の適用によっても、同等の特性を得ることが出来る。
図９は、本発明蓄積型ＭＯＳＦＥＴの第５の実施例を示す主要部の断面図である。本例は、デバイスのオン抵抗を、これまでの例より更に減少させ得る構成例である。
即ち、本例は、アキュームレーション領域の不純物濃度を、ドリフト層や蓄積型チャネル領域などより高くすることで、アキュームレーション抵抗、ひいてはオン抵抗を更に減少させる形態である。即ち、実施例１及び実施例３では、アキュームレーション領域に蓄積型チャネルのｎ−型第１領域６があるため、アキュームレーション抵抗が増大してしまう。しかし、本実施例ではアキュームレーション領域に、例えば、窒素をイオン注入して不純物濃度を上げることでアキュームレーション抵抗の増大を抑えることができ、更なるオン抵抗の低減が可能である。
尚、その他の構成、製造方法は、これまでの実施例と同様である。
図１０は実施例５の蓄積型ＭＯＳＦＥＴを形成するための概略プロセスを示す断面図である。実施例３で示した図６Ａ及び図６Ｂと同じ工程で、ｐベース領域３、蓄積型チャネルのｎー型第１領域６、蓄積型チャネルのｎ型第２領域１２及びｐ＋コンタクト領域４を形成する。ｎ＋ソース領域５を形成すると同時に、ｎ＋型アキュームレーション領域４５を形成する。このため、ｐ＋コンタクト領域４及び蓄積型チャネのｎ型第２領域１２にイオン注入用マスク材４３をパターニングし、窒素４４をイオン注入する（工程ａ：図１０）。このように、本例では、ｎ＋ソース領域５とｎ＋型アキュームレーション領域４５を同時に形成するため、実施例３と同じ工程数で実現できる。尚、ｎ＋型アキュームレーション領域は、通例、３００ｎｍから５００ｎｍ程度の深さを用いるが、デバイスの耐圧を考慮して設定される。
本実施例の蓄積型ＭＯＳＦＥＴの動作について説明する。ドレイン電極１１とソース電極１０との間に電圧が印加された状態で、ゲート電極８に正の電圧が印加されると、ｎ蓄積型チャネル第２領域１２の表層に電子の蓄積層が形成される。その結果、ドレイン電極１１からドレイン領域１、ドリフト層２、アキュームレーション領域４５、蓄積型チャネル第２領域１２、ソース領域５を経て、ソース電極１０に電流が流れる。本実施例ではアキュームレーション領域４５の不純物濃度が高濃度であるため、実施例３と比べてアキュームレーション抵抗が低く、実施例３と比べて低いオン抵抗を示す。さらに、本例の工程を用いれば、アキュームレーション領域４５を形成するための工程数の増加はなく、実施例３と同じ工程数で実施例３よりも低いオン抵抗を実現できる。また、ゲート電極８に印加された電圧を取り去ると、蓄積型チャネル第２領域１２がベース領域３から拡がる空乏層によって完全空乏化し、ドレイン電極１１とソース電極１０との間は電気的に絶縁され、スイッチング機能を示す。
本実施例の構造においても、基本的に前述した蓄積型チャネルにおける第１領域の膜厚及び不純物濃度の範囲、更に、第２領域の膜厚及び不純物濃度の範囲において、デバイスの耐圧、オン抵抗、蓄積型となすべき空乏層の伸びなどを考慮した設定がされ、上記と同等の特性を得ることが出来る。
以上、本願発明を詳細に説明したが、以下に主な発明の形態を列挙する。
（１）第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域、前記ソース領域及び前記ドリフト層の上にエピタキシャル成長された第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域、前記ソース領域及び前記ドリフト層の各層の表面或いは表面の一部に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域、前記ソース領域及び前記ドリフト層の上にエピタキシャル成長された第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域、前記ソース領域及び前記ドリフト層の各層の表面或いは表面の一部に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（２）第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域及び前記ドリフト層の上にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の側面に接し、且つ前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域及び前記ドリフト層上に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域及び前記ドリフト層の上にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の側面に接し、且つ前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域及び前記ドリフト層上に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（３）第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域上に設けられた第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域及び前記ソース領域の側壁に接し、且つ下端が前記ベース領域及び前記ソース領域以外の半導体領域に達するように、前記ドリフト層内に設けられた溝部と、
少なくとも前記溝部の表面部にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜に接するように設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記溝部の表面上に形成された第１領域と、前記第１領域以外の領域である第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域上に設けられた第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域及び前記ソース領域の側壁に接し、且つ下端が前記ベース領域及び前記ソース領域以外の半導体領域に達するように、前記ドリフト層内に設けられた溝部と、
少なくとも前記溝部の表面部にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜に接するように設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記溝部の表面上に形成された第１領域と、前記第１領域以外の領域である第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（４）前項（３）に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記溝部は、前記ベース領域の側壁に接し、且つ下端が前記ベース領域以外の領域に達するように、前記ドリフト層内に設けられ、
前記溝部の表面にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記ソース領域が、前記蓄積型チャネル領域の側面及び前記ベース領域の上面に形成された、第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣ領域として構成され、
前記ゲート絶縁膜が、前記蓄積型チャネル領域の表面上及び前記ソース領域の側面を覆って形成されていることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記溝部は、前記ベース領域の側壁に接し、且つ下端が前記ベース領域以外の領域に達するように、前記ドリフト層内に設けられ、
前記溝部の表面にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記ソース領域が、前記蓄積型チャネル領域の側面及び前記ベース領域の上面に形成された、第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣ領域として構成され、
前記ゲート絶縁膜が、前記蓄積型チャネル領域の表面上及び前記ソース領域の側面を覆って形成されていることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（５）前項（２）に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域が、第１導電型且つ前記蓄積型チャネルの第２領域よりも高い不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域が、第１導電型且つ前記蓄積型チャネルの第２領域よりも高い不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（６）前項（５）に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域の不純物濃度が、前記ソース領域と同じ不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域の不純物濃度が、前記ソース領域と同じ不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
（７）前項（１）より（６）に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
１：ｎ＋型ＳｉＣ基板、２：ｎ−型ドリフト層、３：ｐ型ベース領域、４：ｐ＋型コンタクト領域、５：ｎ＋型ソース領域、６：蓄積型チャネルのｎ−型第１領域、７：ゲート絶縁膜、８：ゲート電極、１０：ソース電極、１１：ドレイン電極、１２：蓄積型チャネルのｎ型第２領域、４５：ｎ＋型アキュームレーション領域。
Claims (10)
- 第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域、前記ソース領域及び前記ドリフト層の上にエピタキシャル成長された第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域、前記ソース領域及び前記ドリフト層の各層の表面或いは表面の一部に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域及び前記ドリフト層の上にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域の側面に接し、且つ前記ベース領域内に形成された第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記蓄積型チャネル領域の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記ベース領域及び前記ドリフト層上に形成された第１領域と、前記第１領域以外の領域で前記ゲート絶縁膜と接する第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 第１導電型のＳｉＣからなるドレイン領域と、
前記ドレイン領域に接し、第１導電型且つ前記ドレイン領域より低不純物濃度のＳｉＣからなるドリフト層と、
前記ドリフト層内に設けられた第２導電型のＳｉＣからなるベース領域と、
前記ベース領域上に設けられた第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣからなるソース領域と、
前記ベース領域及び前記ソース領域の側壁に接し、且つ下端が前記ベース領域及び前記ソース領域以外の半導体領域に達するように、前記ドリフト層内に設けられた溝部と、
少なくとも前記溝部の表面部にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記蓄積型チャネル領域に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜に接するように設けられたゲート電極と、
前記ドレイン領域に接続されるドレイン電極と、
少なくとも前記ソース領域に接続されるソース電極と、を備え、
前記蓄積型チャネル領域は、前記溝部の表面上に形成された第１領域と、前記第１領域以外の領域である第２領域と、を有し、
前記第２領域の不純物濃度は、前記第１領域の不純物濃度よりも高く、
前記蓄積型チャネルの第２領域は、前記ゲート電極に電圧を印加していない状態において、前記ベース領域から伸びる空乏層と、前記ゲート絶縁膜から伸びる空乏層によって空乏化していることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項３に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記溝部は、前記ベース領域の側壁に接し、且つ下端が前記ベース領域以外の領域に達するように、前記ドリフト層内に設けられ、
前記溝部の表面にエピタキシャル成長され、第１導電型のＳｉＣからなる蓄積型チャネル領域と、
前記ソース領域が、前記蓄積型チャネル領域の側面及び前記ベース領域の上面に形成された、第１導電型且つ前記ドリフト層より高不純物濃度のＳｉＣ領域として構成され、
前記ゲート絶縁膜が、前記蓄積型チャネル領域の表面上及び前記ソース領域の側面を覆って形成されていることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項２に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域が、第１導電型且つ前記蓄積型チャネルの第２領域よりも高い不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項５に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネルの第１領域及び第２領域内の、前記ベース領域上以外の一部または全部の領域の不純物濃度が、前記ソース領域と同じ不純物濃度であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項１に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項２に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項３に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。 - 請求項４に記載の蓄積型絶縁ゲート型電界効果型トランジスタにおいて、
前記蓄積型チャネル第２領域の膜厚が１０ｎｍ以上１００ｎｍ以下、不純物濃度が１×１０１６以上２×１０１７ｃｍ−３以下であることを特徴とする蓄積型絶縁ゲート型電界効果型トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009040720A JP2012114104A (ja) | 2009-02-24 | 2009-02-24 | 蓄積型絶縁ゲート型電界効果型トランジスタ |
| PCT/JP2010/001193 WO2010098076A1 (ja) | 2009-02-24 | 2010-02-23 | 蓄積型絶縁ゲート型電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009040720A JP2012114104A (ja) | 2009-02-24 | 2009-02-24 | 蓄積型絶縁ゲート型電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012114104A true JP2012114104A (ja) | 2012-06-14 |
Family
ID=42665294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009040720A Pending JP2012114104A (ja) | 2009-02-24 | 2009-02-24 | 蓄積型絶縁ゲート型電界効果型トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2012114104A (ja) |
| WO (1) | WO2010098076A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007310A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| US8847238B2 (en) | 2012-11-09 | 2014-09-30 | Panasonic Corporation | Semiconductor device which can withstand high voltage or high current and method for fabricating the same |
| CN104347699A (zh) * | 2013-08-05 | 2015-02-11 | 首尔半导体株式会社 | 氮化物系场效应晶体管及其制造方法 |
| JP2016152319A (ja) * | 2015-02-18 | 2016-08-22 | 三菱電機株式会社 | 電力用半導体装置 |
| US9496332B1 (en) * | 2015-09-02 | 2016-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2018125544A (ja) * | 2013-08-08 | 2018-08-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 縦型パワートランジスタデバイス |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| WO2021038787A1 (ja) * | 2019-08-29 | 2021-03-04 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011061918A1 (ja) * | 2009-11-17 | 2011-05-26 | パナソニック株式会社 | 半導体素子及びその製造方法 |
| US8815721B2 (en) * | 2010-12-17 | 2014-08-26 | General Electric Company | Semiconductor device and method of manufacturing the same |
| EP2843708A1 (en) * | 2013-08-28 | 2015-03-04 | Seoul Semiconductor Co., Ltd. | Nitride-based transistors and methods of fabricating the same |
| US10424660B2 (en) | 2017-12-21 | 2019-09-24 | Cree, Inc. | Power silicon carbide based MOSFET transistors with improved short circuit capabilities and methods of making such devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309262A (ja) * | 2002-04-17 | 2003-10-31 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP4645034B2 (ja) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP4532853B2 (ja) * | 2003-06-13 | 2010-08-25 | パナソニック株式会社 | 半導体装置 |
| JP4545800B2 (ja) * | 2006-02-07 | 2010-09-15 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP4450241B2 (ja) * | 2007-03-20 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2009
- 2009-02-24 JP JP2009040720A patent/JP2012114104A/ja active Pending
-
2010
- 2010-02-23 WO PCT/JP2010/001193 patent/WO2010098076A1/ja active Application Filing
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007310A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| US8847238B2 (en) | 2012-11-09 | 2014-09-30 | Panasonic Corporation | Semiconductor device which can withstand high voltage or high current and method for fabricating the same |
| CN104347699A (zh) * | 2013-08-05 | 2015-02-11 | 首尔半导体株式会社 | 氮化物系场效应晶体管及其制造方法 |
| USRE49913E1 (en) | 2013-08-08 | 2024-04-09 | Wolfspeed, Inc. | Vertical power transistor device |
| JP2018125544A (ja) * | 2013-08-08 | 2018-08-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 縦型パワートランジスタデバイス |
| USRE48380E1 (en) | 2013-08-08 | 2021-01-05 | Cree, Inc. | Vertical power transistor device |
| US10950719B2 (en) | 2013-09-20 | 2021-03-16 | Cree, Inc. | Seminconductor device with spreading layer |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| JP2016152319A (ja) * | 2015-02-18 | 2016-08-22 | 三菱電機株式会社 | 電力用半導体装置 |
| US9496332B1 (en) * | 2015-09-02 | 2016-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2021038787A1 (ja) * | 2019-08-29 | 2021-03-04 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
| JPWO2021038787A1 (ja) * | 2019-08-29 | 2021-11-25 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
| JP7127748B2 (ja) | 2019-08-29 | 2022-08-30 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010098076A1 (ja) | 2010-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010098076A1 (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
| JP4843854B2 (ja) | Ｍｏｓデバイス | |
| JP5306193B2 (ja) | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
| US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| US8421151B2 (en) | Semiconductor device and process for production thereof | |
| US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
| US7282739B2 (en) | Silicon carbide semiconductor device | |
| JP6032831B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| US20150179791A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2012164707A (ja) | 半導体装置およびその製造方法 | |
| JP2013214661A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2013222932A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2019101009A1 (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| JP6853977B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP2012243966A (ja) | 半導体装置 | |
| JP4842527B2 (ja) | 半導体装置の製造方法 | |
| JP2018026562A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6844228B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019004010A (ja) | 半導体装置およびその製造方法 | |
| WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
| JP6991476B2 (ja) | 半導体装置 |