CN103295891B - 栅介质层的制作方法、晶体管的制作方法 - Google Patents
栅介质层的制作方法、晶体管的制作方法 Download PDFInfo
- Publication number
- CN103295891B CN103295891B CN201210054234.5A CN201210054234A CN103295891B CN 103295891 B CN103295891 B CN 103295891B CN 201210054234 A CN201210054234 A CN 201210054234A CN 103295891 B CN103295891 B CN 103295891B
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- dielectric layer
- layer
- boundary layer
- aqueous solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种栅介质层的制作方法、晶体管的制作方法，所述栅介质层制作方法包括：利用热生长法在衬底上形成界面层；在界面层上形成高k栅介质层；利用含有O3或含有H2SO4、H2O2的水溶液对界面层或高k栅介质层进行表面处理。本发明利用热生长法形成质量佳的界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层或高k栅介质层进行表面处理，以在界面层或高k栅介质层表面形成大量的适于提高高k栅介质层覆盖率的OH键，使高k栅介质层更容易在界面层上成核，提高了界面层与高k栅介质层之间的界面特性。
Description
技术领域
本发明属于半导体集成电路制造领域，特别是涉及一种栅介质层的制作方法，另外，本发明还涉及一种晶体管的制作方法。
背景技术
自20世纪60年代以来，集成电路制造工艺一直遵循着摩尔定律高速发展。CMOS器件的特征尺寸始终按照一定的比例不断的缩小，而其性能和功耗则不断地得到优化。根据2007年ITRS的预测，在2009年以后，高性能CMOS器件的栅介质层的EOT(EquivalentOxideThickness，等效氧化层厚度)会缩小至1nm以下。在这个尺寸下，传统的SiO2栅介质材料暴露出栅极漏电流过大、可靠性降低、杂质易扩散等严重问题。通过引入高k栅介质材料，增大了栅介质层的物理厚度，从而有效降低了栅极漏电流、降低了杂质扩散。因此，使高k栅介质材料取代传统的SiO2栅介质材料是以CMOS器件为核心的集成电路发展的必然选择。从45nm技术节点开始，CMOS器件中传统的SiO2/多晶硅栅结构将被全新的高k栅介质层/金属栅结构所取代。
然而，使用高k栅介质层的缺点在于，其更容易提供较差品质的界面，如果直接在衬底上形成高k栅介质层，较差品质的界面容易削弱最终形成的半导体器件的电学性能。为此，可在衬底与高k栅介质层之间设置一界面层(interfaciallayer，IL)，该界面层不仅能在衬底和界面层之间提供较佳品质的界面，还能在高k栅介质层和界面层之间提供较佳品质的界面，从而改善了高k栅介质层与衬底之间的界面特性。
由于氧化硅与衬底之间具有良好的界面特性，因此，可将氧化硅(SiO2)用作高k栅介质层与衬底之间的界面层。另外，掺入氮的氧化硅会具有相对较高的介电常数、硼扩散阻挡功能(可以改善PMOS器件的负偏置温度不稳定性，NBTI)及与常规CMOS工艺流程兼容等优点，由于掺入氮的氧化硅具有相对较大的介电常数，这意味着与纯栅氧化层相比，其可以使用较厚的栅介质层，因而可以减少栅极的漏电流，并提高对栅介质层工艺控制的准确性。因此，也可将氮氧化硅(SiON)用作高k栅介质层与衬底之间的界面层。
影响晶体管电学性能及可靠性的因素有很多，例如，界面层及高k栅介质层的质量、界面层与衬底之间的界面特性、界面层与高k栅介质层之间的界面特性。
现有晶体管界面层(IL)的制作方法为热生长法(RapidThermalOxidation，TRO)或化学生长法，具体的可参考于2006年10月4日公开的公开号为1842900的中国专利公开文本。利用热生长法形成的界面层具有较佳的质量，但是它的缺点在于：高k栅介质层很难在其表面成核并在其表面的覆盖率较低，导致界面层与高k栅介质层之间存在大量的界面电荷(interfacecharge)，影响了界面层与高k栅介质层之间的界面特性。而利用化学生长法形成的界面层表面具有大量的OH键，便于高k栅介质层的生长，提高了高k栅介质层的覆盖率，但是它的缺点在于：界面层的质量不佳，且界面层与衬底之间的界面特性较差，导致衬底与界面层之间存在大量的界面电荷。在衬底上形成界面层之后，在界面层上形成高k栅介质层。
由此可见，现有栅介质层的制作方法不能同时兼备界面层质量佳、界面层与衬底之间及界面层与高k栅介质层之间界面特性好的优点，以致影响晶体管的电学性能及可靠性。
发明内容
本发明要解决的问题是提供一种栅介质层的制作方法，利用该方法既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高晶体管的电学性能及可靠性。
为解决上述问题，本发明提供了一种栅介质层的制作方法，所述方法包括：
利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层；
在所述界面层上形成高k栅介质层；
在界面层的制作步骤之后、高k栅介质层的制作步骤之前，利用含有O3或含有H2SO4、H2O2的水溶液对所述界面层进行第一表面处理；
或者，在高k栅介质层的制作过程中，利用含有O3或含有H2SO4、H2O2的水溶液对所述高k栅介质层进行第二表面处理。
可选地，在第一或第二表面处理中，所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。
可选地，在第一或第二表面处理中，所述水溶液中O3的浓度为1ppm～100ppm，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。
可选地，所述界面层的厚度小于
可选地，所述高k栅介质层的介电常数大于8。
可选地，所述高k栅介质层至少包括氧化铪、氮氧化铪、氧化锆、氮氧化锆中的一种。
可选地，所述高k栅介质层的形成方法为原子层沉积法。
可选地，在衬底上形成所述界面层之前，去除衬底表面的天然氧化物。
另外，本发明还提供了一种栅介质层的制作方法，所述制作方法包括：
利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层；
利用含有O3或含有H2SO4、H2O2的水溶液对所述界面层进行第一表面处理；
然后，在所述界面层上形成高k栅介质层，且在制作高k栅介质层的过程中，利用含有O3或含有H2SO4、H2O2的水溶液对所述高k栅介质层进行第二表面处理。
可选地，在第一或第二表面处理中，所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。
可选地，在第一或第二表面处理中，所述水溶液中O3的浓度为1ppm～100ppm，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。
可选地，所述界面层的厚度小于
可选地，所述高k栅介质层的介电常数大于8。
可选地，所述高k栅介质层至少包括氧化铪、氮氧化铪、氧化锆、氮氧化锆中的一种。
可选地，所述高k栅介质层的形成方法为原子层沉积法。
可选地，在衬底上形成所述界面层之前，去除衬底表面的天然氧化物。
另外，本发明还提供了一种晶体管的制作方法，所述方法包括：
提供衬底；
利用如上所述的制作方法在所述衬底上形成栅介质层。
与现有技术相比，本发明的优点在于：
利用热生长法形成质量佳的界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层或高k栅介质层进行表面处理，以在界面层或高k栅介质层表面形成大量的适于提高高k栅介质层覆盖率的OH键，使高k栅介质层更容易在界面层上成核，提高了界面层与高k栅介质层之间的界面特性。
另外，经过含有O3的水溶液处理之后，电容等效厚度会减小，提高了驱动电流，且栅极漏电流的问题也能得到改善；经过含有O3或含有H2SO4、H2O2的水溶液处理之后，等效氧化层厚度、界面陷阱电荷密度会减小，高k栅介质层的原子结合能量会提高，高k栅介质层中氧空穴、体电荷会减少，提高了载流子迁移率，且使PMOS晶体管的阈值电压会减小。
附图说明
图1是本发明栅介质层制作方法的实施例一中栅介质层的制作流程图。
图2是本发明栅介质层制作方法的实施例二中栅介质层的制作流程图。
图3是本发明栅介质层制作方法的实施例三中栅介质层的制作流程图。
图4是经过了含有O3的水溶液处理时栅极漏电流与电容等效厚度(CET)的变化示意图。
图5是经过了含有O3或含有H2SO4、H2O2的水溶液处理时等效氧化层厚度(EOT)、栅极漏电流、界面陷阱电荷密度(DIT)的变化示意图。
具体实施方式
本发明要解决的问题是提供一种栅介质层的制作方法，利用该方法既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高晶体管的电学性能及可靠性。
为解决上述问题，本发明利用热生长法在衬底上形成质量较佳的界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层或高k栅介质层进行表面处理，在O3或H2SO4与H2O2的共同作用下界面层或高k栅介质层的表面性质发生改变并成为富氧层，该富氧层更容易吸附溶液中产生的OH键，使高k栅介质层更容易在界面层上成核，提高了界面层与高k栅介质层之间的界面特性。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
实施例一
图1是本发明栅介质层制作方法的实施例一中栅介质层的制作流程图，如图1所示，所述方法包括：
步骤S100：去除衬底表面的天然氧化物。
步骤S110：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
步骤S120：利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理。
步骤S130：在界面层上形成高k栅介质层。
下面结合图1对本发明栅介质层的制作方法进行详细说明。
首先执行图1中的步骤S100：去除衬底表面的天然氧化物。
当衬底暴露在空气中时，衬底表面将被氧化并形成天然氧化物(nativeoxide)。天然氧化物通常不是半导体器件的理想构成，通常会有杂质嵌入天然氧化物中，并且这些杂质会破坏氧化物的介电特性。例如，金属杂质会使天然氧化物更加导电，由此削弱半导体器件的性能。因此，需将衬底表面的天然氧化物去除，并重新在衬底表面形成没有掺入杂质的氧化物，以作为高k栅介质层与衬底之间的界面层(interfaciallayer，IL)。可利用HF酸溶液去除天然氧化物，然后再用去离子水清洗衬底，并接着烘干。
接着执行图1中的步骤S110：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
如背景技术中指出，高k栅介质层与衬底之间的界面层优选为氧化硅(SiO2)或氮氧化硅(SiON)。通常，界面层的制作方法为热生长法(RapidThermalOxidation，RTO)、化学生长法，由于利用热生长法形成的界面层质量更佳，本发明选择利用热生长法形成界面层。
利用热生长法形成氧化硅(SiO2)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅。
利用热生长法形成氮氧化硅(SiON)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅，然后利用等离子体氮化工艺对氧化硅进行氮化处理，形成氮氧化硅界面层。
界面层不能太厚，否则会削弱高k栅介质层作为栅介质层的优越性。另外，如果界面层太厚，会增加等效氧化层厚度(EquivalentOxideThickness，EOT)，以致减小驱动电流。因此，优选地，氧化硅或氮氧化硅界面层的厚度小于
接着执行图1中的步骤S120：利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理。
虽然利用热生长法形成的界面层质量较佳，但是高k栅介质层很难在其表面成核(nucleation)并在其表面的覆盖率较低，导致界面层与高k栅介质层之间存在大量的界面电荷(interfacecharge)，影响了界面层与高k栅介质层之间的界面特性。故需对界面层进行进一步地处理，以提高高k栅介质层在界面层上的覆盖率，提高界面层与高k栅介质层之间的界面特性。
鉴于此，本发明在形成界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理。实施例一中的第一表面处理是指在湿工作台或喷射处理器等设备中利用具有一定温度的含有O3的水溶液或含有H2SO4、H2O2的水溶液对形成有界面层的衬底进行一段时间的冲洗。
界面层与所述水溶液接触后，在O3或H2SO4与H2O2的共同作用下界面层的表面性质会发生改变，并且界面层的表面会成为富氧层，当界面层为氧化硅时，所述富氧层为Si-O富氧层，当界面层为氮氧化硅时，所述富氧层为Si-O-N富氧层。同时，所述水溶液中的H2O2、水会电离出OH键，所述富氧层使水溶液中的OH键更容易被吸附在界面层的表面，界面层表面的OH键使高k栅介质层更容易在界面层上成核，增加了高k栅介质层在界面层上的覆盖率，提高了界面层与高k栅介质层之间的界面特性。
优选地，所述第一表面处理过程中的工艺参数如下：所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。另外，优选地，所述水溶液中O3的浓度为1ppm～100ppm(1ppm＝1ug/mL)，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。故本发明既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高了晶体管的电学性能及可靠性。
最后执行图1中的步骤S130：在界面层上形成高k栅介质层。
高k栅介质的形成方法包括原子层沉积法(AtomicLayerDeposition，ALD)、金属有机气相沉积法(Metal-OrganicChemicalVaporDeposition，MOCVD)、分子束外延法(MolecularBeamEpitaxy，MBE)、化学气相沉积法(ChemicalVaporDeposition，CVD)或物理气相沉积法(PhysicalVaporDeposition，PVD)。当然，高k栅介质层还可利用本领域普通技术人员所熟知的其它沉积技术形成。在本发明的优选实施例中，高k栅介质层利用原子层沉积法(ALD)形成。
高k栅介质层至少包括氧化铪(hafniumoxide)、氮氧化铪(hafniumsiliconoxide)、氧化锆(zirconiumoxide)、氮氧化锆(zirconiumsiliconoxide)中的一种。当然，高k栅介质层还可包括其它介电常数大于氧化硅介电常数(3.9)的介电材料，例如可在高k栅介质层中掺入一些其它元素，包括Si、La等等。优选地，高k栅介质层的介电常数大于8，以减小栅介质层的等效氧化层厚度(EOT)，提高晶体管的驱动电流。
在界面层上形成高k栅介质层之后，可根据需要对衬底进行退火处理，以进一步地降低其界面陷阱密度(interfacetrapdensity，DIT)。
实施例二
图2是本发明栅介质层制作方法的实施例二中栅介质层的制作流程图，如图2所示，所述方法包括：
步骤S200：去除衬底表面的天然氧化物。
步骤S210：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
步骤S220：在界面层上形成高k栅介质层，且在形成高k栅介质层的过程中，利用含有O3或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理。
下面结合图2对本发明栅介质层的制作方法进行详细说明。
首先执行图2中的步骤S200：去除衬底表面的天然氧化物。
当衬底暴露在空气中时，衬底表面将被氧化并形成天然氧化物(nativeoxide)。天然氧化物通常不是半导体器件的理想构成，通常会有杂质嵌入天然氧化物中，并且这些杂质会破坏氧化物的介电特性。例如，金属杂质会使天然氧化物更加导电，由此削弱半导体器件的性能。因此，需将衬底表面的天然氧化物去除，并重新在衬底表面形成没有掺入杂质的氧化物，以作为高k栅介质层与衬底之间的界面层(interfaciallayer，IL)。可利用HF酸溶液去除天然氧化物，然后再用去离子水清洗衬底，并接着烘干。
接着执行图2中的步骤S210：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
如背景技术中指出，高k栅介质层与衬底之间的界面层优选为氧化硅(SiO2)或氮氧化硅(SiON)。通常，界面层的制作方法为热生长法(RapidThermalOxidation，RTO)、化学生长法，由于利用热生长法形成的界面层质量更佳，本发明选择利用热生长法形成界面层。
利用热生长法形成氧化硅(SiO2)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅。
利用热生长法形成氮氧化硅(SiON)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅，然后利用等离子体氮化工艺对氧化硅进行氮化处理，形成氮氧化硅界面层。
界面层不能太厚，否则会削弱高k栅介质层作为栅介质层的优越性。另外，如果界面层太厚，会增加等效氧化层厚度(EquivalentOxideThickness，EOT)，以致减小驱动电流。因此，优选地，氧化硅或氮氧化硅界面层的厚度小于
最后执行图2中的步骤S220：在界面层上形成高k栅介质层，且在形成高k栅介质层的过程中，利用含有O3或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理。
虽然利用热生长法形成的界面层质量较佳，但是高k栅介质层很难在其表面成核(nucleation)并在其表面的覆盖率较低，导致界面层与高k栅介质层之间存在大量的界面电荷(interfacecharge)，影响了界面层与高k栅介质层之间的界面特性。
故在本发明的实施例二中可对高k栅介质层进行处理，以提高高k栅介质层在界面层上的覆盖率，从而提高界面层与高k栅介质层之间的界面特性。
鉴于此，本发明在界面层上形成高k栅介质层的过程中，利用含有O3的水溶液或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理。实施例二中的第二表面处理是指在湿工作台或喷射处理器等设备中利用具有一定温度的含有O3的水溶液或含有H2SO4、H2O2的水溶液对形成有高k栅介质层的衬底进行一段时间的冲洗。
具体地，在界面层上形成一定厚度(此厚度小于高k栅介质层的预形成厚度)的高k栅介质层之后，对高k栅介质层进行第二表面处理。高k栅介质层与所述水溶液接触后，在O3或H2SO4与H2O2的共同作用下高k栅介质层的表面性质会发生改变，并且高k栅介质层的表面会成为富氧层，当高k栅介质层为氧化铪时，所述富氧层为Hf-O富氧层。同时，所述水溶液中的H2O2、水会电离出OH键，所述富氧层使水溶液中的OH键更容易被吸附在高k栅介质层的表面，高k栅介质层表面的OH键使后续沉积的高k栅介质层更容易在界面层上成核，增加了高k栅介质层在界面层上的覆盖率，从而提高了界面层与高k栅介质层之间的界面特性。
进行所述第二表面处理之后，再继续沉积高k栅介质层直至其厚度达到预形成厚度。当然，在高k栅介质层的制作过程中，第二表面处理的次数可为一次或以上，可实时监测高k栅介质层在界面层上的覆盖率并根据高k栅介质层的厚度以对第二表面处理的次数进行调整。
优选地，所述第二表面处理过程中的工艺参数如下：所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。另外，优选地，所述水溶液中O3的浓度为1ppm～100ppm(1ppm＝1ug/mL)，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。
故本发明既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高了晶体管的电学性能及可靠性。
高k栅介质的形成方法包括原子层沉积法(AtomicLayerDeposition，ALD)、金属有机气相沉积法(Metal-OrganicChemicalVaporDeposition，MOCVD)、分子束外延法(MolecularBeamEpitaxy，MBE)、化学气相沉积法(ChemicalVaporDeposition，CVD)或物理气相沉积法(PhysicalVaporDeposition，PVD)。当然，高k栅介质层还可利用本领域普通技术人员所熟知的其它沉积技术形成。在本发明的优选实施例中，高k栅介质层利用原子层沉积法(ALD)形成。
高k栅介质层至少包括氧化铪(hafniumoxide)、氮氧化铪(hafniumsiliconoxide)、氧化锆(zirconiumoxide)、氮氧化锆(zirconiumsiliconoxide)中的一种。当然，高k栅介质层还可包括其它介电常数大于氧化硅介电常数(3.9)的介电材料，例如可在高k栅介质层中掺入一些其它元素，包括Si、La等等。优选地，高k栅介质层的介电常数大于8，以减小栅介质层的等效氧化层厚度(EOT)，提高晶体管的驱动电流。
在界面层上形成高k栅介质层之后，可根据需要对衬底进行退火处理，以进一步地降低其界面陷阱密度(interfacetrapdensity，DIT)。
实施例三
图3是本发明栅介质层制作方法的实施例三中栅介质层的制作流程图，如图3所示，所述方法包括：
步骤S300：去除衬底表面的天然氧化物。
步骤S310：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
步骤S320：利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理。
步骤S330：在界面层上形成高k栅介质层，且在形成高k栅介质层的过程中，利用含有O3或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理。
下面结合图3对本发明栅介质层的制作方法进行详细说明。
首先执行图3中的步骤S300：去除衬底表面的天然氧化物。
当衬底暴露在空气中时，衬底表面将被氧化并形成天然氧化物(nativeoxide)。天然氧化物通常不是半导体器件的理想构成，通常会有杂质嵌入天然氧化物中，并且这些杂质会破坏氧化物的介电特性。例如，金属杂质会使天然氧化物更加导电，由此削弱半导体器件的性能。因此，需将衬底表面的天然氧化物去除，并重新在衬底表面形成没有掺入杂质的氧化物，以作为高k栅介质层与衬底之间的界面层(interfaciallayer，IL)。可利用HF酸溶液去除天然氧化物，然后再用去离子水清洗衬底，并接着烘干。
接着执行图3中的步骤S310：利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层。
如背景技术中指出，高k栅介质层与衬底之间的界面层优选为氧化硅(SiO2)或氮氧化硅(SiON)。通常，界面层的制作方法为热生长法(RapidThermalOxidation，RTO)、化学生长法，由于利用热生长法形成的界面层质量更佳，本发明选择利用热生长法形成界面层。
利用热生长法形成氧化硅(SiO2)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅。
利用热生长法形成氮氧化硅(SiON)界面层的工艺可包括：利用熔炉、焙烤站等快速热处理装置，在O2或H2O和H2气体中，对衬底进行加热，以在衬底表面生长一层厚度小于的氧化硅，然后利用等离子体氮化工艺对氧化硅进行氮化处理，形成氮氧化硅界面层。
界面层不能太厚，否则会削弱高k栅介质层作为栅介质层的优越性。另外，如果界面层太厚，会增加等效氧化层厚度(EquivalentOxideThickness，EOT)，以致减小驱动电流。因此，优选地，氧化硅或氮氧化硅界面层的厚度小于
接着执行图3中的步骤S320：利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理。
虽然利用热生长法形成的界面层质量较佳，但是高k栅介质层很难在其表面成核(nucleation)并在其表面的覆盖率较低，导致界面层与高k栅介质层之间存在大量的界面电荷(interfacecharge)，影响了界面层与高k栅介质层之间的界面特性。故需对界面层进行进一步地处理，以提高高k栅介质层在界面层上的覆盖率，提高界面层与高k栅介质层之间的界面特性。
鉴于此，本发明在形成界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层进行第一表面处理，其是指在湿工作台或喷射处理器等设备中利用具有一定温度的含有O3的水溶液或含有H2SO4、H2O2的水溶液对形成有界面层的衬底进行一段时间的冲洗。
界面层与所述水溶液接触后，在O3或H2SO4与H2O2的共同作用下界面层的表面性质会发生改变，并且界面层的表面会成为富氧层，当界面层为氧化硅时，所述富氧层为Si-O富氧层，当界面层为氮氧化硅时，所述富氧层为Si-O-N富氧层。同时，所述水溶液中的H2O2、水会电离出OH键，所述富氧层使水溶液中的OH键更容易被吸附在界面层的表面，界面层表面的OH键使高k栅介质层更容易在界面层上成核，增加了高k栅介质层在界面层上的覆盖率，提高了界面层与高k栅介质层之间的界面特性。
优选地，所述第一表面处理过程中的工艺参数如下：所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。另外，优选地，所述水溶液中O3的浓度为1ppm～100ppm(1ppm＝1ug/mL)，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。故本发明既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高了晶体管的电学性能及可靠性。
最后执行图3中的步骤S330：在界面层上形成高k栅介质层，且在形成高k栅介质层的过程中，利用含有O3或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理。
虽然界面层经过了第一表面处理之后，高k栅介质层在界面层上的覆盖率有所提高，但为了使高k栅介质层在界面层上的覆盖率有更大程度的提高，本发明在界面层上形成高k栅介质层的过程中，还会利用含有O3的水溶液或含有H2SO4、H2O2的水溶液对高k栅介质层进行第二表面处理，其指在湿工作台或喷射处理器等设备中利用具有一定温度的含有O3的水溶液或含有H2SO4、H2O2的水溶液对形成有高k栅介质层的衬底进行一段时间的冲洗。
具体地，在界面层上形成一定厚度(此厚度小于高k栅介质层的预形成厚度)的高k栅介质层之后，对高k栅介质层进行表面处理。高k栅介质层与所述水溶液接触后，在O3或H2SO4与H2O2的共同作用下高k栅介质层的表面性质会发生改变，并且高k栅介质层的表面会成为富氧层，当高k栅介质层为氧化铪时，所述富氧层为Hf-O富氧层。同时，所述水溶液中的H2O2、水会电离出OH键，所述富氧层使水溶液中的OH键更容易被吸附在高k栅介质层的表面，高k栅介质层表面的OH键使后续沉积的高k栅介质层更容易在界面层上成核，增加了高k栅介质层在界面层上的覆盖率，从而提高了界面层与高k栅介质层之间的界面特性。
进行所述第二表面处理之后，再继续沉积高k栅介质层直至其厚度达到预形成厚度。当然，在高k栅介质层的制作过程中，第二表面处理的次数可为一次或以上，可实时监测高k栅介质层在界面层上的覆盖率并根据高k栅介质层的厚度以对第二表面处理的次数进行调整。
优选地，所述第二表面处理过程中的工艺参数如下：所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。另外，优选地，所述水溶液中O3的浓度为1ppm～100ppm(1ppm＝1ug/mL)，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1∶0.5～10∶1的体积比混合而成。故本发明既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高了晶体管的电学性能及可靠性。
高k栅介质的形成方法包括原子层沉积法(AtomicLayerDeposition，ALD)、金属有机气相沉积法(Metal-OrganicChemicalVaporDeposition，MOCVD)、分子束外延法(MolecularBeamEpitaxy，MBE)、化学气相沉积法(ChemicalVaporDeposition，CVD)或物理气相沉积法(PhysicalVaporDeposition，PVD)。当然，高k栅介质层还可利用本领域普通技术人员所熟知的其它沉积技术形成。在本发明的优选实施例中，高k栅介质层利用原子层沉积法(ALD)形成。
高k栅介质层至少包括氧化铪(hafniumoxide)、氮氧化铪(hafniumsiliconoxide)、氧化锆(zirconiumoxide)、氮氧化锆(zirconiumsiliconoxide)中的一种。当然，高k栅介质层还可包括其它介电常数大于氧化硅介电常数(3.9)的介电材料，例如可在高k栅介质层中掺入一些其它元素，包括Si、La等等。优选地，高k栅介质层的介电常数大于8，以减小栅介质层的等效氧化层厚度(EOT)，提高晶体管的驱动电流。
在界面层上形成高k栅介质层之后，可根据需要对衬底进行退火处理，以进一步地降低其界面陷阱密度(interfacetrapdensity，DIT)。
与此同时，本发明还提供了一种晶体管的制作方法，其制作方法包括：
提供衬底，在衬底中形成隔离结构，例如浅沟槽隔离结构(ShallowTrenchIsolation，STI)。浅沟槽隔离结构可借助干法刻蚀在衬底中形成沟槽，然后在沟槽中填充介电材料形成。
然后开始利用上述栅介质层的制作方法在衬底上制备栅介质层，所述栅介质层包括界面层、位于界面层上方的高k栅介质层。
然后开始制备栅极堆叠结构：首先，在高k栅介质层上形成栅极材料，所述栅极材料可包括一层或多层导电材料，然后在栅极材料上形成多晶硅覆盖层(cappinglayer)，接着，在多晶硅覆盖层上形成图形化光刻胶层，以光刻胶层为掩模，对多晶硅覆盖层、栅极材料、高k栅介质层、界面层进行图形化处理，形成栅极堆叠结构。
栅极堆叠结构形成之后，通过离子注入等工艺在栅极堆叠结构的两侧形成晶体管的源极、漏极，源极、漏极之间的衬底区域构成晶体管的沟道，源极、漏极、沟道上方的栅介质层、栅极堆叠结构构成晶体管。
利用上述制作方法形成晶体管之后，发明人对晶体管进行了多个不同方面的测试，以比较由本发明制作方法形成的晶体管与由现有制作方法形成的晶体管(在栅介质层的制作过程中不进行表面处理步骤)的性能差别，从而证明本发明的可行性。
图4是经过了含有O3的水溶液处理时栅极漏电流与电容等效厚度(CET)的变化示意图，其中横坐标表征电容等效厚度(CET)、纵坐标表征栅极漏电流，坐标点10a、10b、10c表征没有经过含有O3的水溶液处理时(即为晶体管现有制作方法)电容等效厚度与栅极漏电流之间的关系，曲线10是对由现有制作方法(没有经过含有O3的水溶液处理)形成的晶体管所测得的电容等效厚度与栅极漏电流之间的关系曲线，如图4中所示，电容等效厚度与栅极漏电流之间呈线性变化。坐标点11表征经过了含有O3的水溶液处理时栅极漏电流与电容等效厚度的关系，如图4中箭头12所指方向，经过了含有O3的水溶液处理之后，栅极漏电流与电容等效厚度的关系曲线会向坐标系统的左下方平移，这意味着电容等效厚度减小了，并且，电容等效厚度减小的同时栅极漏电流也减小了。具体的，从图中可看出电容等效厚度大约减小了减小电容等效厚度可以提高驱动电流。
图5是经过了含有O3的水溶液或含有H2SO4、H2O2的水溶液处理时等效氧化层厚度(EOT)、栅极漏电流、界面陷阱电荷密度(DIT)的变化示意图。图5中的X表示会执行第一列中对应的制作步骤，图5中第二列表示没有经过含有O3的水溶液或含有H2SO4、H2O2的水溶液处理时所测得的EOT、栅极漏电流、DIT大小，图5中第三列表示经过了含有O3的水溶液处理时所测得的EOT、栅极漏电流、DIT大小，图5中第四列表示经过了含有H2SO4、H2O2的水溶液处理时所测得的EOT、栅极漏电流、DIT大小。由图5中可知，经过了含有O3的水溶液或含有H2SO4、H2O2的水溶液处理之后，等效氧化层厚度(EOT)、界面陷阱电荷密度(DIT)均减小。
另外，发明人还对三种情况下高k栅介质层内的原子结合能量进行测量，所述三种情况分别为：情况一、没有经过含有O3的水溶液或含有H2SO4、H2O2的水溶液处理；情况二、经过了含有O3的水溶液处理；情况三、经过了含有H2SO4、H2O2的水溶液处理，测量结果显示：经过了含有O3的水溶液或含有H2SO4、H2O2的水溶液处理之后，高k栅介质层中原子结合能量会增大，这意味着高k栅介质层中氧空穴(oxygenvacancy)、体电荷(bulkcharge)会减少，提高了载流子迁移率，且会使PMOS晶体管的阈值电压(ThresholdVoltage)减小。
综上所述，与现有技术相比，本发明具有以下优点：
利用热生长法形成质量佳的界面层之后，利用含有O3或含有H2SO4、H2O2的水溶液对界面层或高k栅介质层进行表面处理，以在界面层或高k栅介质层表面形成大量的适于提高高k栅介质层覆盖率的OH键，使高k栅介质层更容易在界面层上成核，提高了界面层与高k栅介质层之间的界面特性。
另外，经过含有O3的水溶液处理之后，电容等效厚度会减小，提高了驱动电流，且栅极漏电流的问题也能得到改善；经过含有O3或含有H2SO4、H2O2的水溶液处理之后，等效氧化层厚度、界面陷阱电荷密度会减小，高k栅介质层的原子结合能量会提高，高k栅介质层中氧空穴、体电荷会减少，提高了载流子迁移率，且使PMOS晶体管的阈值电压会减小。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。
Claims (18)
1.一种栅介质层的制作方法，其特征在于，所述方法包括：
利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层；
在所述界面层上形成高k栅介质层；
在界面层的制作步骤之后、高k栅介质层的制作步骤之前，利用仅含有O3或仅含有H2SO4、H2O2的水溶液对所述界面层进行第一表面处理；
或者，在高k栅介质层的制作过程中，利用仅含有O3或仅含有H2SO4、H2O2的水溶液对所述高k栅介质层进行第二表面处理。
2.根据权利要求1所述的制作方法，其特征在于，在第一或第二表面处理中，所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。
3.根据权利要求1所述的制作方法，其特征在于，在第一或第二表面处理中，所述水溶液中O3的浓度为1ppm～100ppm，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1:0.5～10:1的体积比混合而成。
4.根据权利要求1所述的制作方法，其特征在于，所述界面层的厚度小于
5.根据权利要求1所述的制作方法，其特征在于，所述高k栅介质层的介电常数大于8。
6.根据权利要求1所述的制作方法，其特征在于，所述高k栅介质层至少包括氧化铪、氮氧化铪、氧化锆、氮氧化锆中的一种。
7.根据权利要求1所述的制作方法，其特征在于，所述高k栅介质层的形成方法为原子层沉积法。
8.根据权利要求1所述的制作方法，其特征在于，在衬底上形成所述界面层之前，去除衬底表面的天然氧化物。
9.一种晶体管的制作方法，其特征在于，所述方法包括：
提供衬底；
利用权利要求1至8任一项所述的制作方法在所述衬底上形成栅介质层。
10.一种栅介质层的制作方法，其特征在于，所述制作方法包括：
利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层；
利用仅含有O3或仅含有H2SO4、H2O2的水溶液对所述界面层进行第一表面处理；
然后，在所述界面层上形成高k栅介质层，且在制作高k栅介质层的过程中，利用仅含有O3或仅含有H2SO4、H2O2的水溶液对所述高k栅介质层进行第二表面处理。
11.根据权利要求10所述的制作方法，其特征在于，在第一或第二表面处理中，所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。
12.根据权利要求10所述的制作方法，其特征在于，在第一或第二表面处理中，所述水溶液中O3的浓度为1ppm～100ppm，或者所述水溶液是由质量百分比为98％的浓H2SO4与质量百分比为10％～50％的H2O2按照1:0.5～10:1的体积比混合而成。
13.根据权利要求10所述的制作方法，其特征在于，所述界面层的厚度小于
14.根据权利要求10所述的制作方法，其特征在于，所述高k栅介质层的介电常数大于8。
15.根据权利要求10所述的制作方法，其特征在于，所述高k栅介质层至少包括氧化铪、氮氧化铪、氧化锆、氮氧化锆中的一种。
16.根据权利要求10所述的制作方法，其特征在于，所述高k栅介质层的形成方法为原子层沉积法。
17.根据权利要求10所述的制作方法，其特征在于，在衬底上形成所述界面层之前，去除衬底表面的天然氧化物。
18.一种晶体管的制作方法，其特征在于，所述方法包括：
提供衬底；
利用权利要求10至17任一项所述的制作方法在所述衬底上形成栅介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210054234.5A CN103295891B (zh) | 2012-03-02 | 2012-03-02 | 栅介质层的制作方法、晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210054234.5A CN103295891B (zh) | 2012-03-02 | 2012-03-02 | 栅介质层的制作方法、晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295891A CN103295891A (zh) | 2013-09-11 |
| CN103295891B true CN103295891B (zh) | 2016-03-16 |
Family
ID=49096572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210054234.5A Active CN103295891B (zh) | 2012-03-02 | 2012-03-02 | 栅介质层的制作方法、晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103295891B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681435A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105448686B (zh) * | 2014-06-23 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 栅极氧化层的制作方法及半导体器件的制作方法 |
| CN106033720B (zh) * | 2015-03-20 | 2019-11-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106257620B (zh) * | 2015-06-18 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105336596B (zh) * | 2015-09-27 | 2018-06-26 | 上海华力微电子有限公司 | 一种高介电常数界面层的制备方法 |
| CN108346577B (zh) * | 2017-01-22 | 2021-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN109994368B (zh) * | 2017-12-29 | 2022-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN115831868B (zh) * | 2023-01-06 | 2023-05-12 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540769A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种高介电常数材料栅结构及其制备工艺 |
| CN101425457A (zh) * | 2007-10-30 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 高介电常数栅极介电材料的形成方法与半导体元件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060072498A (ko) * | 2004-12-23 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 반도체 소자와 그의 제조방법 |
| US7704896B2 (en) * | 2005-01-21 | 2010-04-27 | Asm International, N.V. | Atomic layer deposition of thin films on germanium |
| US20080050879A1 (en) * | 2006-08-23 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal-containing gate structures |
-
2012
- 2012-03-02 CN CN201210054234.5A patent/CN103295891B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540769A (zh) * | 2003-10-30 | 2004-10-27 | 上海集成电路研发中心有限公司 | 一种高介电常数材料栅结构及其制备工艺 |
| CN101425457A (zh) * | 2007-10-30 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 高介电常数栅极介电材料的形成方法与半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103295891A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| CN101027770B (zh) | 一种包括金属栅电极的集成电路及制备金属栅电极的方法 | |
| CN101427386B (zh) | 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制 | |
| CN103681671A (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
| CN202487541U (zh) | 一种半导体结构 | |
| CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| JP2008283182A (ja) | Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法 | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| CN104282540A (zh) | 晶体管及其形成方法 | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| CN101620995A (zh) | 栅极介质层及其制造方法、半导体器件及其制造方法 | |
| JP2005064317A (ja) | 半導体装置 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN104810293B (zh) | 分区复合栅结构SiC DMISFET器件的制作方法 | |
| CN105280503B (zh) | 提高横向导电结构 SiC MOSFET 沟道迁移率的方法 | |
| CN110890279B (zh) | 半导体结构及其形成方法 | |
| CN103489770A (zh) | 栅极氧化层生长方法以及cmos管制作方法 | |
| CN106611788A (zh) | 半导体结构的形成方法 | |
| CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| CN106531785A (zh) | 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 | |
| CN105551944B (zh) | 功率晶体管的制造方法 | |
| TWI238475B (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| CN104465378B (zh) | 半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |