CN103489770A - 栅极氧化层生长方法以及cmos管制作方法 - Google Patents

栅极氧化层生长方法以及cmos管制作方法 Download PDF

Info

Publication number
CN103489770A
CN103489770A CN201310432366.1A CN201310432366A CN103489770A CN 103489770 A CN103489770 A CN 103489770A CN 201310432366 A CN201310432366 A CN 201310432366A CN 103489770 A CN103489770 A CN 103489770A
Authority
CN
China
Prior art keywords
grid
oxic horizon
grid oxic
type trap
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310432366.1A
Other languages
English (en)
Inventor
张冬明
刘巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310432366.1A priority Critical patent/CN103489770A/zh
Publication of CN103489770A publication Critical patent/CN103489770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种栅极氧化层生长方法以及CMOS管制作方法：进行阱注入形成N型阱或P型阱；在N型阱或P型阱上制作栅极氧化层；进行栅极的淀积；进行多晶硅的光刻以形成栅极。在栅极侧边制作栅极侧墙一；进行轻掺杂注入形成轻掺杂源漏结构；在栅极侧墙一侧边制作形成侧墙二；进行源漏注入形成源漏极；制作金属前介质、通孔、金属插塞和金属层。在N型阱或P型阱上制作栅极氧化层包括：通过现场水汽生成来生长栅极氧化层；对栅极氧化层进行氮化；对栅极氧化层进行退火。

Description

栅极氧化层生长方法以及CMOS管制作方法
技术领域
本发明涉及半导体制造领域，具体涉及CMOS半导体器件工艺，更具体地说，本发明涉及一种改善负温度偏压不稳定性(NBTI：Negative Bias TemperatureInstability)的栅极氧化层生长方法以及CMOS管制作方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小。由于MOSFET晶体管尺寸的急剧减小，栅氧化层的厚度减小至2nm甚至更薄。在MOS器件按比例缩小尺寸的同时，工作电压并未相应地等比例降低，这使得MOS器件的沟道电场和氧化层电场显著增加，NBTI效应引起的退化日益显著。NBTI，即负偏压温度不稳定性，通常指PMOS管在高温、强场负栅压作用下表现得器件性能退化。电性温度在80-250度的范围内，如图1所示。NBTI退化表现为器件的关态电流（Ioff）增大，阈值电压(Vth)负向漂移，跨导(Gm)和漏电流(Ids)减小等。此外，为了提高晶体管性能，减小栅氧化层的漏电流，在栅氧化层中引入N原子已经成为一种工艺标准，但是，N原子的引入在一定程度上加剧了器件NBTI退化。
在对NBTI退化机理的研究中，普遍认为是SiO2/Si界面发生的Si的悬挂键引起的。在NBTI应力过程中，氧化层固定电荷和由于表面空穴参与而产生的界面陷阱(Si3ΞSi·)是引起NBTI效应的主要原因。而在固定电荷和界面陷阱造成的NBTI效应中Si-H键都起了关键的作用。在NBTI应力条件下，空穴在电场的作用下可以使Si-H键分解，从而形成界面陷阱，如图2A和图2B所示，造成器件的退化。反应方程式如下：
界面陷阱
Figure BDA0000385078750000021
氧化层电荷
Figure BDA0000385078750000022
但是，在CMOS器件栅氧化层中H作为固定电荷和界面陷阱中Si的主要成键物质，是最常见和不可避免的杂质，并在NBTI反应过程中起主要作用。在现在的CMOS工艺流程中，已经采取了相关措施来抑制NBTI效应。比如在SiO2/Si界面处通过氘(D)的缺陷钝化，在提高器件可靠性方面有很大优势。因为根据动态同位素效应，打破与氘形成的Si-D键比与氢形成的Si-H键更困难一些。但是，在工艺中实现这种钝化中也存在着重要的问题。在已有的生产线上，通常是通过在通孔形成之后的氘气退火来完成界面的氘化，但是在生产线中后段执行界面的氘化，但是由于在多晶硅淀积之后以及后端的工艺中诸如膜淀积、刻蚀、离子注入和清洗等中存在氢，大多数界面缺陷可能已经被氢钝化，所以在后端工艺之后执行氘退火会导致低氘化效率。
因此，如何提供一种能高效且廉价的减小SiO2/Si界面缺陷，从而可减小NBTI效应的CMOS管制作方法，已成为业界亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善负温度偏压不稳定性的CMOS管制作方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种栅极氧化层生长方法，其包括：通过现场水汽生成来生长栅极氧化层；对栅极氧化层进行氮化；对栅极氧化层进行退火。
优选地，现场水汽生成工艺生长栅极氧化层所用到的反应气体包括包括氧气、氘气和氮气。
优选地，在现场水汽生成工艺生长栅极氧化层中，混合气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm。
优选地，所述现场水汽生成的环境的温度范围为1000～1100℃，腔室压力10～15Torr，反应时间约为10～150秒。
根据本发明的第二方面，提供了一种CMOS管制作方法，其包括：进行阱注入形成N型阱或P型阱；在N型阱或P型阱上制作栅极氧化层；进行栅极的淀积；执行多晶硅的光刻以形成栅极。在栅极侧边制作栅极侧墙一；进行轻掺杂注入形成轻掺杂源漏结构；在栅极侧墙一侧边制作形成侧墙二；进行源漏注入形成源漏极；制作金属前介质、通孔、金属插塞和金属层。
优选地，在N型阱或P型阱上制作栅极氧化层包括：通过现场水汽生成来生长栅极氧化层；对栅极氧化层进行氮化；对栅极氧化层进行退火。
优选地，现场水汽生成工艺生长栅极氧化层所用到的反应气体包括氧气、氘气和氮气。
优选地，在现场水汽生成工艺生长栅极氧化层中，混合气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm。
优选地，所述现场水汽生成的环境的温度范围为1000～1100℃，腔室压力10～15Torr，反应时间约为10～150秒。
本发明通过使用现场水汽生成工艺生长栅极氧化层引入D2，并且进一步合理控制氧气，D2和氮气的流量，从而在栅极氧化层生长过程中把氘直接引入到SiO2/Si界面，用以钝化SiO2/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高CMOS器件中的NBTI性能，进而提高CMOS器件性能。与传统的工艺相比，该工艺具有工艺简单、易于实现等特点。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了NBTI效应。
图2A和图2B示意性地示出了Si/SiO2界面的成键结构。
图3示意性地示出了根据本发明优选实施例的改善负温度偏压不稳定性的CMOS管制作方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出了根据本发明优选实施例的改善负温度偏压不稳定性的CMOS管制作方法的流程图。
如图3所示，本发明优选实施例的改善负温度偏压不稳定性的CMOS管制作方法包括：
首先进行步骤S0，进行阱注入形成N型阱或P型阱。在本实施例中，通过磷掺杂形成N阱衬底；通过B掺杂形成P衬底。
接着进行步骤S1，在N型阱或P型阱上制作栅极氧化层。在具体示例中，栅极氧化层的形成可分为三个子步骤：第一子步骤，通过现场水汽生成来生长栅极氧化层；第二子步骤，对栅极氧化层进行氮化（例如，去耦合等离子体氮化）；第三子步骤，对栅极氧化层进行退火（PNA）。其中，通过现场水汽生成ISSG工艺在所述衬底上生长栅极氧化层。ISSG生长栅极氧化层所用到的反应气体分别包括氧气（O2），氘气（D2）和氮气（N2）。本实施例中，优选地，所述混合气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm,所述现场水汽生成的环境的温度范围为1000～1100℃，腔室压力10～15Torr，反应时间约为10～150秒。这一步通过在栅极氧化层的现场水汽生成在栅极氧化层生长过程中引入氘元素，钝化界面态内的硅悬挂键（钝化SiO2/Si界面的Si的悬挂键），形成结合较强的硅氘键能键，以减小位于界面态内的硅悬挂键，或者取代硅氢键的氢，以形成硅氘键。同时硅-氘键能大于所述硅-氢键能，在半导体工艺环境下，所述硅-氘键不易因外部的应力造成断键，进一步减少位于界面态内的硅悬挂键，减少界面陷阱电荷，进而抑制NBTI效应。
本例的氮化工艺是通过去耦合等离子体氮化(decoupled plasmanitridation，DPN)工艺完成的，利用去耦合等离子体氮化工艺所形成的氮氧化硅可作为掺杂离子的阻障（尤其是硼离子），因此在离子注入后的热处理步骤中，氮氧化硅将阻挡掺杂离子扩散至栅极氧化层中。因此，掺氮栅极氧化层可保持栅极氧化层的电学绝缘特性以及防止电学效能降低的问题。
在退火环境中，对衬底进行退火，退火的目的是消除膜层内部，包括栅极氧化层的缺陷和内应力，减小电阻率。其原理是薄膜内的原子会在热作用下进行重新分布而使得缺陷消失。
接着继续步骤S2，进行栅极的淀积，淀积的材料是多晶硅。
接着继续步骤S3，多晶硅的光刻形成栅极。
接着继续步骤S4，在栅极侧边制作栅极侧墙一，侧墙一的形成包括多晶硅栅的氧化和SiN的淀积。
接着继续步骤S5，进行轻掺杂注入形成轻掺杂源漏结构。在本实施例中，所述请掺杂杂质为氟化硼。
接着继续步骤S6，在栅极侧墙一侧边制作形成侧墙二，侧墙二的形成包括氧化物的淀积，SiN的淀积以及SiN的刻蚀。
接着继续步骤S7，进行源漏注入形成源漏极。在本实施例中，通过P型掺杂注入形成P型的源漏极，所述P型掺杂为硼掺杂。
接着继续步骤S8，最后制作金属前介质、通孔、金属插塞和金属层。
其中，在步骤S2中的栅极氧化层形成过程中，通过在现场水汽生成工艺中的气体里引入D2并合理控制D2的流量，使D元素能钝化SiO2/Si界面的Si的悬挂键，从而减弱CMOS的NBIT退化。
在上述的可改善NBTI的MOS管制作方法中，步骤S2现场水汽生成工艺中D2的流量非常重要，根据我们的实验结果，一般三种气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm。这个流量能使D2在SiO2/Si的界面处最大程度的钝化Si的悬挂键。
本发明提供了一种可改善负温度偏压不稳定性的CMOS管制作方法，通过ISSG工艺生长栅极氧化层时引入D2，并且合理控制氧气，D2和氮气的流量，从而在栅极氧化层生长过程中把氘直接引入到SiO2/Si界面，与Si的悬挂键形成Si-D键，钝化SiO2/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，从而提高CMOS器件中的NBTI性能，进而提高CMOS器件性能。
由此，本发明的方法提供一种半导体集成电路工艺的一种新的工艺和参数用以改善MOS器件的NBTI效应。通过使用现场水汽生成工艺生长栅极氧化层引入D2，并且进一步合理控制氧气，D2和氮气的流量，从而在栅极氧化层生长过程中把氘直接引入到SiO2/Si界面，用以钝化SiO2/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高CMOS器件中的NBTI性能，进而提高CMOS器件性能。与传统的工艺相比，该工艺具有工艺简单、易于实现等特点。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种栅极氧化层生长方法，其特征在于包括：
通过现场水汽生成来生长栅极氧化层；
对栅极氧化层进行氮化；
对栅极氧化层进行退火。
2.根据权利要求1所述的栅极氧化层生长方法，其特征在于，现场水汽生成工艺生长栅极氧化层所用到的反应气体包括氧气、氘气和氮气。
3.根据权利要求2所述的栅极氧化层生长方法，其特征在于，在现场水汽生成工艺生长栅极氧化层中，混合气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm。
4.根据权利要求1或2所述的栅极氧化层生长方法，其特征在于，所述现场水汽生成的环境的温度范围为1000～1100℃，腔室压力10～15Torr，反应时间约为10～150秒。
5.一种CMOS管制作方法，其特征在于包括：
进行阱注入形成N型阱或P型阱；
在N型阱或P型阱上制作栅极氧化层；
进行栅极的淀积；
执行多晶硅的光刻以形成栅极。
在栅极侧边制作栅极侧墙一；
进行轻掺杂注入形成轻掺杂源漏结构；
在栅极侧墙一侧边制作形成侧墙二；
进行源漏注入形成源漏极；
制作金属前介质、通孔、金属插塞和金属层。
6.根据权利要求5所述的CMOS管制作方法，其特征在于，在N型阱或P型阱上制作栅极氧化层包括：
通过现场水汽生成来生长栅极氧化层；
对栅极氧化层进行氮化；
对栅极氧化层进行退火。
7.根据权利要求6所述的CMOS管制作方法，其特征在于，现场水汽生成工艺生长栅极氧化层所用到的反应气体包括氧气、氘气和氮气。
8.根据权利要求6或7所述的CMOS管制作方法，其特征在于，在现场水汽生成工艺生长栅极氧化层中，混合气体流量大致为O2:1-5slm;D2:0.1-1slm;N2:30-50slm。
9.根据权利要求6或7所述的CMOS管制作方法，其特征在于，所述现场水汽生成的环境的温度范围为1000～1100℃，腔室压力10～15Torr，反应时间约为10～150秒。
CN201310432366.1A 2013-09-22 2013-09-22 栅极氧化层生长方法以及cmos管制作方法 Pending CN103489770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310432366.1A CN103489770A (zh) 2013-09-22 2013-09-22 栅极氧化层生长方法以及cmos管制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310432366.1A CN103489770A (zh) 2013-09-22 2013-09-22 栅极氧化层生长方法以及cmos管制作方法

Publications (1)

Publication Number Publication Date
CN103489770A true CN103489770A (zh) 2014-01-01

Family

ID=49829913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310432366.1A Pending CN103489770A (zh) 2013-09-22 2013-09-22 栅极氧化层生长方法以及cmos管制作方法

Country Status (1)

Country Link
CN (1) CN103489770A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN105225934A (zh) * 2014-05-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种改善栅氧厚度均匀性的方法
CN114267736A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 一种堆叠式全栅纳米片器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068388A (ja) * 1998-08-25 2000-03-03 Nec Corp 半導体装置の製造方法
US6627502B1 (en) * 2002-10-24 2003-09-30 Taiwan Semiconductor Manufacturing Company Method for forming high concentration shallow junctions for short channel MOSFETs
CN101231956A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种实现部分耗尽绝缘体上硅器件体接触的方法
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068388A (ja) * 1998-08-25 2000-03-03 Nec Corp 半導体装置の製造方法
US6627502B1 (en) * 2002-10-24 2003-09-30 Taiwan Semiconductor Manufacturing Company Method for forming high concentration shallow junctions for short channel MOSFETs
CN101231956A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种实现部分耗尽绝缘体上硅器件体接触的方法
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EVILWATER: "《NBTI：物理、材料、电路问题和表征技术》", 《百度文库》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN105225934A (zh) * 2014-05-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种改善栅氧厚度均匀性的方法
CN105225934B (zh) * 2014-05-30 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种改善栅氧厚度均匀性的方法
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN114267736A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 一种堆叠式全栅纳米片器件及其制造方法

Similar Documents

Publication Publication Date Title
CN102486999A (zh) 栅极氧化层的形成方法
JP2006148077A (ja) 延伸スペーサを利用した半導体デバイスおよびその形成方法
CN104282540A (zh) 晶体管及其形成方法
CN110034067A (zh) 半导体器件及其形成方法
CN102709186A (zh) 减小器件负偏压温度不稳定性效应的方法及器件制造方法
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN101399191B (zh) 栅层的制造方法及半导体器件的制造方法
CN103531542B (zh) 减小负偏压温度不稳定性的cmos器件制作方法
CN103000501B (zh) Nmos晶体管形成方法
CN103545257A (zh) Cmos晶体管的制作方法
JP2011176348A (ja) 半導体装置
US8470664B2 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
CN101197324A (zh) Cmos器件应力膜的形成方法和cmos器件
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN105551944B (zh) 功率晶体管的制造方法
CN103972109A (zh) 减小负偏压温度不稳定性的mos器件制作方法
CN104681436A (zh) Pmos晶体管的形成方法
CN104253090A (zh) Cmos晶体管的形成方法
CN108074870A (zh) 晶体管及其形成方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN102420189A (zh) 一种改善后栅极工艺高k栅电介质cmos可靠性的方法
CN103779280B (zh) 高介电层金属栅器件的制造方法
CN102468162B (zh) Nmos晶体管的制作方法
CN100585817C (zh) 一种可改善负温度不稳定性的pmos管制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140101