CN103000501B - Nmos晶体管形成方法 - Google Patents

Nmos晶体管形成方法 Download PDF

Info

Publication number
CN103000501B
CN103000501B CN201110276316.XA CN201110276316A CN103000501B CN 103000501 B CN103000501 B CN 103000501B CN 201110276316 A CN201110276316 A CN 201110276316A CN 103000501 B CN103000501 B CN 103000501B
Authority
CN
China
Prior art keywords
semiconductor substrate
ion
pass transistor
nmos pass
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110276316.XA
Other languages
English (en)
Other versions
CN103000501A (zh
Inventor
甘正浩
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110276316.XA priority Critical patent/CN103000501B/zh
Publication of CN103000501A publication Critical patent/CN103000501A/zh
Application granted granted Critical
Publication of CN103000501B publication Critical patent/CN103000501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种NMOS晶体管形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成氧化层，在所述氧化层表面形成多晶硅层；对所述半导体衬底进行第一离子注入，所述注入的离子为氟离子和氮离子；对所述多晶硅层和氧化层进行刻蚀，分别形成栅电极和栅氧化层，在所述栅氧化层和栅电极两侧的半导体衬底内形成轻掺杂源/漏区；在所述栅氧化层和栅电极的侧壁表面形成侧墙，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区，形成NMOS晶体管。通过对所述半导体衬底进行氟离子和氮离子注入，提高了NMOS晶体管的栅氧化层的可靠性，降低NMOS晶体管中的热载流子注入效应，改善栅氧化层的TDDB特性。

Description

NMOS晶体管形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种能提高栅氧化层可靠性的NMOS晶体管形成方法。
背景技术
随着半导体器件集成度的不断提高，特征尺寸逐渐减小，MOS晶体管的沟道的长度也逐渐减小，栅氧化层的厚度也在不断降低，由于栅极电压不会持续降低(目前至少为1V)，使得所述栅氧化层受到的电场强度变大，与时间相关的介质击穿(time dependent dielectric breakdown，TDDB)也更容易发生，更容易导致器件失效。同时，作为芯片外围电路的输入/输出器件和作为存储器的核心器件都需要较高的驱动电压，这就导致这些器件的沟道中的电场变的很强，使得载流子在输送过程中发生碰撞电离，产生额外的空穴电子对，产生热载流子。纵向的栅极电压会使部分热载流子注入栅氧化层，导致器件的阈值电压等参数发生漂移，形成较为严重的热载流子注入效应(HotCarrier Injection，HCI)。由于电子与空穴的平均自由程不同，电子注入的几率要比空穴高3个数量级，因此NMOS晶体管更容易引起热载流子注入效应(HCI)。
现有技术中通常采用LDD(Lightly Doped Drain，轻掺杂漏注入)离子注入对热载流子注入效应进行优化，专利号为US 6004852的美国专利文献公开一种制作LDD源漏区的方法，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而减弱热载流子注入问题。但上述方法并不能改善栅氧化层的TDDB特性，而且还可能导致短沟道效应(SCE，Short Channel Effect)等问题。
发明内容
本发明解决的问题是提供一种NMOS晶体管形成方法，通过提高栅氧化层可靠性，降低NMOS晶体管中的热载流子注入效应，改善栅氧化层的TDDB特性。
为解决上述问题，本发明技术方案提供了一种NMOS晶体管形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成氧化层，在所述氧化层表面形成多晶硅层；
对所述半导体衬底进行第一离子注入，所述注入的离子为氟离子和氮离子；
对所述多晶硅层和氧化层进行刻蚀，分别形成栅电极和栅氧化层，在所述栅氧化层和栅电极两侧的半导体衬底内形成轻掺杂源/漏区；
在所述栅氧化层和栅电极的侧壁表面形成侧墙，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区，形成NMOS晶体管。
可选的，所述第一离子注入为对所述多晶硅层进行氟离子、氮离子注入，使得所述氟离子、氮离子贯穿多晶硅层、氧化硅层，直到注入到所述半导体衬底内。
可选的，所述第一离子注入为在形成氧化层之前，直接对半导体衬底进行氟离子、氮离子注入。
可选的，所述第一离子注入包括两个步骤：直接对半导体衬底进行氟离子和氮离子注入；对多晶硅层进行氟离子和氮离子注入，使得所述氟离子、氮离子贯穿多晶硅层、氧化硅层，直到注入到所述半导体衬底内。
可选的，所述第一离子注入的氟离子和氮离子的反应源物质为NF3。
可选的，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
可选的，还包括。在对所述半导体衬底进行第一离子注入之后，对所述半导体衬底进行第一退火处理。
可选的，所述第一退火处理的温度范围为600℃～1000℃。
可选的，还包括，在形成所述轻掺杂源/漏区之后，对所述栅电极两侧的半导体衬底内进行第二离子注入，所述注入的离子为氟离子和氮离子。
可选的，所述第二离子注入的氟离子和氮离子的反应源物质为NF3。
可选的，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
可选的，还包括，在对所述半导体衬底进行第二离子注入之后，对所述半导体衬底进行第二退火处理。
可选的，所述第二退火处理的温度范围为600℃～1000℃。
可选的，还包括，在形成所述重掺杂源/漏区后，对所述侧墙两侧的半导体衬底内进行第三离子注入，所述注入的离子为氟离子和氮离子。
可选的，所述第三离子注入的氟离子和氮离子的反应源物质为NF3。
可选的，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
可选的，还包括，在对所述半导体衬底进行第三离子注入之后，对所述半导体衬底进行第三退火处理。
可选的，所述第三退火处理的温度范围为600℃～1000℃。
可选的，还包括，在所述半导体衬底内形成P型阱区。
与现有技术相比，本发明具有以下优点：
在形成NMOS晶体管的过程中，对所述半导体衬底进行第一离子注入，注入的离子为氟离子和氮离子，使得所述半导体衬底接近表面的位置形成硅氟键和硅氮键，位于栅极结构下方的硅氟键能阻挡沟道区中的热载流子注入到栅氧化层，缓解NMOS晶体管的热载流子注入效应，位于栅极结构下方的硅氮键能提高栅氧化层的击穿电压，提高栅氧化层的TDDB特性。
进一步的，还包括，对所述栅电极两侧的半导体衬底进行第二离子注入，所述注入的离子为氟离子和氮离子，使得所述栅氧化层边缘下方和栅氧化层两侧的半导体衬底内形成硅氟键、硅氮键，从而增强了栅氧化层边缘的抗击穿能力，有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。
进一步的，所述氟离子和氮离子的反应源物质为NF3，利用所述NF3作离子注入的反应源物质，只需要一种反应源物质，降低了生产成本，且由于所述NF3中的氟离子和氮离子对栅氧化层的可靠性都有益处，同时没有其他杂质离子注入到半导体衬底内，便于控制半导体衬底的掺杂浓度。
附图说明
图1为本发明实施例的NMOS晶体管形成方法的流程示意图；
图2至图8为本发明实施例的NMOS晶体管形成方法的剖面结构示意图；
图9为半导体衬底内掺杂有氟离子的NMOS晶体管和半导体衬底内未掺杂有氟离子的NMOS晶体管的测试结果对比图；
图10为半导体衬底内掺杂有氮离子的NMOS晶体管和半导体衬底内未掺杂有氮离子的NMOS晶体管的测试结果对比图。
具体实施方式
由于现有技术中不能同时解决NMOS晶体管的热载流子注入效应和TDDB特性降低的问题，本发明实施例提供了一种NMOS晶体管形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成氧化层，在所述氧化层表面形成多晶硅层；对所述半导体衬底进行第一离子注入，所述注入的离子为氟离子和氮离子；对所述多晶硅层和氧化层进行刻蚀，分别形成栅电极和栅氧化层，在所述栅氧化层和栅电极两侧的半导体衬底内形成轻掺杂源/漏区；在所述栅氧化层和栅电极的侧壁表面形成侧墙，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区，形成NMOS晶体管。由于利用所述氟离子在半导体衬底内形成的硅氟键能抑制热载流子注入效应，利用所述氮离子在半导体衬底内形成的硅氮键能改善栅氧化层的TDDB特性，利用本发明实施例的NMOS晶体管形成方法能有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明实施例提供一种NMOS晶体管形成方法，具体的流程示意图请参考图1，包括：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成氧化层，在所述氧化层表面形成多晶硅层；
步骤S103，对所述半导体衬底进行第一离子注入，所述注入的离子为氟离子和氮离子；
步骤S104，刻蚀所述氧化层和多晶硅层，在所述半导体衬底表面形成栅氧化层和位于所述栅氧化层表面的栅电极，在所述栅氧化层和栅电极两侧的半导体衬底内形成轻掺杂源/漏区；
步骤S105，在所述栅氧化层和栅电极的侧壁表面形成侧墙，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区，形成NMOS晶体管。
图2到图8为本发明实施例的NMOS晶体管形成方法的剖面结构示意图。
请参考图2，提供半导体衬底100，所述半导体衬底100内形成有浅沟槽隔离结构110。
所述半导体衬底100为单晶硅衬底、表面形成有外延层的硅衬底、绝缘体上硅衬底其中一种。在本发明实施例中，所述硅衬底100为单晶硅衬底。所述半导体衬底100内还形成有浅沟槽隔离结构110，所述浅沟槽隔离结构110位于相邻的有源区之间，使得相邻的有源区电隔离。由于所述浅沟槽隔离结构的形成方法为本领域技术人员公知技术，在此不加详述。
请参考图3，对所述半导体衬底100进行离子掺杂形成P型阱区120。由于所述待形成的MOS晶体管为NMOS晶体管，所述阱区掺杂的离子为P型离子，所述P型离子为硼离子或铟离子。在其他实施例中，在所述半导体衬底100内形成P型阱区120的步骤也可以在形成所述浅沟槽隔离结构110之前进行。
在其他实施例中，当所述半导体衬底为表面形成有外延层的硅衬底或绝缘体上硅衬底，所述外延层和绝缘体上硅衬底为P型掺杂衬底，可以省略所述形成P型阱区的工艺步骤。
请参考图4，在所述半导体衬底100表面形成氧化层210，在所述氧化层210表面形成多晶硅层220。
形成所述氧化层210的工艺为热氧化工艺，形成所述多晶硅层220的工艺为化学气相沉积工艺。由于热氧化工艺和化学气相沉积工艺为本领域技术人员的公知技术，在此不加详述。为了提高后续形成的栅电极的导电性能，减小栅电极的电阻，对所述多晶硅层220进行N型离子掺杂，所述掺杂的离子为磷离子或砷离子。在其他实施例中，对栅电极进行N型离子掺杂的工艺可以与形成源/漏区的工艺同步进行。
请参考图5，对所述半导体衬底100进行第一离子注入工艺，所述注入的离子为氟离子和氮离子。
在本实施例中，所述第一离子注入工艺为对所述多晶硅层220进行氟离子、氮离子注入，使得所述氟离子、氮离子贯穿多晶硅层220、氧化硅层210，直到注入到所述半导体衬底100内。其中，所述第一离子注入工艺在对所述多晶硅层220进行N型离子掺杂之后进行，所述氟离子和氮离子注入的深度大于所述氧化层210和多晶硅层220的总厚度，使得所述氟离子和氮离子能注入到所述氧化层210下方的半导体衬底100内。所述注入到半导体衬底内的氟离子能与半导体衬底接近表面的硅发生反应形成硅氟键，最终位于栅极结构下方的硅氟键能阻挡沟道区中的热载流子注入到栅氧化层，提高栅氧化层的可靠性，缓解NMOS晶体管的热载流子注入效应，且所述注入到半导体衬底内的氮离子能与半导体衬底接近表面的硅发生反应形成硅氮键，最终位于栅极结构下方的硅氮键能提高栅氧化层的击穿电压，提高栅氧化层的可靠性，并提高栅氧化层的TDDB特性。所述氟离子和氮离子的反应源物质为NF3，利用所述NF3作离子注入的反应源物质，只需要一种反应源物质，降低了生产成本，且由于所述NF3中的氟离子和氮离子对栅氧化层的可靠性都有益处，同时没有其他杂质离子注入到半导体衬底内，便于控制半导体衬底的掺杂浓度。其中，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
在其他实施例中，所述第一离子注入工艺为在形成氧化层之前，直接对半导体衬底进行氟离子、氮离子注入，在半导体衬底接近表面的位置形成硅氟键和硅氮键，提高栅氧化层的可靠性，缓解NMOS晶体管的热载流子注入效应，并提高栅氧化层的TDDB特性。
但是当所述第一离子注入工艺为在形成氧化层之前，直接对半导体衬底进行氟离子、氮离子注入时，后续在所述半导体衬底表面形成所述氧化层，所述氧化层与半导体衬底之间会形成硅氧键，所述硅氧键可能会破坏部分硅氟键、硅氮键，使得最终的降低NMOS晶体管中的热载流子注入效应、改善栅氧化层的TDDB特性的效果降低，因此，在另一实施例中，所述第一离子注入工艺包括两个步骤：直接对半导体衬底100进行氟离子和氮离子注入；对多晶硅层220进行氟离子和氮离子注入，使得所述氟离子、氮离子贯穿多晶硅层220、氧化硅层210，直到注入到所述半导体衬底100内。所述对半导体衬底100进行氟离子和氮离子注入在形成P型阱区之后进行，所述对多晶硅层220进行氟离子和氮离子注入在对所述多晶硅层220进行N型离子掺杂之后进行。通过两步离子注入工艺，使得半导体衬底内具有足够的硅氟键和硅氮键，从而能降低NMOS晶体管中的热载流子注入效应、改善栅氧化层的TDDB特性。
在对所述半导体衬底100进行第一离子注入之后，对所述半导体衬底进行第一退火处理，使得所述注入到半导体衬底内的氟离子、氮离子与半导体衬底中的硅发生反应，形成硅氟键和硅氮键，所述硅氟键和硅氮键能有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。所述第一退火处理包括加热炉退火和快速热退火，所述第一退火处理的温度范围为600℃～1000℃。
请一并参考图5和图6，刻蚀部分所述氧化层210和多晶硅层220，在所述半导体衬底100表面形成栅氧化层230和位于所述栅氧化层230表面的栅电极240，在所述栅氧化层230和栅电极240两侧的半导体衬底100内形成轻掺杂源/漏区131。
形成所述栅氧化层230和栅电极240的具体步骤包括：在所述多晶硅层220表面形成光刻胶层(未图示)，对所述光刻胶层进行曝光显影形成光刻胶掩膜(未图示)，所述光刻胶掩膜的位置和大小对应于栅电极和栅氧化层的位置和大小；利用所述光刻胶掩膜，对所述氧化层210和多晶硅层220进行刻蚀，直到暴露出所述半导体衬底100表面，形成栅氧化层230和位于所述栅氧化层230表面的栅电极240。其中，所述氧化层210刻蚀后形成栅氧化层230，所述多晶硅层220刻蚀后形成栅电极240。
形成所述轻掺杂源/漏区131的具体步骤包括：在所述硅衬底100和栅电极240表面形成光刻胶层(未示出)，对光刻胶层进行曝光显影形成光刻胶掩膜(未图示)，所述光刻胶掩膜的开口对应于轻掺杂源/漏区，利用所述光刻胶掩膜和栅电极240，对所述栅电极240两侧的半导体衬底100进行N型杂质离子注入，形成轻掺杂源/漏区131，所述注入的离子为磷离子、砷离子其中一种或两者的组合。
请参考图7，对所述栅氧化层230和栅电极240两侧的半导体衬底100进行第二离子注入工艺，所述注入的离子为氟离子和氮离子。
进行第一离子注入工艺后，所述半导体衬底100内形成有硅氟键、硅氮键，所述硅氟键能缓解NMOS晶体管热载流子注入效应，所述硅氮键能提高栅氧化层的TDDB特性，但是在干法刻蚀形成栅氧化层和栅电极的工艺中，为了能彻底除去所述半导体衬底表面的氧化层，需要对所述半导体衬底100进行过刻蚀，但所述过刻蚀可能会对栅电极240两侧暴露出的半导体衬底100造成损伤，使得所述暴露出的半导体衬底100内形成的硅氟键、硅氮键断裂，而且在形成轻掺杂源/漏区131的过程中，对栅电极240两侧的半导体衬底100进行N型杂质离子注入也会导致硅氟键、硅氮键断裂，从而使得栅氧化层230边缘区域的降低NMOS晶体管中的热载流子注入效应、改善栅氧化层的TDDB特性的效果比栅氧化层230中间区域的要差。此外，在所述栅氧化层230形成的过程中，由于库伊效应(Kooi effect)和栅氧化层230边缘受到的应力作用，使得所述栅氧化层230边缘的厚度可能比中间的厚度较薄，利用TDDB测试对栅氧化层230的抗击穿能力进行检测时，所述栅氧化层230边缘容易被先击穿，影响TDDB特性，且所述栅氧化层230边缘靠近源/漏电极，电场强度较大，热载流子能量较大，所述热载流子更容易通过栅氧化层230边缘注入到栅电极240中，导致阈值电压漂移、跨导下降、漏电流增加等，严重影响器件性能，因此，所述栅氧化层230边缘更需要提高抗击穿能力。
为此，形成轻掺杂源/漏区131后，还可以对所述栅电极240两侧的半导体衬底100进行第二离子注入工艺，所述注入的离子为氟离子和氮离子。在本实施例中，所述氟离子和氮离子的反应源物质为NF3。所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。所述氟离子能与半导体衬底接近表面的硅发生反应，形成硅氟键，所述硅氟键能阻挡沟道中的热载流子注入到栅氧化层，缓解NMOS晶体管热载流子注入效应，所述氮离子能与半导体衬底接近表面的硅发生反应，形成硅氮键，所述硅氮键能提高栅氧化层的击穿电压，提高栅氧化层的TDDB特性。由于所述第二离子注入的氟离子和氮离子注入到栅电极240、栅氧化层230两侧，使得所述栅氧化层230边缘下方和栅氧化层230两侧的半导体衬底100内形成硅氟键、硅氮键，从而增强了栅氧化层230边缘的抗击穿能力，有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。
在对所述栅电极240两侧的半导体衬底100进行第二离子注入之后，对所述半导体衬底100进行第二退火处理，使得所述注入到半导体衬底100内的氟离子、氮离子与半导体衬底100中的硅发生反应，形成硅氟键和硅氮键。所述第二退火处理包括加热炉退火和快速热退火，所述第二退火处理的温度范围为600℃～1000℃。
请参考图8，在所述栅氧化层230和栅电极240两侧形成侧墙250，在所述侧墙250两侧的半导体衬底100内形成重掺杂源/漏区132。
所述侧墙250为氮化硅层、氧化硅层其中的一种或为两者的叠层结构。形成所述侧墙的方法包括：在所述栅电极240、半导体衬底100表面形成介质层(未图示)，所述介质层为氮化硅层、氧化硅层其中的一种或为两者的叠层结构；对所述介质层进行回刻蚀，直到暴露出所述半导体衬底100和栅电极240表面，形成侧墙250，所述栅氧化层230、栅电极240、侧墙250构成栅极结构。
形成所述重掺杂源/漏区132的具体步骤包括：在所述硅衬底100和栅电极240表面形成光刻胶层(未示出)，对光刻胶层进行曝光显影形成光刻胶掩膜(未示出)，所述光刻胶掩膜的开口对应于重掺杂源/漏区，利用所述光刻胶掩膜和侧墙250，对所述侧墙250两侧的半导体衬底100进行N型杂质离子注入，形成重掺杂源/漏区132，所述重掺杂源/漏区132的深度大于所述轻掺杂源/漏区131的深度，所述注入的离子为磷离子、砷离子其中一种或两者的组合。
由于在形成侧墙和重掺杂源/漏区的过程中，所述栅氧化层边缘下方和栅氧化层两侧的半导体衬底内硅氟键和硅氮键可能会遭到破坏，在其他实施例中，还包括对所述侧墙两侧的半导体衬底进行第三离子注入工艺，所述注入的离子为氟离子和氮离子，通过在所述栅氧化层边缘下方和栅氧化层两侧的半导体衬底内硅氟键和硅氮键，从而增强了栅氧化层边缘的抗击穿能力，有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。所述离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。在完成所述对所述侧墙两侧的半导体衬底进行第三离子注入之后，对所述半导体衬底进行第三退火处理，所述第三退火处理包括加热炉退火和快速热退火，所述第三退火处理的温度范围为600℃～1000℃。
请参考图9，为半导体衬底内掺杂有氟离子的NMOS晶体管和半导体衬底内未掺杂有氟离子的NMOS晶体管的测试结果对比图。所述对比图中的纵坐标为NMOS晶体管的器件寿命，所述对比图中的横坐标为NMOS晶体管中漏极电压的倒数(1/Vd)。小三角形表示半导体衬底内未掺杂有氟离子的NMOS晶体管，小正方形表示半导体衬底内掺杂有氟离子的NMOS晶体管。当漏极电压一定时，所述沟道区的热载流子能量也一定，所述半导体衬底内掺杂有氟离子的NMOS晶体管的器件寿命更长，说明所述半导体衬底内掺杂有氟离子的NMOS晶体管的栅氧化层不容易被热载流子注入，提高了栅氧化层的可靠性。
请参考图10，为半导体衬底内掺杂有氮离子的NMOS晶体管和半导体衬底内未掺杂有氮离子的NMOS晶体管的测试结果对比图。所述对比图中的纵坐标为累积分布函数(cumulative distribution function)，所述对比图中的横坐标为击穿栅氧化层所需的时间。小三角形表示半导体衬底内未掺杂有氮离子的NMOS晶体管，小正方形表示半导体衬底内掺杂有氮离子的NMOS晶体管。从图中可以很明显的看出，半导体衬底内掺杂有氮离子的NMOS晶体管击穿栅氧化层所需的时间比半导体衬底内未掺杂有氮离子的NMOS晶体管击穿栅氧化层所需的时间长，所述半导体衬底内掺杂有氮离子的NMOS晶体管的TDDB特性较佳，所述注入的氮离子大幅提高了NMOS晶体管的栅氧化层的抗击穿能力，提高了栅氧化层的可靠性。
本发明实施例在形成NMOS晶体管的过程中，对所述半导体衬底进行第一离子注入，注入的离子为氟离子和氮离子，使得所述半导体衬底接近表面的位置形成硅氟键和硅氮键，位于栅极结构下方的硅氟键能阻挡沟道区中的热载流子注入到栅氧化层，缓解NMOS晶体管的热载流子注入效应，位于栅极结构下方的硅氮键能提高栅氧化层的击穿电压，提高栅氧化层的TDDB特性。
进一步的，还包括，对所述栅电极两侧的半导体衬底进行第二离子注入，所述注入的离子为氟离子和氮离子，使得所述栅氧化层边缘下方和栅氧化层两侧的半导体衬底内形成硅氟键、硅氮键，从而增强了栅氧化层边缘的抗击穿能力，有效地降低NMOS晶体管中的热载流子注入效应，并改善栅氧化层的TDDB特性。
进一步的，所述氟离子和氮离子的反应源物质为NF3，利用所述NF3作离子注入的反应源物质，只需要一种反应源物质，降低了生产成本，且由于所述NF3中的氟离子和氮离子对栅氧化层的可靠性都有益处，同时没有其他杂质离子注入到半导体衬底内，便于控制半导体衬底的掺杂浓度。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种NMOS晶体管形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成氧化层，在所述氧化层表面形成多晶硅层；
对所述半导体衬底进行第一离子注入，所述注入的离子为氟离子和氮离子；
对所述多晶硅层和氧化层进行刻蚀，分别形成栅电极和栅氧化层，在所述栅氧化层和栅电极两侧的半导体衬底内形成轻掺杂源/漏区；
在所述栅氧化层和栅电极的侧壁表面形成侧墙，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区，形成NMOS晶体管；
其中，所述第一离子注入包括两个步骤：直接对半导体衬底进行氟离子和氮离子注入；对多晶硅层进行氟离子和氮离子注入，使得所述氟离子、氮离子贯穿多晶硅层、氧化层，直到注入到所述半导体衬底内。
2.如权利要求1所述NMOS晶体管形成方法，其特征在于，所述第一离子注入的氟离子和氮离子的反应源物质为NF3。
3.如权利要求2所述NMOS晶体管形成方法，其特征在于，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
4.如权利要求1所述NMOS晶体管形成方法，其特征在于，还包括，在对所述半导体衬底进行第一离子注入之后，对所述半导体衬底进行第一退火处理。
5.如权利要求4所述NMOS晶体管形成方法，其特征在于，所述第一退火处理的温度范围为600℃～1000℃。
6.如权利要求1所述NMOS晶体管形成方法，其特征在于，还包括，在形成所述轻掺杂源/漏区之后，对所述栅电极两侧的半导体衬底内进行第二离子注入，所述第二离子注入中注入的离子为氟离子和氮离子。
7.如权利要求6所述NMOS晶体管形成方法，其特征在于，所述第二离子注入的氟离子和氮离子的反应源物质为NF3。
8.如权利要求7所述NMOS晶体管形成方法，其特征在于，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
9.如权利要求6所述NMOS晶体管形成方法，其特征在于，还包括，在对所述半导体衬底进行第二离子注入之后，对所述半导体衬底进行第二退火处理。
10.如权利要求9所述NMOS晶体管形成方法，其特征在于，所述第二退火处理的温度范围为600℃～1000℃。
11.如权利要求1所述NMOS晶体管形成方法，其特征在于，还包括，在形成所述重掺杂源/漏区后，对所述侧墙两侧的半导体衬底内进行第三离子注入，所述第三离子注入中注入的离子为氟离子和氮离子。
12.如权利要求11所述NMOS晶体管形成方法，其特征在于，所述第三离子注入的氟离子和氮离子的反应源物质为NF3。
13.如权利要求12所述NMOS晶体管形成方法，其特征在于，所述NF3离子注入的剂量范围为1E13atom/cm2～1E17atom/cm2，离子注入的能量范围为1KeV～100KeV。
14.如权利要求11所述NMOS晶体管形成方法，其特征在于，还包括，在对所述半导体衬底进行第三离子注入之后，对所述半导体衬底进行第三退火处理。
15.如权利要求14所述NMOS晶体管形成方法，其特征在于，所述第三退火处理的温度范围为600℃～1000℃。
16.如权利要求1所述NMOS晶体管形成方法，其特征在于，还包括，在所述半导体衬底内形成P型阱区。
CN201110276316.XA 2011-09-16 2011-09-16 Nmos晶体管形成方法 Active CN103000501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110276316.XA CN103000501B (zh) 2011-09-16 2011-09-16 Nmos晶体管形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110276316.XA CN103000501B (zh) 2011-09-16 2011-09-16 Nmos晶体管形成方法

Publications (2)

Publication Number Publication Date
CN103000501A CN103000501A (zh) 2013-03-27
CN103000501B true CN103000501B (zh) 2015-07-08

Family

ID=47928934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110276316.XA Active CN103000501B (zh) 2011-09-16 2011-09-16 Nmos晶体管形成方法

Country Status (1)

Country Link
CN (1) CN103000501B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048418A (zh) * 2018-10-12 2020-04-21 长鑫存储技术有限公司 场效应晶体管及其制造方法
CN113937005A (zh) * 2021-12-16 2022-01-14 广州粤芯半导体技术有限公司 金属氧化物半导体晶体管的制造方法
CN116419562B (zh) * 2023-06-09 2023-09-08 合肥晶合集成电路股份有限公司 半导体装置及其制作方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101770986A (zh) * 2008-12-30 2010-07-07 联华电子股份有限公司 降低栅极漏电流并控制启始电压偏移量的方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917998A (ja) * 1995-06-28 1997-01-17 Sony Corp Ｍｏｓトランジスタの製造方法
KR100660909B1 (ko) * 2006-01-06 2006-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7790568B2 (en) * 2006-08-29 2010-09-07 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101770986A (zh) * 2008-12-30 2010-07-07 联华电子股份有限公司 降低栅极漏电流并控制启始电压偏移量的方法及装置

Also Published As

Publication number Publication date
CN103000501A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
US10361283B2 (en) MOS transistor and fabrication method
CN103378134B (zh) 栅极结构及形成方法、半导体结构及形成方法
CN103000501B (zh) Nmos晶体管形成方法
CN102054695B (zh) 提高半导体元器件的性能的方法
US20080153240A1 (en) Method for Fabricating Semiconductor Device
KR100343472B1 (ko) 모스 트랜지스터의 제조방법
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN103515238B (zh) Nmos晶体管及形成方法、cmos结构及形成方法
CN101930922B (zh) Mos晶体管的制作方法
CN116504718B (zh) 一种半导体结构的制作方法
CN107785425B (zh) 半导体器件及其形成方法
KR100574172B1 (ko) 반도체 소자의 제조방법
CN104347370A (zh) 提高pmos器件栅极的负偏压温度稳定性方法
US20120302026A1 (en) Method for forming a transistor
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN115732556A (zh) 一种nmos器件、其制备方法及集成电路
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN101930924B (zh) Mos晶体管的制作方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN102468162B (zh) Nmos晶体管的制作方法
CN103377923A (zh) Mos晶体管及形成方法
KR20100067870A (ko) 모스펫 및 그 제조방법
CN102024701A (zh) P沟道金属氧化物半导体晶体管源漏注入方法
KR100209232B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
CN101740391B (zh) Nmos晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant