CN117316876A - 半导体结构的制备方法以及半导体结构 - Google Patents

半导体结构的制备方法以及半导体结构 Download PDF

Info

Publication number
CN117316876A
CN117316876A CN202311598837.6A CN202311598837A CN117316876A CN 117316876 A CN117316876 A CN 117316876A CN 202311598837 A CN202311598837 A CN 202311598837A CN 117316876 A CN117316876 A CN 117316876A
Authority
CN
China
Prior art keywords
side wall
forming
polysilicon gate
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311598837.6A
Other languages
English (en)
Inventor
谢仕源
张青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311598837.6A priority Critical patent/CN117316876A/zh
Publication of CN117316876A publication Critical patent/CN117316876A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供了一种半导体结构的制备方法以及半导体结构，该方法包括：提供衬底；在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙；向栅条的两侧的阱区内进行离子注入，以形成有源区；在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度；在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；在衬底上沉积形成层间介质层。实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。

Description

半导体结构的制备方法以及半导体结构
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种半导体结构的制备方法以及半导体结构。
背景技术
在半导体器件中，通常需要在晶体管器件区与第一层金属之间形成介质材料层，通过形成电性隔离有效地降低金属与衬底之间的寄生电容。随着IC亚微米工艺的发展，多晶硅栅的尺寸越来越小，有利于适应产品更新换代。
然而，为了保证栅极电压对导通电流的控制能力，多晶硅栅的厚度并未随着沟道尺寸变小而减小，导致多晶硅栅的栅条之间的高宽比不断变大，在现有的半导体结构的制备工艺中，往往无法保证栅条之间的空隙被介质材料完全填满，容易形成空洞，在接触孔沉积工艺中，钨气体会沿栅条之间的空洞在接触孔两侧延展，若在同一栅条下相邻的两个半导体器件接触，将会导致器件出现短路的情况，进而导致半导体器件的良率下降。
发明内容
本申请实施例提供了一种半导体结构的制备方法以及半导体结构，解决了因多晶硅栅的栅条之间填充的介质材料存在空洞导致器件良率下降的问题，实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。
第一方面，本申请实施例提供了一种半导体结构的制备方法，包括：
提供衬底；
在所述衬底内形成阱区，并在所述阱区上形成多晶硅栅，以及在所述多晶硅栅的栅条的侧壁上形成第一侧墙；
向所述栅条的两侧的阱区内进行离子注入，以形成有源区；
在所述栅条的第一侧墙上形成第二侧墙，所述第二侧墙的顶部宽度小于底部宽度；
在所述多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；
在所述衬底上沉积形成层间介质层。
可选的，所述在所述栅条的第一侧墙上形成第二侧墙，包括：
在所述多晶硅栅以及有源区上沉积形成氧化层；
对所述氧化层进行刻蚀，以将位于所述多晶硅栅以及有源区的上表面的氧化层设置为第一预设厚度，并在所述多晶硅栅的栅条的第一侧墙上形成第二侧墙；
使用氢氟酸对所述栅条的第二侧墙进行第二预设厚度的腐蚀，以形成顶部宽度小于底部宽度的第二侧墙。
可选的，所述氧化层的厚度为。
可选的，所述第一预设厚度为。
可选的，所述第二侧墙的厚度为。
可选的，所述第二预设厚度为。
可选的，所述在所述衬底内形成阱区，包括：
在所述衬底内进行离子注入形成阱区，所述离子注入的浓度为。
可选的，所述在所述阱区上形成多晶硅栅，包括：
在所述阱区上沉积形成厚度为的栅氧化层；
在所述栅氧化层上沉积形成厚度为的多晶硅层；
对所述多晶硅层进行光刻与刻蚀，以形成多晶硅栅，其中，所述多晶硅栅的栅条的间距大于或等于，所述栅条的宽度大于或等于/>。
可选的，所述在所述多晶硅栅的栅条的侧壁上形成第一侧墙，包括：
在所述多晶硅栅所在的多晶硅层上依次沉积形成厚度为的氧化硅层，以及厚度为/>的氮化硅层；
依次对所述氮化硅层以及氧化硅层进行刻蚀，以在所述多晶硅栅的栅条的侧壁形成第一侧墙。
可选的，所述形成有源区的离子注入的浓度为。
第二方面，本申请实施例还提供了一种半导体结构，采用本申请任一实施例所述的半导体结构的制备方法制备而成。
本申请实施例中，通过提供衬底；在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙；向栅条的两侧的阱区内进行离子注入，以形成有源区；在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度；在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；在衬底上沉积形成层间介质层。实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。
附图说明
图1为本申请实施例提供的一种半导体结构的制备方法的流程图；
图2为本申请实施例提供的一种在阱区上形成多晶硅栅的方法的流程图；
图3为本申请实施例提供的一种在栅条的侧壁上形成第二侧墙的方法的流程图；
图4为本申请实施例提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图；
图5为本申请实施例提供的半导体结构的制备方法中步骤S1042所得结构的截面结构示意图；
图6为本申请实施例提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图；
图7为本申请实施例提供的一种半导体结构的截面结构示意图；
图8为示例的一种存在空洞的半导体结构的截面结构示意图；
附图标记说明：
101-衬底；102-阱区；103-栅氧化层；104-多晶硅栅；105-第一侧墙；106-源区；107-漏区；108-第二侧墙；1081-氧化层；109-硅化金属层；110-层间介质层。
具体实施方式
下面结合附图和实施例对本申请实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请实施例，而非对本申请实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请实施例相关的部分而非全部结构。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着IC亚微米工艺的快速发展，多晶硅栅的尺寸越来越小，为了保证栅极电压对导通电流的控制能力，多晶硅栅的厚度并未随着沟道尺寸变小而减小，导致多晶硅栅的栅条之间的高宽比不断变大。在现有的CMOS管制备工艺中，多晶硅栅的栅条往往设置侧墙保护，由于侧墙的上下宽度一致，在栅条之间的空隙进行介质材料的沉积过程中，可能会存在底部未完全填满的情况下顶部提前闭合，导致沉积完成后空隙的底部容易出现空洞。在接触孔沉积工艺中，钨气体会沿栅条之间的空洞在接触孔两侧延展，若在同一栅条下相邻的两个半导体器件接触，将会导致器件出现短路的情况，进而导致半导体器件的良率下降。基于此，本申请实施例提供了一种半导体结构的制备方法以及半导体结构，解决了因多晶硅栅的栅条之间填充的介质材料存在空洞导致器件良率下降的问题。
图1为本申请实施例提供的一种半导体结构的制备方法的流程图，如图1所示，该半导体结构的制备方法具体包括如下步骤：
步骤S101、提供衬底。
其中，该衬底可以是P型衬底，也可以是N型衬底，具体衬底的材料可以是硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III-V族化合物等，以及前述半导体材料构成的多层结构等。此外，还可以是绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者双面抛光硅片(DoubleSide PolishedWafers，DSP)等，本申请实施例在此不作限制。
步骤S102、在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙。
具体的，对于不同类型的CMOS管需要设置相匹配的阱区，对于PMOS管而言，需要在衬底内形成N阱区，对于NMOS管而言，需要在衬底内形成P阱区，需要说明的是，衬底内设置的阱区可以用于控制半导体晶体管的电子通道的导电特性，允许CMOS电路在不同的逻辑电平下工作，实现数字逻辑操作，还可以允许晶体管在不进行切换时保持电流断开状态，这样可以显著减少功耗。在衬底内形成阱区后，可以进一步在阱区上形成多晶硅栅，其中，多晶硅栅可以用于作为CMOS管的门控电极，通过在多晶硅栅上施加电压，可以控制通道区域中的电流流动。而且，多晶硅栅可以耐受高温处理，其中高温处理可用于修复或改进晶体管的性能，以及在制造过程中的其他步骤，如氧化、掺杂和退火。
在一个实施例中，图2为本申请实施例提供的一种在阱区上形成多晶硅栅的方法的流程图，如图2所示，在衬底内形成阱区的具体过程可以包括：
步骤S1021、通过在衬底内进行离子注入形成阱区，该离子注入的浓度可以是，例如，可以在衬底内输入剂量为的硼离子等杂质，从而形成P阱区。
在一个实施例中，如图2所示，在阱区上形成多晶硅栅的具体过程可以包括：
步骤S1022、在阱区上沉积形成厚度为的栅氧化层；
步骤S1023、在栅氧化层上沉积形成厚度为的多晶硅层；
步骤S1024、对多晶硅层进行光刻与刻蚀，以形成多晶硅栅，其中，多晶硅栅的栅条的间距大于或等于，栅条的宽度大于或等于/>。
值得说明的是，厚度为的栅氧化层可以适用于/>的CMOS 器件的开启电压控制，具体的，栅氧化层可以提供电子绝缘，将多晶硅栅极与半导体通道隔离开来，防止电流在栅极和通道之间流动，从而确保了晶体管的可控性。通过在栅氧化层上施加适当的电压，可以形成或关闭通道，从而控制电流的流动。栅氧化层的厚度和材质可以影响器件的阈值电压，通常来说，较薄的栅氧化层会导致较低的阈值电压，而较厚的栅氧化层则会导致较高的阈值电压。厚度为/>的多晶硅层可以使用化学气相沉积或炉管生长方式进行沉积，可以作为器件的栅极。通过在多晶硅层上施加适当的电压，可以调控栅极电场，从而改变通道区域中的电荷分布。多晶硅层通常用来定义通道区域，而多晶硅栅极上的电场通过通道区域控制电流的导通或截止状态，从而实现器件的数字逻辑运算和放大。对于多晶硅层可以通过光刻显影的方式确定刻蚀图形，并基于该刻蚀图形进行干法选择性刻蚀得到器件图形，该器件图形对应于多晶硅栅，而多晶硅栅由栅条构成，栅条之间的距离需要大于或等于/>，栅条的宽度需要大于或等于/>，才能保障栅极电压对于导通电流的控制能力。
进一步的，多晶硅栅形成后，为了保护多晶硅栅的栅条不受后续步骤流程的影响，可以在栅条的侧壁上形成第一侧墙，如图2所示，具体过程包括：
步骤S1025、在多晶硅栅所在的多晶硅层上依次沉积形成厚度为的氧化硅层，以及厚度为/>的氮化硅层；
步骤S1026、依次对氮化硅层以及氧化硅层进行刻蚀，以在多晶硅栅的栅条的侧壁形成第一侧墙。
其中，氧化硅（SiO2）是一种绝缘材料，可以有效地隔离多晶硅栅和周围的材料，防止电流的泄漏，而氮化硅（Si3N4）同样具有良好的绝缘性能，通常比氧化硅更好地抵抗渗透和化学侵蚀。此外，氧化硅的腐蚀速度相对较快，因此它可以用来精确控制多晶硅栅侧壁的形状和尺寸，从而实现更精确的通道长度调控。而氮化硅的腐蚀速度较慢，这意味着它可以用于更长时间的腐蚀步骤，以获得更深的刻蚀，从而改变通道长度，进而可以提供更大的通道长度调控范围。通过组合氧化硅层以及氮化硅层的使用，同时结合材料特性设置对应的厚度，可以为栅条提供更有效的防护，保障器件的良好性能。此外，除了设置氧化层可以对栅条起到保护作用外，还可以降低短沟道效应。具体的，通过控制侧墙的形状和位置，可以准确定义通道长度，更短的通道长度可以提高晶体管的开关速度，从而增加电路性能。而侧墙也可以在金属氧化物半导体结构中的不同部分之间提供绝缘和隔离，降低短路的风险。需要说明的是，形成栅条的侧壁上的第一侧墙需要进行栅条正上方的氧化硅和氮化硅进行去除直至残留氧化层厚度小于50埃，由此来保证离子重掺注入可以正常进行，具体的，通过引入特定类型的掺杂物，可以改变半导体中的自由电子或空穴的浓度，从而影响电导率，N型掺杂可以是磷元素或砷元素，用于增加电子浓度，而P型掺杂可以是硼元素，用于增加空穴浓度，通过改善半导体中的电子迁移率，从而提高晶体管和其他器件的性能，例如提高导电率或减小电阻。
步骤S103、向栅条的两侧的阱区内进行离子注入，以形成有源区。
具体的，有源区包括源区和漏区，形成有源区的离子注入的浓度可以是，对于NMOS管而言，可以注入P型掺杂材料来创建源区以形成源极，以及注入N型掺杂材料来创建漏区以形成漏极。
步骤S104、在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度。
其中，通过设置顶部宽度小于底部宽度的具备一定倾斜度的第二侧墙，可以改善原有的宽度一致的侧墙形貌，相对来说，当第二侧墙的顶部宽度小于底部宽度时，栅条之间的通道为梯形形貌，具体为上宽下窄，那么在介质材料的沉积过程中，底部的沉积速率相对于顶部而言会更快，更容易闭合，从而可以有效预防顶部提前闭合，减少介质材料中的形成空洞。
可选的，图3为本申请实施例提供的一种在栅条的侧壁上形成第二侧墙的方法的流程图，如图3所示，形成第二侧墙的具体过程包括：
步骤S1041、在多晶硅栅以及有源区上沉积形成氧化层。
其中，经过步骤S1041后获得的半导体结构可以参阅图4，有源区包括源区106和漏区107，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及氧化层1081。当然，为了便于理解本发明，图4为本申请实施例提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。
步骤S1042、对氧化层进行刻蚀，以将位于多晶硅栅以及有源区的上表面的氧化层设置为第一预设厚度，并在多晶硅栅的栅条的第一侧墙上形成第二侧墙。
其中，经过步骤S1042后获得的半导体结构可以参阅图5，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及氧化层1081，其中相较于图4，多晶硅栅104上方至留下残余的氧化层1081，其厚度小于50。当然，为了便于理解本发明，图5为本申请实施例提供的半导体结构的制备方法中步骤S1042所得结构的截面结构示意图的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。
步骤S1043、使用氢氟酸对栅条的第二侧墙进行第二预设厚度的腐蚀，以形成顶部宽度小于底部宽度的第二侧墙。
其中，经过步骤S1043后获得的半导体结构可以参阅图6，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及第二侧墙108。当然，为了便于理解本发明，图6为本申请实施例提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。
其中，第二侧墙的形成可以通过在第一侧墙的基础上重新沉积形成氧化层得到，具体的，可以通过化学气相沉积在第一侧墙上形成的氧化层，值得说明的是，该氧化层不易沉积过厚，否则容易导致顶部提前闭合，进而形成空洞，沉积后形貌侧面应竖直。氧化层沉积完成后，需要使用干法刻蚀将多晶硅栅以及有源区正上方的氧化物去除直至达到第一预设厚度，第一预设厚度为/>，值得注意的是，若残留氧化层的第一预设厚度小于50/>，容易导致刻蚀过程中加速的粒子损伤底下的源区硅表面，引起器件失效。刻蚀后多晶栅条侧面保留氧化层厚度控制在/>，有利于后续形成侧面形貌。初步完成第二侧墙的构建后，可以进一步使用浓度比为1:100的氢氟酸来对二氧化硅进行腐蚀，腐蚀量应控制在/>，由于第二侧墙的上端的硅氧化物在干法刻蚀的时候受到粒子轰击，因而在腐蚀过程中上方腐蚀量要大于底部腐蚀量，进而形成顶部宽度小于底部宽度的第二侧墙，该第二侧墙有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，降低后续栅条之间介质材料形成空洞的风险。
步骤S105、在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层。
具体的，可以在多晶硅栅以及有源区的上表面沉积钛金属，通过快速热退火处理，钛金属会与硅互溶形成金属硅化物，从而提高器件栅极、源极以及漏极的导电率，而且硅化金属层具有较高的热稳定性，这使其在高温工艺步骤中能够保持稳定性，不容易分解或失效。此外硅化金属层可以限制金属原子的扩散进入硅材料，从而防止金属的扩散对晶体管性能的不利影响。金属扩散可能导致材料的不稳定性和性能下降，而且与硅材料有很好的粘附性，这有助于确保金属层牢固地附着在硅表面上，不容易剥离或分离。通过形成硅化金属层可以改进金属与半导体之间的接触质量，降低接触电阻并提高性能。而对于覆盖氧化层的部分则无法与钛金属结合，可以防止器件短路。
步骤S106、在衬底上沉积形成层间介质层。
其中，层间介质层可以沉积氧化硅及氮化硅等绝缘材质，用于隔离硅器件和金属层，确保不同层之间的电信号不会相互干扰或损坏。而且层间介质通常具有较低的介电常数，有助于降低金属层之间的电容，从而降低电路延迟。此外，层间介质层还可以防止不同金属层之间的化学反应，从而减小电子器件的退化和老化，预防防止金属层之间的相互扩散和杂质交叉污染。
上述，通过提供衬底；在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙；向栅条的两侧的阱区内进行离子注入，以形成有源区；在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度；在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；在衬底上沉积形成层间介质层。实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。
本申请还提供一种半导体结构，采用上述任一项方案的半导体结构的制备方法制备得到，图7为本申请实施例提供的一种半导体结构的截面结构示意图，如图7所示，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107、第二侧墙108、硅化金属层109以及层间介质层110。图8为示例的一种存在空洞的半导体结构的截面结构示意图，与图8相比，由于图7中的半导体结构存在第二侧面，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，可以有效减少空洞的形成，进而提高半导体器件的良率，而图8的半导体结构则容易在栅条之间的空隙出现空洞。前述实施例中的半导体结构的制备方法所能实现的技术效果，该半导体结构也均能实现，此处不再一一详述。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底内形成阱区，并在所述阱区上形成多晶硅栅，以及在所述多晶硅栅的栅条的侧壁上形成第一侧墙；
向所述栅条的两侧的阱区内进行离子注入，以形成有源区；
在所述栅条的第一侧墙上形成第二侧墙，所述第二侧墙的顶部宽度小于底部宽度；
在所述多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；
在所述衬底上沉积形成层间介质层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述栅条的第一侧墙上形成第二侧墙，包括：
在所述多晶硅栅以及有源区上沉积形成氧化层；
对所述氧化层进行刻蚀，以将位于所述多晶硅栅以及有源区的上表面的氧化层设置为第一预设厚度，并在所述多晶硅栅的栅条的第一侧墙上形成第二侧墙；
使用氢氟酸对所述栅条的第二侧墙进行第二预设厚度的腐蚀，以形成顶部宽度小于底部宽度的第二侧墙。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述氧化层的厚度为。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第一预设厚度为。
5.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第二侧墙的厚度为。
6.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第二预设厚度为。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述衬底内形成阱区，包括：
在所述衬底内进行离子注入形成阱区，所述离子注入的浓度为。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述阱区上形成多晶硅栅，包括：
在所述阱区上沉积形成厚度为的栅氧化层；
在所述栅氧化层上沉积形成厚度为的多晶硅层；
对所述多晶硅层进行光刻与刻蚀，以形成多晶硅栅，其中，所述多晶硅栅的栅条的间距大于或等于，所述栅条的宽度大于或等于/>。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述多晶硅栅的栅条的侧壁上形成第一侧墙，包括：
在所述多晶硅栅所在的多晶硅层上依次沉积形成厚度为的氧化硅层，以及厚度为/>的氮化硅层；
依次对所述氮化硅层以及氧化硅层进行刻蚀，以在所述多晶硅栅的栅条的侧壁形成第一侧墙。
10.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述形成有源区的离子注入的浓度为。
11.一种半导体结构，其特征在于，采用权利要求1-10任一项所述的半导体结构的制备方法制备而成。
CN202311598837.6A 2023-11-28 2023-11-28 半导体结构的制备方法以及半导体结构 Pending CN117316876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311598837.6A CN117316876A (zh) 2023-11-28 2023-11-28 半导体结构的制备方法以及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311598837.6A CN117316876A (zh) 2023-11-28 2023-11-28 半导体结构的制备方法以及半导体结构

Publications (1)

Publication Number Publication Date
CN117316876A true CN117316876A (zh) 2023-12-29

Family

ID=89255581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311598837.6A Pending CN117316876A (zh) 2023-11-28 2023-11-28 半导体结构的制备方法以及半导体结构

Country Status (1)

Country Link
CN (1) CN117316876A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022497A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101197323A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102074476A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
CN103000501A (zh) * 2011-09-16 2013-03-27 中芯国际集成电路制造(上海)有限公司 Nmos晶体管形成方法
CN103915341A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104078361A (zh) * 2013-03-29 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制造方法
CN104952725A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN106816469A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 用于制造一半导体结构的方法
CN107978555A (zh) * 2017-11-21 2018-05-01 上海华虹宏力半导体制造有限公司 栅极侧墙的工艺方法
CN109494191A (zh) * 2018-11-19 2019-03-19 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN112018038A (zh) * 2020-10-27 2020-12-01 晶芯成(北京)科技有限公司 一种半导体器件的制备方法
CN112259504A (zh) * 2020-10-19 2021-01-22 上海华力集成电路制造有限公司 金属栅的制造方法
CN116453941A (zh) * 2023-06-16 2023-07-18 粤芯半导体技术股份有限公司 一种栅极结构及制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022497A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101197323A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102074476A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
CN103000501A (zh) * 2011-09-16 2013-03-27 中芯国际集成电路制造(上海)有限公司 Nmos晶体管形成方法
CN103915341A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104078361A (zh) * 2013-03-29 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制造方法
CN104952725A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN106816469A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 用于制造一半导体结构的方法
CN107978555A (zh) * 2017-11-21 2018-05-01 上海华虹宏力半导体制造有限公司 栅极侧墙的工艺方法
CN109494191A (zh) * 2018-11-19 2019-03-19 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN112259504A (zh) * 2020-10-19 2021-01-22 上海华力集成电路制造有限公司 金属栅的制造方法
CN112018038A (zh) * 2020-10-27 2020-12-01 晶芯成(北京)科技有限公司 一种半导体器件的制备方法
CN116453941A (zh) * 2023-06-16 2023-07-18 粤芯半导体技术股份有限公司 一种栅极结构及制作方法

Similar Documents

Publication Publication Date Title
US10103264B2 (en) Channel strain control for nonplanar compound semiconductor devices
KR101653464B1 (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
KR100905210B1 (ko) Ｃｍｏｓ 수직 대체 게이트(ｖｒｇ) 트랜지스터
US8987827B2 (en) Prevention of faceting in epitaxial source drain transistors
US8871584B2 (en) Replacement source/drain finFET fabrication
CN103137488B (zh) 半导体器件及其制造方法
US20050012146A1 (en) Method of fabricating a field effect transistor structure with abrupt source/drain junctions
US10347657B1 (en) Semiconductor circuit including nanosheets and fins on the same wafer
US9620506B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
TW201624576A (zh) 半導體元件結構及其形成方法
CN106328589A (zh) 在氧化物衬底上的FinFET沟道和相关方法
TW201635517A (zh) 具有替代通道材料之電性絕緣鰭片結構及其製法
KR20170011957A (ko) 도핑된 격리 절연 층을 갖는 finfet
KR20090046908A (ko) 성능 강화 물질 성분을 포함하는 변형된 채널 영역을 구비한 트랜지스터
CN109841569A (zh) 具有增强的栅极接触件和阈值电压的栅极结构及其方法
US9202695B2 (en) Method for providing a gate metal layer of a transistor device and associated transistor
KR102249703B1 (ko) 핀 버클링이 감소된 FinFET 구조물 및 방법
CN103779223B (zh) Mosfet的制造方法
CN110034070A (zh) 具有嵌入式存储器件的结构、集成电路结构及其制造方法
US20150235906A1 (en) Methods for etching dielectric materials in the fabrication of integrated circuits
TW201330253A (zh) 具有改進的矽化物厚度均勻性之金屬氧化物半導體場效電晶體積體電路及其製造方法
JP7545583B2 (ja) ゲートオールアラウンドデバイスの形成
US9722031B2 (en) Reduced current leakage semiconductor device
US20160049370A1 (en) Methods of forming mis contact structures for semiconductor devices by selective deposition of insulating material and the resulting devices
CN117316876A (zh) 半导体结构的制备方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination