CN109494191A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN109494191A
CN109494191A CN201811377641.3A CN201811377641A CN109494191A CN 109494191 A CN109494191 A CN 109494191A CN 201811377641 A CN201811377641 A CN 201811377641A CN 109494191 A CN109494191 A CN 109494191A
Authority
CN
China
Prior art keywords
side wall
grid
transistor
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811377641.3A
Other languages
English (en)
Inventor
李漾
赵东光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811377641.3A priority Critical patent/CN109494191A/zh
Publication of CN109494191A publication Critical patent/CN109494191A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Abstract

本发明公开了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供衬底，衬底包括第一区和第二区，第一区用于形成第一晶体管，第二区用于形成第二晶体管；第一区上形成有第一栅极，第二区上形成有第二栅极；在第一栅极和第二栅极的侧壁形成第一侧墙；对第一区进行离子注入，以在第一栅极两侧的衬底内形成第一晶体管的源漏区；在第一侧墙的侧壁形成第二侧墙；以及对第二区进行离子注入，以在第二栅极两侧的衬底内形成第二晶体管的源漏区，第一晶体管的源漏区与第一栅极的间距小于第二晶体管的源漏区与第二栅极的间距。本发明能够使同时带有NMOS晶体管和PMOS晶体管的半导体器件整体上达到最优化的器件性能。

Description

半导体器件及其制备方法
技术领域
本发明涉及集成电路制造技术领域，特别是涉及一种半导体器件及其制备方法。
背景技术
互补金属氧化物半导体场效应(CMOS)晶体管是组成集成电路的基本电子元件之一。CMOS晶体管通常由一个PMOS晶体管和NMOS晶体管组成，所述PMOS晶体管和NMOS晶体管包括源区(source)、漏区(drain)、栅极(gate)和衬底(substrate)，源区、漏区位于所述栅极结构两侧的衬底中，源区、漏区及两者之间的沟道区(channel)组成MOS晶体管的有效工作区，栅极设置在所述沟道区上方，相邻的晶体管的有源区一般通过隔离结构隔开。所述栅极结构一般包括堆叠设置的栅介质层以及栅电极，还包括设置于所述栅电极侧壁的侧墙(Spacer)。研究发现，在现有的CMOS晶体管中，NMOS和PMOS晶体管难以同时具有最佳性能。
发明内容
本发明的目的是提供一种半导体器件及其制备方法，用于解决半导体器件中的NMOS晶体管和PMOS晶体管难以同时达到最佳性能的问题。
为了解决以上问题，本发明通过以下技术方案实现：
一种半导体器件的制备方法，包括：提供一衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管；所述第一区上形成有第一栅极，所述第二区上形成有第二栅极；在所述第一栅极和第二栅极的侧壁形成第一侧墙；对所述第一区进行离子注入，以在第一栅极两侧的衬底内形成第一晶体管的源漏区；至少在所述第二栅极的第一侧墙的侧壁形成第二侧墙；以及对所述第二区进行离子注入，以在第二栅极两侧的衬底内形成第二晶体管的源漏区，所述第一晶体管的源漏区与第一栅极的间距小于所述第二晶体管的源漏区与第二栅极的间距。
进一步地，形成第一侧墙的步骤包括：在所述衬底上沉积第一侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部以及衬底表面的第一侧墙介质层，以在所述第一栅极和第二栅极的侧壁分别形成所述第一侧墙。
进一步地，形成第二侧墙的步骤包括：在所述衬底上沉积第二侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部、第一侧墙顶部以及衬底表面的第二侧墙介质层，以在所述第一侧墙的侧壁形成所述第二侧墙；或者，在所述第二区上沉积第二侧墙介质层；以及通过自对准刻蚀工艺，刻蚀所述第二栅极顶部、第二栅极的第一侧墙顶部以及第二区的衬底表面的第二侧墙介质层，以在所述第二栅极的第一侧墙的侧壁形成所述第二侧墙。
进一步地，形成第一晶体管源漏区的步骤包括：以所述第一侧墙作为第一掩膜层，对所述第一区进行离子注入，形成第一晶体管的源漏区；对所述衬底进行第一次退火处理。
进一步地，形成第二晶体管源漏区的步骤还包括：以所述第一侧墙和第二侧墙作为第二掩膜层，对所述第二区进行离子注入，形成第二晶体管的源漏区；对所述衬底进行第二次退火处理。
可选地，所述衬底上还形成有第一阱区、第二阱区、隔离结构以及栅介质层，所述第一阱区位于所述第一区内，所述第二阱区位于所述第二区内，所述隔离结构用于隔离相邻的两个阱区，所述栅介质层位于所述衬底上，所述第一栅极和第二栅极位于所述栅介质层上方。
可选地，所述第一侧墙和/或第二侧墙的材料为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合。
可选地，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。
另一方面，一种半导体器件，包括：衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管；形成于所述第一区上的第一栅极；形成于所述第二区上的第二栅极；形成于所述第一栅极和第二栅极侧壁的第一侧墙；至少形成于所述第二栅极的第一侧墙侧壁的第二侧墙；形成于所述第一侧墙两侧的衬底内的第一晶体管的源漏区；以及形成于所述第二侧墙两侧的衬底内的第二晶体管的源漏区；其中，所述第一晶体管的源漏区与第一栅极的间距小于所述第二晶体管的源漏区与第二栅极的间距。
可选地，还包括：第一阱区、第二阱区、隔离结构以及栅介质层，所述第一阱区位于所述第一区内，所述第二阱区位于所述第二区内，所述隔离结构用于隔离相邻的两个阱区，所述栅介质层位于所述衬底上，所述第一栅极和第二栅极位于所述栅介质层上方。
本发明具有以下效果：
本发明的第一晶体管的偏移间隔不等于第二晶体管偏移间隔，当第一晶体管为NMOS管，第二晶体管为PMOS管时，NMOS管的偏移间隔可以小于PMOS管的偏移间隔，满足了对于NMOS晶体管需要较小的偏移间隔的需求，使得CMOS晶体管中的NMOS晶体管能够显著提升器件的饱和电流，从而提升器件的运行速度；同时，上述PMOS晶体管的偏移间隔满足了对于CMOS晶体管中PMOS晶体管需要较大偏移间隔的要求，显著改善了短沟道效应的影响。从而使得CMOS晶体管或者同时带有NMOS晶体管和PMOS晶体管的半导体器件整体上达到最优化的器件性能。
附图说明
图1为本发明实施例提供的半导体器件的制备方法的流程示意图；
图2a～2d为本发明实施例提供的半导体器件的制备过程中的器件剖面结构示意图。
具体实施方式
承如背景技术所述，现有的CMOS晶体管诸如CMOS晶体管中，NMOS和PMOS晶体管难以同时发挥其最佳性能。经研究发现，这是因为目前的PMOS晶体管和NMOS晶体管的偏移间隔相同，这难以同时满足NMOS晶体管和PMOS晶体管的要求。具体的，现有的CMOS晶体管制作过程中，在NMOS晶体管和PMOS晶体管的栅极侧壁同时形成侧墙后，直接以栅极及侧墙作掩蔽，通过离子注入工艺在衬底的有源区中形成源区、漏区，所述侧墙的存在使得栅极的侧壁形成了一定的偏移间隔(即源区/漏区与栅极之间的间距)，所述侧墙的宽度越大，所形成的偏移间隔越大，换言之，侧墙的宽度限定了源区/漏区与栅极之间的间距(二者的水平距离)，也就限定了源区、漏区之间的宽度(即源漏结宽度)。进一步研究发现，不同类型的器件对于偏移间隔的需求不同，例如，对于NMOS晶体管来说，较小的偏移间隔能够显著提升器件的饱和电流，从而提升器件的运行速度；而对于PMOS晶体管来说，其运行速度的要求较NMOS晶体管低，采用较大的偏移间隔能够显著改善短沟道效应的影响。因此，对于同时包括不同晶体管(例如NMOS晶体管和PMOS晶体管)的CMOS晶体管而言，得到不同的偏移间隔可以提升CMOS晶体管的性能。
基于上述研究，本发明提供一种半导体器件及其制备方法，在该CMOS晶体管中，第一晶体管(如NMOS晶体管)的第一偏移间隔小于第二晶体管(如PMOS晶体管)的第二偏移间隔，满足了第一晶体管(如NMOS晶体管)需要较窄的偏移间隔的需求，该第一偏移间隔能够提升器件的饱和电流，从而提升器件的运行速度，同时，第二晶体管(如PMOS晶体管)的偏移间隔相对较宽，改善了短沟道效应的影响，使得同时包含两类晶体管的半导体器件整体上达到最优化的性能。
下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选一实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图1所示，本实施例提供的半导体器件的制备方法包括如下过程：
步骤S1、提供衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管.
步骤S2、在所述第一区上形成有第一栅极，在所述第二区上形成有第二栅极。
步骤S3、在所述第一栅极和第二栅极的侧壁形成有第一侧墙。
步骤S4、对所述第一区进行离子注入工艺，以在该区域内形成第一晶体管的源漏区。
步骤S5、至少在所述第二栅极的第一侧墙的侧壁形成第二侧墙。
步骤S6、对所述第二区进行离子注入工艺，以在该区域内形成第二晶体管的源漏区。
其中，所述第一晶体管的源漏区与第一栅极的间距不等于所述第二晶体管的源漏区与第二栅极的间距。即，所述第一晶体管的偏移间隔不等于所述第二晶体管的偏移间隔，当第一晶体管为NMOS晶体管，第二晶体管为PMOS晶体管时，所述第一晶体管的偏移间隔小于所述第二晶体管的偏移间隔。
接下来以形成CMOS晶体管(包括一个PMOS晶体管和一个NMOS晶体管)为例进行详细说明。具体请参阅图2a～图2d，其中示出了本发明实施例中CMOS晶体管的制备方法中各步骤对应的剖面结构示意图。
如图2a所示，首先，提供衬底100，所述衬底100包括第一区101和第二区102，所述第一区101用于形成第一晶体管(本实施例中是指NMOS晶体管)，所述第二区102用于形成第二晶体管(本实施例中是指PMOS晶体管)。所述衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗(Ge)基底、锗硅(SiGe)基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗(GOI)基底等。本实施例中的衬底100选用硅衬底，进一步的，其可以选用未掺杂的硅衬底。所述衬底100例如是表面平坦的衬底。
所述衬底100中可以形成有隔离结构400以及由所述隔离结构400限定出的有源区。所述有源区用于制作MOS晶体管的源区、漏区以及位于所述源区和漏区之间的沟道区。所述隔离结构400例如是浅沟槽隔离结构(STI)，其具体形成工艺例如是包括：首先，在衬底100上形成缓冲氧化物层(例如是二氧化硅)，在缓冲氧化物层上形成氮化物层(例如氮化硅)；然后对具有所述缓冲氧化物层和所述氮化物层的衬底100进行刻蚀形成浅沟槽；接着，在所述浅沟槽中填充绝缘介质(例如是二氧化硅)，并进一步进行顶面化学机械抛光(CMP)，从而形成隔离结构400；在形成隔离结构400之后，去除所述缓冲氧化物层和氮化物层。
继续参考图2a，所述衬底100还可以具有阱区，如图2a中的第一阱区201和第二阱区202。所述阱区可通过对有源区内进行离子注入形成。所述阱区中的掺杂离子导电类型通常与后续形成的源漏区中的掺杂离子导电类型相反，即，在N型阱区(N-Well)上方可以形成PMOS场效应晶体管，而在P型阱区(P-Well)上方可以形成NMOS场效应晶体管。本实施例中，第一阱区201是P型阱区，形成在第一区101中，用于形成NMOS晶体管；第二阱区202是N型阱区，形成在第二区102中，用于形成PMOS晶体管。
为了保证衬底的洁净度，在进行后续工艺之前，可以利用化学或物理方法将附着在衬底100表面的杂质去除。
继续参考图2a，所述衬底100上还形成有栅介质层300以及位于所述栅介质层300上方的第一栅极501和第二栅极502，第一栅极501位于第一区101上方，第二栅极502位于第二区102上方。
所述栅介质层300的材质可以为二氧化硅、氮氧化硅或氮化硅等，厚度可以为2nm～30nm。可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺在所述衬底100的全局表面上形成栅介质层300。
可以在所述衬底100上形成多晶硅层，并对该多晶硅层进行光刻和刻蚀工艺，从而在第一阱区201上方的栅介质层300上形成第一栅极501，在第二阱区202上方的栅介质层300上形成第二栅极502。所述多晶硅层可以是不掺杂的多晶硅(undoped poly-silicon)，例如是采用化学气相沉积工艺形成。所述多晶硅层也可以是轻掺杂的多晶硅(lightly-doped poly-silicon)，例如是采用原位(In-situ)掺杂工艺形成，或者，先形成不掺杂的多晶硅(undoped poly-silicon)，然后额外进行掺杂工艺，从而形成轻掺杂的多晶硅(lightly-doped poly-silicon)。所述多晶硅层还可以是不掺杂的多晶硅和轻掺杂的多晶硅自下而上堆叠而成的复合结构(undoped poly-silicon+lightly-doped poly-silicon)。当多晶硅层为轻掺杂的多晶硅时，优选地，所述轻掺杂的多晶硅中的掺杂离子与后续形成的源区和漏区中的掺杂离子的导电类型相同。本实施例中，第一栅极501用于形成NMOS晶体管，其掺杂有N型导电离子；第二栅极502用于形成PMOS晶体管，其掺杂有P型导电离子。
继续参考图2a，所述第一栅极501和第二栅极502的侧壁各自形成有第一侧墙601。具体的，可以在栅介质层300上形成第一侧墙介质层(图2a中未示出)，并对该第一侧墙介质层进行刻蚀，从而形成第一侧墙601。
具体地，所述第一侧墙介质层的材质可以为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合，比如可以是ON(氧化硅-氮化硅)叠层或ONO(氧化硅-氮化硅-氧化硅)叠层。可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺在形成有栅介质层300的所述衬底100的全局表面上形成第一侧墙介质层。可通过无需光罩的自对准刻蚀，刻蚀第一栅极501和第二栅极502顶部以及栅介质层300顶部的第一侧墙介质层，以在所述第一栅极501的侧壁以及第二栅极502的侧壁形成第一侧墙601。
接下来，如图2b所示，对衬底100的第一区101进行离子注入，在第一栅极501两侧的衬底中形成第一晶体管的源漏区701。
具体的，可通过如下步骤形成第一晶体管的源漏区701：以第一侧墙601作为第一掩膜层，利用离子注入技术将N型掺杂离子对应注入到上述NMOS晶体管的源漏区区域，从而形成第一晶体管的源漏区701。由于此步骤要形成NMOS晶体管的源漏区时，故注入的所述掺杂离子为N型掺杂离子(即导电类型为N型的离子)，所述N型掺杂离子例如包括磷(P)离子、砷(As)离子和锑(Sb)离子中的至少一种。所述离子注入工艺所采用的注入能量例如是20Kev～35KeV，所采用的注入剂量例如是1×1014/cm2～5×1015/cm2。
由于离子注入会破坏衬底晶格的完整性，因此在上述对衬底100的第一区101进行离子注入的步骤后，优选对该衬底100进行退火处理，以利用热能消除衬底100中的晶格缺陷和内应力，恢复晶格的完整性。同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。
接下来，如图2c所示，在所述第一侧墙601的侧壁形成第二侧墙602。其中，可以在所述第一栅极501的第一侧墙601的侧壁和第二栅极502的第一侧墙601的侧壁均形成所述第二侧墙602，还可以仅在所述第二栅极502的第一侧墙601的侧壁形成所述第二侧墙602。具体的，在所述第一栅极501的第一侧墙601的侧壁和第二栅极502的第一侧墙601的侧壁均形成所述第二侧墙602包含以下过程：可在所述衬底100的全局表面上(此处是指栅介质层300的表面上)形成第二侧墙介质层(图2c中未示出)，并对该第二侧墙介质层进行刻蚀，从而形成第二侧墙602。具体地，所述第二侧墙介质层的材质可以为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合，比如可以是ON(氧化硅-氮化硅)叠层或ONO(氧化硅-氮化硅-氧化硅)叠层。可以采用化学气相沉积工艺在形成有栅介质层300的所述衬底100的全局表面上形成第二侧墙介质层。然后，可通过无需光罩的自对准刻蚀，刻蚀第一栅极501和第二栅极502顶部以及栅介质层300顶部的第二侧墙介质层，从而在所述第一栅极501和第二栅极502的侧壁形成第二侧墙602。
仅在所述第二栅极502的第一侧墙601的侧壁形成所述第二侧墙602包含以下过程：可以采用化学气相沉积工艺在形成有栅介质层300的所述衬底100的第二区102的表面上形成第二侧墙介质层。然后，可通过无需光罩的自对准刻蚀，刻蚀第二栅极502顶部以及栅介质层300顶部的第二侧墙介质层，从而在所述第二栅极502的侧壁形成第二侧墙602。
由于已经事先形成了第一晶体管的源漏区701，所以位于第一栅极501侧壁的第二侧墙602对第一晶体管的偏移间隔没有影响，第一晶体管的源漏区701与第一栅极501之间的距离△c取决于第一侧墙601的宽度△a。
接下来，如图2d所示，对衬底100的第二区102进行离子注入，在第二栅极502两侧的衬底中形成第二晶体管的源漏区702。可以理解，由于此步骤之前已经形成了第一侧墙601和第二侧墙602，故此时所形成的第二晶体管的源漏区702与第二栅极502之间的距离△d取决于第一侧墙601和第二侧墙602的总宽度△b，如此形成的第二晶体管的偏移间隔会比第一晶体管的偏移间隔大。需要说明的是，虽然图2d中的示出的第二晶体管的源漏区702与第二栅极502的距离△d恰好等于第一侧墙601和第二侧墙602的总宽度△b，但应理解，所述源漏区702实际上也可以向第一侧墙601和第二侧墙602底部延伸一些距离，图2d中仅是作了简单的示意；同理，图2b～2d中的示出的第一晶体管的源漏区701与第一栅极501的距离△c恰好等于第一侧墙601的宽度△a，但应理解，所述源漏区701实际上也可以向第一侧墙601和第二侧墙602底部延伸一些距离。无论源漏区701、702是否向侧墙底部进行了延伸，第二晶体管的偏移间隔始终会比第一晶体管的偏移间隔大。
具体的，可通过如下步骤形成第二晶体管的源漏区702：首先，以第一侧墙和第二侧墙作为第二掩膜层，利用离子注入技术将P型掺杂离子对应注入到上述PMOS晶体管的源漏区区域，从而形成第二晶体管的源漏区702。由于此步骤要形成PMOS晶体管的源漏区时，故注入的所述掺杂离子为P型掺杂离子(即导电类型为P型的离子)，所述P型掺杂离子包括硼(B)离子、氟化硼(BF2+)离子、镓(Ga)离子和铟(In)离子中的至少一种。所述离子注入工艺所采用的注入能量例如是15Kev～30KeV，所采用的注入剂量例如是1×1014/cm2～3×1015/cm2。
由于离子注入会破坏衬底晶格的完整性，因此在上述对衬底100的第二区102进行离子注入的步骤后，优选对该衬底100进行退火处理，以利用热能消除衬底100中晶格缺陷和内应力，恢复晶格的完整性。同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。
基于上述实施例的半导体器件的制备方法，本实施例还公开了一种半导体器件。所述半导体器件包括：
衬底100，所述衬底100包括第一区101和第二区102，所述第一区101用于形成第一晶体管(本实施例中是指NMOS晶体管)，所述第二区102用于形成第二晶体管(本实施例中是指PMOS晶体管)；所述衬底100中形成有第一阱区201和第二阱区202，在本实施例中，第一阱区201是P型阱区，形成第一区101中，用于形成NMOS晶体管；第二阱区202是N型阱区，形成第二区102中，用于形成PMOS晶体管；所述衬底100中还形成有隔离结构400，其位于相邻的两个阱区之间，用于隔离相邻的两个阱区；
形成于衬底100表面的栅介质层300；形成于所述第一区101的栅介质层300上的第一栅极501；形成于所述第二区102的栅介质层300上的第二栅极502；形成于第一栅极501和第二栅极502侧壁的第一侧墙601；至少形成于所述第二栅极502的第一侧墙601侧壁的第二侧墙602；形成于第一栅极501两侧的衬底中的NMOS晶体管的源漏区701；以及形成于第二栅极501两侧的衬底中的PMOS晶体管的源漏区702。
其中，NMOS晶体管的源漏区701与栅极的间距△c(偏移间隔)小于PMOS晶体管的源漏区701与栅极的间距△d(偏移间隔)。
在本实施例中，第一栅极501例如为N型掺杂多晶硅栅(N-Doped Poly gate)，第二栅极502为P型或者未掺杂多晶硅栅(P-Doped or un-doped Poly gate)。第一侧墙601和/或第二侧墙602的材料为氮化硅、氧化硅、ON(氧化硅-氮化硅)或ONO(氧化硅-氮化硅-氧化硅)。
综上所述，本发明的NMOS晶体管的偏移间隔大于PMOS晶体管的偏移间隔，满足了对于N型晶体管需要较小的偏移间隔的需求，使得CMOS晶体管中的NMOS晶体管能够显著提升器件的饱和电流，从而提升器件的运行速度；同时，上述PMOS晶体管的侧墙宽度满足了对于CMOS晶体管中PMOS晶体管需要较大偏移间隔的要求，达到显著改善短沟道效应的影响目的。从而使得CMOS晶体管整体上达到最优化的器件性能的目的。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管；所述第一区上形成有第一栅极，所述第二区上形成有第二栅极；
在所述第一栅极和第二栅极的侧壁形成第一侧墙；
对所述第一区进行离子注入，以在第一栅极两侧的衬底内形成第一晶体管的源漏区；
至少在所述第二栅极的第一侧墙的侧壁形成第二侧墙；以及
对所述第二区进行离子注入，以在第二栅极两侧的衬底内形成第二晶体管的源漏区，所述第一晶体管的源漏区与第一栅极的间距小于所述第二晶体管的源漏区与第二栅极的间距。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，形成第一侧墙的步骤包括：
在所述衬底上沉积第一侧墙介质层；以及
通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部以及衬底表面的第一侧墙介质层，以在所述第一栅极和第二栅极的侧壁分别形成所述第一侧墙。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，形成第二侧墙的步骤包括：
在所述衬底上沉积第二侧墙介质层；以及
通过自对准刻蚀工艺，刻蚀所述第一栅极顶部、第二栅极顶部、第一侧墙顶部以及衬底表面的第二侧墙介质层，以在所述第一侧墙的侧壁形成所述第二侧墙；
或者，在所述第二区上沉积第二侧墙介质层；以及
通过自对准刻蚀工艺，刻蚀所述第二栅极顶部、第二栅极的第一侧墙顶部以及第二区的衬底表面的第二侧墙介质层，以在所述第二栅极的第一侧墙的侧壁形成所述第二侧墙。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，形成第一晶体管源漏区的步骤包括：
以所述第一侧墙作为第一掩膜层，对所述第一区进行离子注入，形成第一晶体管的源漏区；对所述衬底进行第一次退火处理。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，形成第二晶体管源漏区的步骤还包括：
以所述第一侧墙和第二侧墙作为第二掩膜层，对所述第二区进行离子注入，形成第二晶体管的源漏区；
对所述衬底进行第二次退火处理。
6.如权利要求1至5中任一项所述的半导体器件的制备方法，其特征在于，所述衬底上还形成有第一阱区、第二阱区、隔离结构以及栅介质层，所述第一阱区位于所述第一区内，所述第二阱区位于所述第二区内，所述隔离结构用于隔离相邻的两个阱区，所述栅介质层位于所述衬底上，所述第一栅极和第二栅极位于所述栅介质层上方。
7.如权利要求1至5中任一项所述的半导体器件的制备方法，其特征在于，所述第一侧墙和/或第二侧墙的材料为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。
9.一种半导体器件，其特征在于，包括：
衬底，所述衬底包括第一区和第二区，所述第一区用于形成第一晶体管，所述第二区用于形成第二晶体管；
形成于所述第一区上的第一栅极；
形成于所述第二区上的第二栅极；
形成于所述第一栅极和第二栅极侧壁的第一侧墙；
至少形成于所述第二栅极的第一侧墙侧壁的第二侧墙；
形成于所述第一侧墙两侧的衬底内的第一晶体管的源漏区；以及
形成于所述第二侧墙两侧的衬底内的第二晶体管的源漏区；
其中，所述第一晶体管的源漏区与第一栅极的间距小于所述第二晶体管的源漏区与第二栅极的间距。
10.如权利要求9所述的半导体器件，其特征在于，还包括：第一阱区、第二阱区、隔离结构以及栅介质层，所述第一阱区位于所述第一区内，所述第二阱区位于所述第二区内，所述隔离结构用于隔离相邻的两个阱区，所述栅介质层位于所述衬底上，所述第一栅极和第二栅极位于所述栅介质层上方。
CN201811377641.3A 2018-11-19 2018-11-19 半导体器件及其制备方法 Pending CN109494191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811377641.3A CN109494191A (zh) 2018-11-19 2018-11-19 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811377641.3A CN109494191A (zh) 2018-11-19 2018-11-19 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN109494191A true CN109494191A (zh) 2019-03-19

Family

ID=65697072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811377641.3A Pending CN109494191A (zh) 2018-11-19 2018-11-19 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109494191A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223916A (zh) * 2020-01-13 2020-06-02 长江存储科技有限责任公司 半导体器件及其制备方法和三维存储器
CN112599548A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 图像传感器及其制造方法
CN112928019A (zh) * 2021-01-25 2021-06-08 杰华特微电子（杭州）有限公司 用于半导体器件的漂移区的制造方法
WO2021197025A1 (zh) * 2020-03-30 2021-10-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291052A (en) * 1991-07-09 1994-03-01 Samsung Electronics Co., Ltd. CMOS semiconductor device with (LDD) NMOS and single drain PMOS
JPH06151742A (ja) * 1992-11-02 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105226022A (zh) * 2014-05-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291052A (en) * 1991-07-09 1994-03-01 Samsung Electronics Co., Ltd. CMOS semiconductor device with (LDD) NMOS and single drain PMOS
JPH06151742A (ja) * 1992-11-02 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105226022A (zh) * 2014-05-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223916A (zh) * 2020-01-13 2020-06-02 长江存储科技有限责任公司 半导体器件及其制备方法和三维存储器
CN111223916B (zh) * 2020-01-13 2023-06-16 长江存储科技有限责任公司 半导体器件及其制备方法和三维存储器
WO2021197025A1 (zh) * 2020-03-30 2021-10-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN112599548A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 图像传感器及其制造方法
CN112599548B (zh) * 2020-12-08 2024-02-27 武汉新芯集成电路制造有限公司 图像传感器及其制造方法
CN112928019A (zh) * 2021-01-25 2021-06-08 杰华特微电子（杭州）有限公司 用于半导体器件的漂移区的制造方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Similar Documents

Publication Publication Date Title
US9773708B1 (en) Devices and methods of forming VFET with self-aligned replacement metal gates aligned to top spacer post top source drain EPI
US9773892B2 (en) Isolation structure of fin field effect transistor
US9059203B2 (en) Semiconductor-on-insulator (SOI) structure with selectivity placed sub-insulator layer void(s) and method of forming the SOI structure
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
TWI552347B (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
US7981783B2 (en) Semiconductor device and method for fabricating the same
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
CN109494191A (zh) 半导体器件及其制备方法
US8658505B2 (en) Embedded stressors for multigate transistor devices
US20120104498A1 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
KR20180134428A (ko) N-도핑된 선택적 에피택셜 성장을 사용하여 nmos 핀펫에 비-가시선 소스 드레인 연장부 형성
CN105702727B (zh) 金属氧化物半导体装置与其形成方法
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US10170473B1 (en) Forming long channel FinFET with short channel vertical FinFET and related integrated circuit
US9455204B1 (en) 10 nm alternative N/P doped fin for SSRW scheme
US9865505B2 (en) Method for reducing N-type FinFET source and drain resistance
US8815699B2 (en) Fabrication of reverse shallow trench isolation structures with super-steep retrograde wells
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
US20190103474A1 (en) Sidewall engineering for enhanced device performance in advanced devices
CN107154404B (zh) 具有非松弛应变通道的场效应晶体管
CN110265359B (zh) 半导体器件及其制造方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN108695158B (zh) 一种半导体器件及其制造方法
US20090152670A1 (en) Semiconductor device and method of fabricating the same
US20120286371A1 (en) Field Effect Transistor Device With Self-Aligned Junction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190319