CN101197323A

CN101197323A - 半导体器件及其制造方法

Info

Publication number: CN101197323A
Application number: CNA2006101190579A
Authority: CN
Inventors: 宁先捷
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-12-04
Filing date: 2006-12-04
Publication date: 2008-06-11
Anticipated expiration: 2026-12-04
Also published as: CN100561712C

Abstract

本发明公开了一种半导体器件的制造方法，包括：在半导体衬底上形成具有侧壁隔离物的栅极，所述侧壁隔离物包括氧化硅层和氮化硅层；在所述半导体衬底中形成源区和漏区，并在所述栅极、源区和漏区表面形成金属硅化物；移除所述侧壁隔离物中的氮化硅层；在包括所述栅极、源区和漏区的衬底表面形成刻蚀停止层；在所述刻蚀停止层表面淀积介质层。本发明能够提高PMD层在栅极之间的空间的填充质量。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种互补金属氧化物半导体器件(CMOS)及其制造方法。

背景技术

随着半导体器件制造技术飞速发展，集成电路中器件的密集程度越来越高，器件的临界尺寸已经达到了深亚微米阶段。在这种情况下，对于元器件之间的空间填充工艺提出了新的挑战。图1为说明现有半导体器件及其形成过程的示意图。如图1所示，在形成互连层的工艺线后段(back end of line，BEOL)开始时，通常需要在工艺线前段(front end of line，FEOL)形成的MOS晶体管与互连层中的最下层18之间淀积介质层20，该介质层20称为金属前介电层(pre-metal dielectric，PMD)。在介质层20层中通过刻蚀通孔并填充有金属材料形成连接孔16。MOS晶体管的栅极14通过连接孔16连接至互连层18中的金属连接线19(源极、漏极也相应连接)，连接线19再通过双镶嵌(dual-damascene)结构连接至上层互连层。

申请号为200510077686.5的中国专利申请中介绍了一种PMD层的形成方法。形成PMD层之前，在工艺线前段形成CMOS晶体管，首先提供半导体衬底10，在衬底10中形成n阱和p阱用于形成NMOS和PMOS。然后在衬底10表面淀积栅极氧化层，再于栅极氧化层表面淀积多晶硅层，图案化所述多晶硅层并刻蚀多晶硅形成NMOS晶体管的栅极12和PMOS晶体管的栅极14。然后在栅极12和14的两侧进行低剂量离子注入的轻掺杂形成浅结。接下来在衬底10和栅极表面淀积氧化硅和氮化硅，并利用干法刻蚀形成侧壁隔离物(offsetspacer)15，随后在栅极12和14的两侧进行高剂量离子注入的重掺杂，形成源区17和漏区11。接着淀积自对准阻挡层并刻蚀栅极12和14、源区17和漏区11表面的自对准阻挡层，淀积金属镍或钴，经退火后在栅极12和14、源区17和漏区11表面形成金属硅化物13，然后淀积接触孔刻蚀停止层21。在接下来的工艺步骤中，利用等离子增强化学气相淀积(HDP-CVD)或亚常压化学气相淀积(SACVD)工艺淀积PMD层20，并利用化学机械研磨(CMP)工艺对PMD层20平坦化。由于PMD层20需要无空隙地填充在栅极14和12之间的空间，PMD层20的淀积效果影响到后续接触孔16的形成质量。当制造工艺进入90nm以下工艺节点之后，栅极12和14之间的空间距离非常狭小，类似高深宽比沟槽，在这种情况下对于栅极12和14之间的空间填充就变得愈加困难。

发明内容

本发明的目的在于提供了一种半导体器件及其制造方法，能够提高PMD层在栅极之间的空间填充质量。

为达到上述目的，本发明提供一种半导体器件的制造方法，包括：

在半导体衬底上形成具有侧壁隔离物的栅极，所述侧壁隔离物包括氧化硅层和氮化硅层；

在所述半导体衬底中形成源区和漏区，并在所述栅极、源区和漏区表面形成金属硅化物；

移除所述侧壁隔离物中的氮化硅层；

在包括所述栅极、源区和漏区的衬底表面形成刻蚀停止层；

在所述刻蚀停止层表面淀积介质层。

采用湿法腐蚀移除所述侧壁隔离物的氮化硅层。

所述湿法腐蚀的腐蚀液为磷酸，腐蚀时间为20～600秒，所述腐蚀液的温度为120℃～200℃。

所述刻蚀停止层的材料为氮化硅、氮氧化硅或含碳的氮化硅。所述刻蚀停止层的厚度为200

～800

。

所述刻蚀停止层的淀积工艺为等离子增强化学气相淀积。

相应地，本发明提供了一种半导体器件，包括：

在半导体衬底上形成的栅极，所述栅极侧壁具有氧化硅层；

在所述半导体衬底中形成的源区和漏区，所述栅极、源区和漏区的表面具有金属硅化物；以及

在所述栅极、源区和漏区表面形成的刻蚀停止层；

在所述刻蚀停止层表面形成的介质层。

所述刻蚀停止层的材料为氮化硅、氮氧化硅或含碳的氮化硅。

所述刻蚀停止层的厚度为200～800

。

所述金属硅化物为镍或钴的硅化物。

与现有技术相比，本发明具有以下优点：

本发明的半导体器件制造方法在工艺线前段形成金属硅化物之后，利用湿法清洗工艺选择性地去除了栅极两侧的侧壁隔离物中的氮化硅层。去除侧壁隔离物中的氮化硅层增加了CMOS器件栅极之间的空间距离。在工艺线后段淀积PMD层时，由于栅极之间空间距离的增加，降低了填充的难度，提高了PMD层对栅极之间的空间的填充效果和覆盖能力，放宽了淀积PMD层的工艺窗口。此外，去除侧壁隔离物之后，本发明的方法在器件表面淀积氮化硅作为接触孔刻蚀停止层，该刻蚀停止层覆盖CMOS器件的NMOS和PMOS晶体管表面，其一方面起到刻蚀接触孔时的刻蚀停止层作用，另一方面起到了应力膜的作用，其覆盖NMOS和PMOS晶体管表面可以调整NMOS和PMOS晶体管沿沟道方向的应力，从而提高器件性能。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1为说明现有半导体器件及其形成过程的示意图；

图2至图9为说明根据本发明实施例的半导体器件制造方法的剖面示意图；

图10为根据本发明实施例的半导体器件的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

图2至图9为说明根据本发明实施例的半导体器件制造方法的剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图2所示，本发明的半导体器件制造方法首先提供一半导体衬底100，衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。在衬底100中通过掺杂工艺例如离子注入工艺形成n阱和p阱(图中未示出)。

然后，在衬底100表面形成栅极氧化层110，栅极氧化层110可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。

接着，在栅极氧化层表面淀积多晶硅层，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在衬底表面淀积多晶硅层。在沉积的多晶硅层表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜，采用等离子刻蚀方法刻蚀多晶硅层形成NMOS晶体管的栅极120和PMOS晶体管的栅极130。然后去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。

接下来如图3所示，为了修复刻蚀和去除氮化硅时对栅极120和130的侧壁造成的损伤，还需在栅极表面和两侧生长一层氧化层140。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化层140。然后对衬底进行低剂量的杂质离子注入形成源区和漏区的浅结。对于NMOS晶体管采用的n型杂质为磷(P)、砷(As)；对于PMOS晶体管，采用的p型杂质为硼(B)。掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，扫过多晶硅层表面，杂质离子对多晶硅层表面进行物理轰击，进入表面并在表面以下停下。离子注入使用掺杂杂质的气态源，大多数气态源采用氟化物，例如PF₅、AsF₅、BF₃。

然后，如图4所示，在栅极120和130表面以及衬底100表面淀积氧化层150，氧化层150可以是氧化硅(SiO₂)，在反应室中通入硅烷(SiH₄)和氧气O₂，利用常规CVD工艺淀积形成，该层的厚度在200

～500

之间。随后采用等离子增强化学气相淀积工艺(PECVD)在氧化层150表面沉积氮化硅层160，如图5所示。

采用干法刻蚀，例如反应离子刻蚀(RIE)工艺刻蚀氮化硅层160和氧化层150，形成具有ON结构的侧壁隔离物，ON结构包括氧化硅150’和氮化硅170，如图6所示。在本实施例中，反应室内通入刻蚀剂气体流量50-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-80mTorr，等离子源射频输出功率1500W-2000W。刻蚀剂采用混合气体，混合气体包括SF6、CHF3、CF4、氯气Cl₂、氧气O₂、氮气N₂、氦气He和氧气O₂，以及其它惰性气体，例如氢气Ar、氖气Ne等等。接下来，利用高剂量离子注入进行重掺杂，形成源区和漏区。然后在衬底100、栅极120和130、侧壁隔离物表面形成自对准阻挡层。自对准阻挡层的材料优选为富硅氧化物，采用化学气相淀积或热氧化法形成，厚度为50～100

。随后，在自对准阻挡层表面涂布光刻胶并通过显影、定影等光刻工艺构图所述自对准阻挡层，借此界定义金属硅化物形成的位置。接着，利用图案化的光刻胶为掩膜刻蚀所述自对准阻挡层，在自对准阻挡层中对应栅极、源区和漏区的位置处形成开口。接着，在自对准阻挡层表面利用物理溅射的方法沉积金属镍或钴。由于自对准阻挡层起到掩膜的作用，因此所述金属只会与栅极、源区和漏区表面的硅相接触。随后进行热退火，优选快速热退火工艺，以使与栅极、源区和漏区接触的金属与下方的硅发生硅化反应，形成镍或钴的硅化物180。典型退火温度在500～550℃之间。接下来采用湿法清洗去除未发生硅化反应的剩余金属和自对准阻挡层。

在接下来的工艺步骤中，如图7所示，本发明的方法将先前形成的侧壁隔离物中的氮化硅层170移除。氮化硅层170采用湿法腐蚀的方法去除，使用的腐蚀液为磷酸(H₃PO₄)，腐蚀的时间控制在20～600秒之间，腐蚀液的温度为120℃～200℃。然后，如图8所示，利用CVD工艺，优选为PECVD，在包括栅极120和130、源区和漏区的衬底100表面淀积刻蚀停止层190，刻蚀停止层190为氮化硅(Si3N4)、氮氧化硅(SiON)或含碳的氮化硅(nitridedoped carbon，NDC)，例如氮碳氧化硅(SiOCN)，厚度为200

-800。上述刻蚀停止层190一方面作为后续刻蚀连接孔的蚀刻停止层，另一方面起到了应力膜的作用，其覆盖NMOS和PMOS晶体管表面，能够调整NMOS晶体管的栅极120和PMOS晶体管的栅极130下方沿沟道方向的应力，从而提高器件性能。

然后，在上述刻蚀停止层190表面原位淀积介质层200，如图9所示。介质层200是由化学气相淀积法沉积的低介电常数的无机硅基质层(Inorganicsilicon based layer)，例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，优选为应用材料(Applied Materials)公司商标为黑钻石(black diamond)的二氧化硅(SiO2)。在本发明的优选实施例中，形成金属前低k电介质层200的方法使用包括含碳有机金属或有机硅化合物、臭氧和掺杂剂源的加热准常压化学气相淀积(SACVD)工艺高密度等离子化学气相淀积(HDP-CVD)工艺。含碳的有机金属或有机硅化合物可以包括环硅氧烷例如四甲基环四硅氧烷(TMCTS)或八甲基环四硅氧烷(OMCTS)或其它环状硅氧烷，优选为OMCTS。在CVD反应室中，将晶片放在反应室内部的、其中包括有加热元件的平台上，由用于控制反应室内温度的热感受器来控制平台。向反应室中通入反应气体流，包括OMCTS、氧气的混合物和氦气。形成低介电常数电介质层200反应条件为：八甲基环四硅氧烷OMCTS的流量为1500～3500mgm；氧气O2的流量为50～500sccm；氦气He为0～2000sccm；射频功率为300～1000W；反应室压力为2～10Torr。形成的电介质层200的介电常数约小于3.0。随后，利用CMP工艺对上述电介质层200进行平坦化处理。

图10为根据本发明实施例的半导体器件的剖面示意图。如图10所示，包括半导体衬底100，在衬底100表面形成的栅极氧化层110，在栅极氧化层110表面形成的栅极120和130，栅极120和130侧壁分别具有氧化硅层150’。在所述半导体衬底100中形成的源区和漏区，在栅极、源区和漏区的表面形成的金属硅化物180；以及在衬底100、栅极120和130、源区和漏区表面形成的刻蚀停止层190；在刻蚀停止层190表面形成的介质层200。其中刻蚀停止层190的材料为氮化硅、氮氧化硅或含碳的氮化硅，厚度为200

～800

。所述金属硅化物为镍或钴的硅化物。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体器件的制造方法，包括：

移除所述侧壁隔离物中的氮化硅层；

在包括所述栅极、源区和漏区的衬底表面形成刻蚀停止层；

在所述刻蚀停止层表面淀积介质层。

2.如权利要求1所述的方法，其特征在于：采用湿法腐蚀移除所述侧壁隔离物的氮化硅层。

3.如权利要求2所述的方法，其特征在于：所述湿法腐蚀的腐蚀液为磷酸，腐蚀时间为20秒～600秒，所述腐蚀液的温度为120℃～200℃。

4.如权利要求1所述的方法，其特征在于：所述刻蚀停止层的材料为氮化硅、氮氧化硅或含碳的氮化硅。

5.如权利要求4所述的方法，其特征在于：所述刻蚀停止层的厚度为

。

6.如权利要求5所述的方法，其特征在于：所述刻蚀停止层的淀积工艺为等离子增强化学气相淀积。

7.一种半导体器件，包括：

在半导体衬底上形成的栅极，所述栅极侧壁具有氧化硅层；

在所述栅极、源区和漏区表面形成的刻蚀停止层；

在所述刻蚀停止层表面形成的介质层。

8.如权利要求7所述的半导体器件，其特征在于：所述刻蚀停止层的材料为氮化硅、氮氧化硅或含碳的氮化硅。

9.如权利要求8所述的半导体器件，其特征在于：所述刻蚀停止层的厚度为

。

10.如权利要求7所述的半导体器件，其特征在于：所述金属硅化物为镍或钴的硅化物。