CN105448724B - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105448724B CN105448724B CN201410419891.4A CN201410419891A CN105448724B CN 105448724 B CN105448724 B CN 105448724B CN 201410419891 A CN201410419891 A CN 201410419891A CN 105448724 B CN105448724 B CN 105448724B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- gate structure
- metal
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有栅极结构和侧壁结构，在栅极结构的顶部以及半导体衬底中的源/漏区的顶部形成有硅化物；依次沉积层间隔离层和层间绝缘层，以覆盖半导体衬底、硅化物和侧壁结构；形成电性连接栅极结构区或源/漏区的接触塞，制作第一层金属布线；沉积用于阻挡后段工艺产生的电浆损伤的阻挡层，覆盖第一层金属布线；沉积金属间绝缘层，覆盖所述阻挡层。根据本发明，通过在第一层金属布线和金属间绝缘层之间增加用于阻挡后段工艺产生的电浆损伤的阻挡层并改进沉积所述阻挡层的工艺条件，可以有效降低所述电浆损伤，改善栅极氧化层的可靠性。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
对于现有的半导体器件制造工艺而言，在实施后段工艺之前，包括如下工艺步骤：在半导体衬底上形成栅极结构以及位于栅极结构两侧的侧壁结构，形成栅极结构之前形成隔离结构以及实施阱区注入，形成侧壁结构之前实施LDD注入以及Halo注入；形成源/漏区；在源/漏区的顶部以及栅极结构的顶部形成硅化物；形成层间绝缘层，并在层间绝缘层中形成接触孔以露出硅化物；在接触孔中形成接触塞；形成底部连接接触塞的第一层金属布线；形成金属间绝缘层，以覆盖第一层金属布线。
在后续实施后段工艺的过程中，尤其是干法刻蚀和高密度等离子体沉积，能量很强，等离子电浆所引起的损伤较大，其包含以下形式：电荷损伤，离子轰击，紫外线辐照等等。这种电浆损伤容易导致器件的可靠性变差，特别是栅极结构中的栅极氧化层的可靠性(GOI)不稳定，表现为靠近晶圆边缘的点位容易发生失效，栅极氧化层的击穿电压降低，击穿电压分布有拖尾现象。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构和侧壁结构，在所述栅极结构的顶部以及所述半导体衬底中的源/漏区的顶部形成有硅化物；依次沉积层间隔离层和层间绝缘层，以覆盖所述半导体衬底、所述硅化物和所述侧壁结构；刻蚀所述层间隔离层和所述层间绝缘层，形成贯穿所述层间隔离层和所述层间绝缘层的接触孔；沉积金属于所述接触孔中，形成电性连接栅极结构区或源/漏区的接触塞；形成所述接触塞后，制作第一层金属布线；沉积用于阻挡后段工艺产生的电浆损伤的阻挡层，覆盖所述第一层金属布线；沉积金属间绝缘层，覆盖所述阻挡层。
在一个示例中，沉积所述阻挡层的反应气体为硅烷、氨气、一氧化二氮和氮气的混合气体。
在一个示例中，所述层间绝缘层由自下而上层叠第一层间介电层和第二层间介电层构成，所述第一层间介电层的构成材料为磷硅玻璃；所述第二层间介电层的构成材料为采用等离子增强沉积工艺形成的TEOS。
在一个示例中，所述层间隔离层的构成材料为采用等离子增强沉积工艺形成的氧化物、氮氧化硅或者氮化硅。
在一个示例中，所述层间隔离层的构成材料为氮氧化硅时，实施沉积的反应气体采用硅烷、氨气、一氧化二氮和氮气的混合气体，以增强阻挡能力。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，通过在所述第一层金属布线和所述金属间绝缘层之间增加作为阻挡层的氮氧化硅层并改进沉积所述氮氧化硅层的工艺条件，有效降低了实施后段工艺造成的电浆损伤，改善了栅极氧化层的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例一]
参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构101，作为示例，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构101将半导体衬底100分为不同的功能器件区域。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
此外，作为示例，在半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构103。其中，侧壁结构103由氧化物、氮化物或者二者的组合构成。在形成侧壁结构103之前，还包括LDD注入以形成轻掺杂漏(LDD)结构104a及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。在形成侧壁结构103之后，还包括源/漏注入以形成源/漏区104b。
接着，如图1B所示，在源/漏区104b的顶部以及栅极材料层102b的顶部形成硅化物105。作为示例，形成硅化物105的工艺步骤包括：沉积硅化物阻挡层，以覆盖半导体衬底100、栅极结构和侧壁结构103；图案化并蚀刻硅化物阻挡层，以露出源/漏区104b的顶部以及栅极材料层102b的顶部；形成第一金属层(例如镍、钴等)并实施退火，以在源/漏区104b的顶部以及栅极材料层102b的顶部形成硅化物105；蚀刻去除剩余的第一金属层；蚀刻去除硅化物阻挡层。硅化物105的厚度可以为200埃-400埃。
接着，如图1C所示，依次沉积层间隔离层106和层间绝缘层，以覆盖半导体衬底100、硅化物105和侧壁结构103。作为示例，层间绝缘层由自下而上层叠的第一层间介电层107和第二层间介电层108构成，层间隔离层106的构成材料可以为采用等离子增强沉积工艺形成的氧化物、氮氧化硅、氮化硅等，厚度可以为200埃-500埃；第一层间介电层107的构成材料可以为磷硅玻璃等，厚度可以为1500埃-2000埃；第二层间介电层108的构成材料可以为采用等离子增强沉积工艺形成的TEOS(正硅酸乙酯)等，厚度可以为3000埃-5000埃。所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。
接着，如图1D所示，形成接触塞109，使其底部连通硅化物105的顶部。作为示例，形成接触塞109的工艺步骤包括：在第二层间介电层108上形成具有接触塞109的图案的掩膜层；依次蚀刻第二层间介电层108、第一层间介电层107和层间隔离层106，以形成露出硅化物105的顶部的接触孔；沉积并研磨第二金属层(例如钨)，以在接触孔中形成接触塞109，接触塞109电性连接栅极结构区或源/漏区。为防止第二金属层中的金属的扩散，沉积第二金属层之前，在接触孔的侧壁和顶部形成第一阻挡层110，其构成材料可以为氮化钛、氮化钽等。
接下来，制作第一层金属布线111(例如铜、铝等)，连通接触塞109的顶部。作为示例，通过依次实施的淀积、图案化、蚀刻工艺形成第一层金属布线111。为防止第一层金属布线111中的金属的扩散，在第一层金属布线111的底部和顶部分别形成有第二阻挡层112，其构成材料可以为氮化硅、掺碳的氮化硅、碳化硅、掺氮的碳化硅等。
接着，如图1E所示，沉积用于阻挡后段工艺产生的电浆损伤的氮氧化硅层113，覆盖第一层金属布线111。作为示例，所述沉积的反应气体为硅烷、氨气、一氧化二氮(N2O)和氮气的混合气体，相比于形成氮氧化硅层的现有技术而言，在反应气体中增加氨气之后，氮和氢的含量上升，在生成物中可以形成更多的Si-N键，其含有较高的正电荷和负电荷缺陷，成为电荷俘获的中心，可以捕捉到更多高能电浆所产生的电荷，从而有效吸收后续工艺产生的电浆损伤；氢含量的增加，在生成物中可以形成更多的氢键，其可以吸收移动离子和紫外辐照，同时，可以通过调节氨气与一氧化二氮的配比来调节形成的氮氧化硅层113中的N和O的含量，从而控制其折射率的大小和阻挡电浆损伤的能力。相比于采用现有技术形成的氮氧化硅层而言，氮氧化硅层113具有更高的折射率(2.0左右)和更强的阻挡电浆损伤的能力。需要说明的是，前述形成层间绝缘层时，其中的层间隔离层106的构成材料为氮氧化硅时，实施沉积的反应气体采用硅烷、氨气、一氧化二氮和氮气的混合气体，可以增强其阻挡能力。
接着，如图1F所示，沉积金属间绝缘层114，覆盖氮氧化硅层113。作为示例，采用高密度等离子体沉积工艺实施所述沉积，金属间绝缘层114的构成材料可以为具有低介电常数的材料。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，通过在第一层金属布线111和金属间绝缘层114之间增加作为阻挡层的氮氧化硅层113并改进沉积氮氧化硅层113的工艺条件，有效降低了实施后段工艺造成的电浆损伤，改善了栅极氧化层的可靠性。
参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上形成有栅极结构和侧壁结构，在栅极结构的顶部以及半导体衬底中的源/漏区的顶部形成有硅化物；
在步骤202中，依次沉积层间隔离层和层间绝缘层，以覆盖半导体衬底、硅化物和侧壁结构；
在步骤203中，形成电性连接栅极结构区或源/漏区的接触塞，制作第一层金属布线；
在步骤204中，沉积用于阻挡后段工艺产生的电浆损伤的阻挡层，覆盖第一层金属布线；
在步骤205中，沉积金属间绝缘层，覆盖所述阻挡层。
[示例性实施例二]
接下来，可以通过后续工艺完成整个半导体器件的制作，包括：金属间绝缘层114中形成连通第一层金属布线111的第二层金属布线；形成另一金属间绝缘层，并在其中形成连通第二层金属布线的第三层金属布线，依次类推，形成多层金属布线结构；形成金属焊盘，用于后续实施器件封装时的引线键合。
[示例性实施例三]
本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (6)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构和侧壁结构，在所述栅极结构的顶部以及所述半导体衬底中的源/漏区的顶部形成有硅化物；
依次沉积层间隔离层和层间绝缘层，以覆盖所述半导体衬底、所述硅化物和所述侧壁结构；
刻蚀所述层间隔离层和所述层间绝缘层，形成贯穿所述层间隔离层和所述层间绝缘层的接触孔；
沉积金属于所述接触孔中，形成电性连接栅极结构区或源/漏区的接触塞；
形成所述接触塞后，制作第一层金属布线，在所述第一金属布线层的底部和顶部分别形成有防止所述第一金属布线中的金属扩散的金属扩散阻挡层；
沉积用于阻挡后段工艺产生的电浆损伤的氮氧化硅层，覆盖所述第一层金属布线，其中，沉积所述氮氧化硅层的反应气体为硅烷、氨气、一氧化二氮和氮气的混合气体；
沉积金属间绝缘层，覆盖所述氮氧化硅层。
2.根据权利要求1所述的方法，其特征在于，所述层间绝缘层由自下而上层叠第一层间介电层和第二层间介电层构成，所述第一层间介电层的构成材料为磷硅玻璃；所述第二层间介电层的构成材料为采用等离子增强沉积工艺形成的TEOS。
3.根据权利要求1所述的方法，其特征在于，所述层间隔离层的构成材料为采用等离子增强沉积工艺形成的氧化物、氮氧化硅或者氮化硅。
4.根据权利要求3所述的方法，其特征在于，所述层间隔离层的构成材料为氮氧化硅时，实施沉积的反应气体采用硅烷、氨气、一氧化二氮和氮气的混合气体，以增强阻挡能力。
5.一种采用权利要求1-4之一所述的方法制造的半导体器件。
6.一种电子装置，所述电子装置包括权利要求5所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410419891.4A CN105448724B (zh) | 2014-08-22 | 2014-08-22 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410419891.4A CN105448724B (zh) | 2014-08-22 | 2014-08-22 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448724A CN105448724A (zh) | 2016-03-30 |
| CN105448724B true CN105448724B (zh) | 2019-03-22 |
Family
ID=55558778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410419891.4A Active CN105448724B (zh) | 2014-08-22 | 2014-08-22 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448724B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534354B1 (en) * | 2001-11-19 | 2003-03-18 | United Microelectronics Corp. | Method of manufacturing MOS transistor with fluorine implantation at a low energy |
| CN1773684A (zh) * | 2004-11-09 | 2006-05-17 | 联华电子股份有限公司 | 制作半导体晶体管元件的方法 |
| TW200746356A (en) * | 2005-08-15 | 2007-12-16 | Renesas Tech Corp | Semiconductor integrated circuit device and method for manufacture thereof |
| CN101197323A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102881631A (zh) * | 2011-07-13 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2014
- 2014-08-22 CN CN201410419891.4A patent/CN105448724B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534354B1 (en) * | 2001-11-19 | 2003-03-18 | United Microelectronics Corp. | Method of manufacturing MOS transistor with fluorine implantation at a low energy |
| CN1773684A (zh) * | 2004-11-09 | 2006-05-17 | 联华电子股份有限公司 | 制作半导体晶体管元件的方法 |
| TW200746356A (en) * | 2005-08-15 | 2007-12-16 | Renesas Tech Corp | Semiconductor integrated circuit device and method for manufacture thereof |
| CN101197323A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102881631A (zh) * | 2011-07-13 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448724A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11158737B2 (en) | LDMOS component, manufacturing method therefor, and electronic device | |
| CN112185980B (zh) | 一种三维存储器及其制作方法 | |
| CN103000572A (zh) | 高k金属栅极器件的接触件 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN106257620B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107799470B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105762105A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105470134B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105374669B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105355599B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
| CN105448724B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105097693B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105845573A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105990237B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105405751B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108346658A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| JP2013045953A (ja) | 半導体装置およびその製造方法 | |
| US20190067123A1 (en) | Semiconductor structures and fabrication methods thereof | |
| CN105789436A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106328591A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105575783B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105632909B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107180764B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105576010B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107527814A (zh) | 一种半导体器件及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |