CN105789436A - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105789436A CN105789436A CN201410837987.2A CN201410837987A CN105789436A CN 105789436 A CN105789436 A CN 105789436A CN 201410837987 A CN201410837987 A CN 201410837987A CN 105789436 A CN105789436 A CN 105789436A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- switching medium
- medium layer
- layer
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,在半导体衬底上形成有底部电极,在所述底部电极的顶部形成有中间切换媒介层;沉积并蚀刻侧墙材料层,以在所述中间切换媒介层的两侧形成侧墙;在所述中间切换媒介层的顶部形成顶部电极,所述顶部电极、所述中间切换媒介层和所述底部电极构成阻变式存储器单元。根据本发明,通过蚀刻形成用于填充所述顶部电极的沟槽时,可以避免所述中间切换媒介层中的第二材料层的暴露,进而提升器件良率。
Description
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
阻变式存储器(RRAM)是一种根据施加在金属氧化物上的电压的不同,使材料的电阻在高阻态和低阻态之间发生相应变化,从而开启或阻断电流流动通道,并利用这种性质储存各种信息的内存器件,可以显著提高耐久性和数据传输速度。
RRAM的每一个存储单元都放置在器件内部横竖交错的互连层中间,形成如图1中示出的自上而下排列的顶部电极109、中间切换媒介层和底部电极103的结构,纳米粒子可以在中间形成上下联通的导电通路。底部电极103形成于第二绝缘层102中,其下部连接形成于第一绝缘层100中的金属互连层101。中间切换媒介层包括自下而上层叠的第一材料层105、第二材料层106、第三材料层107和第四材料层108,其形成于第三绝缘层104中,下部连接底部电极103,上部连接顶部电极109。
采用现有的MOS制造工艺形成中间切换媒介层之后,需要先形成第四绝缘层(图1中未示出),覆盖中间切换媒介层和第三绝缘层104;接着,在第四绝缘层中形成用于填充顶部电极109的沟槽,露出中间切换媒介层的顶部;然后,填充顶部电极109于所述沟槽中。在通过蚀刻形成所述沟槽的过程中,需要过蚀刻以确保后续形成的顶部电极109可以与中间切换媒介层的上部紧密接触,且实施所述过蚀刻之后,一定要保证去除部分第三绝缘层104的同时,不露出形成于第三绝缘层104的中间切换媒介层中的第二材料层106。但是,随着半导体器件特征尺寸的不断缩减,对于上述过蚀刻的终点的控制难度日益增加,进而导致器件良率的下降。
因此,需要提出一种方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上形成有底部电极,在所述底部电极的顶部形成有中间切换媒介层;沉积并蚀刻侧墙材料层,以在所述中间切换媒介层的两侧形成侧墙;在所述中间切换媒介层的顶部形成顶部电极,所述顶部电极、所述中间切换媒介层和所述底部电极构成阻变式存储器单元。
在一个示例中,在所述半导体衬底和所述底部电极之间形成有金属互连层,所述金属互连层形成于第一绝缘层中。
在一个示例中,所述底部电极形成于第二绝缘层中,所述侧墙的外侧形成有第三绝缘层。
在一个示例中,形成所述顶部电极的步骤包括:沉积第四绝缘层,覆盖所述中间切换媒介层、所述侧墙和所述第三绝缘层;蚀刻所述第四绝缘层,以形成用于填充所述顶部电极的沟槽;填充所述顶部电极于所述沟槽中。
在一个示例中,对所述第四绝缘层的蚀刻为过蚀刻。
在一个示例中,所述过蚀刻的蚀刻剂对所述第三绝缘层与所述侧墙的蚀刻速率比为3-10。
在一个示例中,所述中间切换媒介层包括自下而上层叠的第一材料层、第二材料层、第三材料层和第四材料层。
在一个示例中,所述侧墙材料层的材料为氮化硅、含碳的氮化硅或者含氮的碳化硅,所述侧墙的厚度为100埃-500埃。
在一个实施例中,本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中,本发明还提供一种电子装置,所述电子装置包括所述半导体器件。
根据本发明,通过蚀刻在所述第四绝缘层中形成用于填充所述顶部电极的沟槽时,可以避免所述中间切换媒介层中的第二材料层的暴露,进而提升器件良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为采用现有技术形成的RRAM的示意性剖面图;
图2A-图2F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图;
图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例一]
参照图2A-图2F,其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先,如图2A所示,提供半导体衬底210,半导体衬底210的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底210的构成材料选用单晶硅。在半导体衬底210中形成有隔离结构,隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底210中还形成有各种阱(well)结构,为了简化,图示中予以省略。
在半导体衬底210上形成有前端器件,为了简化,图例中未予示出。所述前端器件是指实施半导体器件的后段制造工艺之前形成的器件,在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构,作为一个示例,栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构,在侧壁结构两侧的半导体衬底210中形成有源/漏区,在源/漏区之间是沟道区;在栅极结构的顶部以及源/漏区上形成有自对准硅化物。
在半导体衬底210上形成有覆盖所述前端器件的层间介电层,在层间介电层中形成有下部连接所述自对准硅化物的接触塞。在层间介电层上形成有另一层间介电层,在另一层间介电层中形成有连通的双层金属互连层,所述双层金属互连层将下方的所述前端器件与后续形成的RRAM电连接起来,为了简化,上述层间介电层、接触塞和双层金属互连层在图示中均未予示出。
在半导体衬底210上形成有第一绝缘层200,在第一绝缘层200中形成有另一金属互连层201,所述另一金属互连层201与所述双层金属互连层连通。
在第一绝缘层200上形成有第二绝缘层202,在第二绝缘层202中形成有下部连接另一金属互连层201的底部电极203。在底部电极203的顶部形成有中间切换媒介层,所述中间切换媒介层包括自下而上层叠的第一材料层205、第二材料层206、第三材料层207和第四材料层208。作为示例,底部电极203的材料可以为氮化钛,厚度可以为300埃;第一材料层205的材料可以为非晶硅,厚度可以为100埃;第二材料层206的材料可以为银,厚度可以为200埃;第三材料层207的材料可以为钨,厚度可以为100埃;第四材料层208的材料可以为氮化钛,厚度可以为200埃。
接着,如图2B所示,沉积侧墙材料层211,覆盖所述中间切换媒介层和第二绝缘层202。作为示例,侧墙材料层211的材料可以为氮化硅、含碳的氮化硅、含氮的碳化硅等。所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。
接着,如图2C所示,蚀刻侧墙材料层211,以在所述中间切换媒介层的两侧形成侧墙213。侧墙213的厚度可以为100埃-500埃。所述蚀刻可以为各向异性的干法蚀刻。
接着,如图2D所示,沉积第三绝缘层204,覆盖所述中间切换媒介层、侧墙213和第二绝缘层202。然后,执行化学机械研磨,直至露出所述中间切换媒介层的顶部。
接下来,沉积第四绝缘层212,覆盖所述中间切换媒介层、侧墙213和第三绝缘层204。
接着,如图2E所示,蚀刻第四绝缘层212,以形成用于填充顶部电极的沟槽。所述蚀刻为过蚀刻,以确保后续形成的顶部电极可以与所述中间切换媒介层的上部紧密接触;实施所述蚀刻之后,第三绝缘层204的上部被部分去除。由于所述蚀刻的蚀刻剂对第三绝缘层204与侧墙213的蚀刻速率比为3-10,因此,侧墙213可以有效减缓所述蚀刻的蚀刻剂对所述中间切换媒介层的上部的蚀刻,以避免所述中间切换媒介层中的第二材料层206的暴露。
接着,如图2F所示,填充顶部电极209于所述沟槽中。作为示例,顶部电极209的材料可以为铜,依次实施电镀工艺和化学机械研磨工艺,完成顶部电极209的制作。
至此,完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明,通过蚀刻在第四绝缘层212中形成用于填充顶部电极209的沟槽时,可以避免所述中间切换媒介层中的第二材料层206的暴露,进而提升器件良率。
参照图3,其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图,用于简要示出制造工艺的流程。
在步骤301中,提供半导体衬底,在半导体衬底上形成有底部电极,在底部电极的顶部形成有中间切换媒介层;
在步骤302中,沉积并蚀刻侧墙材料层,以在所述中间切换媒介层的两侧形成侧墙;
在步骤303中,在所述中间切换媒介层的顶部形成顶部电极。
[示例性实施例二]
接下来,可以通过后续工艺完成整个半导体器件的制作,包括:形成电连接顶部电极209的多个互连金属层的形成,通常采用双大马士革工艺来完成;金属焊盘的形成,用于实施器件封装时的引线键合。
[示例性实施例三]
本发明还提供一种电子装置,其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是任何包括所述半导体器件的中间产品。所述电子装置,由于使用了所述半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法,包括:
提供半导体衬底,在所述半导体衬底上形成有底部电极,在所述底部电极的顶部形成有中间切换媒介层;
沉积并蚀刻侧墙材料层,以在所述中间切换媒介层的两侧形成侧墙;
在所述中间切换媒介层的顶部形成顶部电极,所述顶部电极、所述中间切换媒介层和所述底部电极构成阻变式存储器单元。
2.根据权利要求1所述的方法,其特征在于,在所述半导体衬底和所述底部电极之间形成有金属互连层,所述金属互连层形成于第一绝缘层中。
3.根据权利要求1所述的方法,其特征在于,所述底部电极形成于第二绝缘层中,所述侧墙的外侧形成有第三绝缘层。
4.根据权利要求3所述的方法,其特征在于,形成所述顶部电极的步骤包括:沉积第四绝缘层,覆盖所述中间切换媒介层、所述侧墙和所述第三绝缘层;蚀刻所述第四绝缘层,以形成用于填充所述顶部电极的沟槽;填充所述顶部电极于所述沟槽中。
5.根据权利要求4所述的方法,其特征在于,对所述第四绝缘层的蚀刻为过蚀刻。
6.根据权利要求5所述的方法,其特征在于,所述过蚀刻的蚀刻剂对所述第三绝缘层与所述侧墙的蚀刻速率比为3-10。
7.根据权利要求1所述的方法,其特征在于,所述中间切换媒介层包括自下而上层叠的第一材料层、第二材料层、第三材料层和第四材料层。
8.根据权利要求1所述的方法,其特征在于,所述侧墙材料层的材料为氮化硅、含碳的氮化硅或者含氮的碳化硅,所述侧墙的厚度为100埃-500埃。
9.一种采用权利要求1-8之一所述的方法制造的半导体器件。
10.一种电子装置,所述电子装置包括权利要求9所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410837987.2A CN105789436B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410837987.2A CN105789436B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105789436A true CN105789436A (zh) | 2016-07-20 |
CN105789436B CN105789436B (zh) | 2018-08-21 |
Family
ID=56389128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410837987.2A Active CN105789436B (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105789436B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112259682A (zh) * | 2019-07-22 | 2021-01-22 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
CN113497183A (zh) * | 2020-04-03 | 2021-10-12 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
WO2022127383A1 (en) * | 2020-12-15 | 2022-06-23 | International Business Machines Corporation | In-memory resistive random access memory xor logic using complimentary switching |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315385B (zh) * | 2010-07-06 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器存储单元的制作方法 |
CN102386324B (zh) * | 2010-09-03 | 2014-03-19 | 中芯国际集成电路制造(上海)有限公司 | 一种制作相变存储器元件的方法 |
-
2014
- 2014-12-25 CN CN201410837987.2A patent/CN105789436B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112259682A (zh) * | 2019-07-22 | 2021-01-22 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
CN113497183A (zh) * | 2020-04-03 | 2021-10-12 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
WO2022127383A1 (en) * | 2020-12-15 | 2022-06-23 | International Business Machines Corporation | In-memory resistive random access memory xor logic using complimentary switching |
US11631809B2 (en) | 2020-12-15 | 2023-04-18 | International Business Machines Corporation | In-memory resistive random access memory XOR logic using complimentary switching |
GB2617036A (en) * | 2020-12-15 | 2023-09-27 | Ibm | In-memory resistive random access memory XOR logic using complimentary switching |
Also Published As
Publication number | Publication date |
---|---|
CN105789436B (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109887913B (zh) | 一种nand串结构及其制备方法 | |
KR102191219B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
TW201701469A (zh) | 半導體裝置 | |
US20160308016A1 (en) | Semiconductor device and method of fabricating the same | |
TWI688019B (zh) | 含有源極/汲極上導電接觸的半導體元件的形成方法 | |
US9343355B2 (en) | Wiring structures including spacers and an airgap defined thereby, and methods of manufacturing the same | |
CN106449524A (zh) | 具有选择性的蚀刻停止衬层的自对准栅极系紧接触 | |
CN111788687A (zh) | 用于形成三维存储器件的方法 | |
CN111801802B (zh) | 三维存储器件 | |
CN108695382B (zh) | 半导体装置及其制造方法 | |
US20160365274A1 (en) | Methods of fabricating semiconductor device | |
CN208819879U (zh) | 集成电路存储器 | |
US8293644B2 (en) | Methods of manufacturing a semiconductor memory device | |
CN105789436B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105374669B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105762105A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN105789435B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN113345909B (zh) | 三维存储器、三维存储器的制备方法及存储系统 | |
CN105097693B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN116097919A (zh) | 三维存储器的制备方法 | |
CN105097688B (zh) | 一种半导体器件及其制造方法、电子装置 | |
TWI773086B (zh) | 用於形成立體(3d)記憶體元件的方法 | |
US12080714B2 (en) | Buried local interconnect between complementary field-effect transistor cells | |
CN113366638B (zh) | 三维存储器器件和用于形成其的方法 | |
TWI756745B (zh) | 用於形成三維(3d)記憶體裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |